SU643974A1 - Сдвиговый регистр - Google Patents

Сдвиговый регистр

Info

Publication number
SU643974A1
SU643974A1 SU731963970A SU1963970A SU643974A1 SU 643974 A1 SU643974 A1 SU 643974A1 SU 731963970 A SU731963970 A SU 731963970A SU 1963970 A SU1963970 A SU 1963970A SU 643974 A1 SU643974 A1 SU 643974A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
information
inputs
bus
bit
Prior art date
Application number
SU731963970A
Other languages
English (en)
Inventor
Альберт Никитович Фойда
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU731963970A priority Critical patent/SU643974A1/ru
Application granted granted Critical
Publication of SU643974A1 publication Critical patent/SU643974A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) СДВИГОВЫЙ РЕГИСТР
l-i , четсертый - ка Ь -Zg , п тый -т- на 1; - Zt и т. д.
Перва  тактова  шина 8 подключена к элементам 1, . Втора  тактова  шина 9 подключена к элементам 2, % -2 . Треть  тактова  шина 10 подключена к элементам 3, 3i -3/; четверта  шина 11 к элементам 4, 4i-4, п та  шина 12-к элементам 5i , -5,, шеста  шина 13-к элементам 6, 6i-67-, седьма  шина 14 - к элементам 7, 1 - .
Выход каждого элемента разр да соединен со входами предыдуш,его и последуюш ,его элементов, а входы первого и последнего элементов каждого разр да подключены ко входам последнего и первого элементов предыдушего и последуюшего разр дов соответственно. Так выход элемента 6 соединен со входами элементов 5 и 7, Ьыход элемента 7 - со входами элементов 6 и 1( , выход элемента li-со входами элементов 7 и 2i и т. д.
Входом регистра  вл етс  вход первого разр да 15. По данной схеме можно строить регистры с колич.еством элементов в разр дах четыре и более и не кратно трем.
В данном регистре можно хранить как записанную в двоичном коде, так и информацию , записанную в коде с.основанием выше чем два, причем величина основани  растет с ростом числа элементов.
Сдвиговый регистр (фиг. 2) содержит два разр да с количеством элементов (ИЛИ-НЕ) в каждом равном восемнадцати . Первый разр д выполнен на элементах 16-33, а второй - на элементах 16i - 33i . Выход каждого элемента в разр де соединен с входом предыдущего и последуюш ,его, так выход элемента 20 соединен с входами элементов 19 и 21, выход элемента 21 - с входами элементов 20 и 22, ит.д.
Перва  тактова  шина 34 цодключена к входам первых элементов 16, 16i каждого разр да и к входам еще двух элементов, номер каждого из которых на четыре больще номера предыдущего элемента, к которому подключена данна  шина, т. е. подключена к элементам 20 и 24;.
Кажда  следующа  тактова  щина подключена к элементу разр да, номер которого на три больше по сравнению с минимальным номером элемента, на который подключена предыдуща  тактова  шина, и к входам еще двух элементов, номер каждого из которых на четыре больше номера предыдущего элемента, к которому подключена данна  щина. Так втора  шина 35 подключена к входам элементов 18, 24, 28, и 18i 24| 28| , треть  шина 36 к входам элементов 22, 26, 30 и 22, 26, 30i , четверта  щина 37 - к входам элементов 25, 29,33 и 25i 29, , 33i. П та  щина 38 подключена к входам элементов 28, 32, 3 и 28i, 32i,
4
3j . шеста  шина 39 - к входам элементов 31, 17, 21 и 31, 17| , 21 .
По данной схеме можно строить регистры с количеством элементов п в разр дах кратным трем. -.
Количество бит информации, которое
может хранитьс  в каждом разр де ре- , гистра, равно -, т. е. дл  данного регистра равно п ти.
При сдвиге информации в регистре (фиг. 1) тактовые импульсы подаютс  последовательно сначала на седьмую, затем на четвертую, первую, п тую, вторую, шестую , третью, т. е. каждый следующий тактовый импульс подаетс  на щину, номер которой отличаетс  на три от номера щи5 ны, на которую подан предыдущий тактовый импульс.
Рассмотрим работу регистра (фиг. 1). Запись информации в регистр осуществл етс  всистеме счислени  два (в случае четырех элементов в разр де) и более и зависит от числа элементов в разр де и от прин той системы кодировки, причем растет с ростом числа элементов в разр де. Предположим, что в схеме (фиг. 1) применены элементы И-НЕ дл  положительных сигналов на входе и в регистре хранитс  информаци  с основанием четыре. Информаци  кодируетс  расположением элементов с высокими потенциалами.
В регистре (фиг. 1) возможна следующа  кодировка информации: «О - инфор0 мации соответствует высоким потенциалам . на выходах нечетных элементов; «1 - информации соответствует высоким потенциалам на выходах 2, 3, и 5 элементов раз-. р да и низкому на выходах 1 и 4; «2 - информации соответствует высоким потенциалам на выходах 1, 3 и 4 элементов и низкому на выходах 2 и 5; «3 - информации соответствует высоким потенциалам на выходах четных элементов и низким на выходах нечетных.- , .
Потенциалы 6 и 7 элементов каждого разр да завис т от потенциала на выходе элемента 5 рассматриваемого разр да и потенциала на выходе элемента 1 следующего разр да. При рассмотрении закодированных значений «О, «1, «2 и «3 видно, что они отличаютс  расположением р дом сто щих элементов с высокими потенциалами на выходе и расположением остальнь1х элементов с высокими потенциалами на выходе.
Q Смещение р дом сто щих элементов с высокими потенциалами на. выходе в одну из строк мен ет информацию, хран щуюс  в разр дах регистра. И так как в регистре прин та система тактировки, при которой каждый следующий тактовый импульс проходит на тактовую щину, подключённую к элементам, номер которых на три больще, чем номер элементов,к которым была подключена щина, куда поступил предыдущий такгоБый импульс, то информаци  в регистре сдвигаетс  в сторону младших элементов.
Действительно, при приходе отрицательного тактового импульса на логический элемент с высоким потенциалом на выходе он состо ние этого элемента не изменит, а если он приходит на элемент с низким потенциалом на выходе, то на выходе данного элемента по вл етс  высокий потенциал и, если на выходе элемента на два номера больше был высокий потенциал, то на выходе элемента на номер больше по вл етс  низкий потенциал. Таким образом, после действи  тактового импульса с высокими потенциалами будут два р дом сто щих элемента , номера которых на два меньше, т. е. элемент, на который поступил тактовый импульс и элемент на номер меньше.
Рассмотрим работу схемы при условии, что в ней применены элементы И-НЕ дл  положительных сигналов на входе.
В каждом разр де регистра хранитс  п ть бит информации. В первоначальный момент времени первый бит информации хранитс  в триггере на элементах 18 и 19, второй - в триггере на элементах 22 и 23, .третий - в триггере на элементах 26 и 27, т етвертый - в триггере на элементах 29 и 30, п тый - в триггере на элементах 32 и 33.
При приходе тактового импульса на шину 34 информаци  первого, второго и третьего бита переписываетс  в триггера на элементах 17, 18, 21, 22, 25 , 26, первый - на элементах 17, 18, второй - на элементах 21, 22 и третий - на элементах 25, 26, так как на выходах элементов 16, 20 и 24 будут во врем  действи  отрицательного тактового импульса на их входах высокие потенциалы , которые разрешат установку элементов 17, 21 и 25 в зависимости от потенциалов на выходах элементов 18, 22 и 26, т.е. произойдет перепись информации.
При приходе тактового импульсана шину 35 информации второго, третьего и четвертого бита переписываютс  в триггера на элементах соответственно 20, 21, 24, 25, 29 и 30.
При приходе импульса на шину 36 информаци  третьего, четвертого и п того бита переписываетс  в триггера на элементах соответственно 22, 23, 27, 28, 31 и 32. При приходе импульса на шину 37 информаци  четвертого, п того и первого би-. та переписываетс  в триггера соответственно на,элементах 26, 27, 30, 31, 16 и 17Таким образом, при приходе очередного тактового импульса три бита информации в каждом разр де сдвигаютс  на один элемент вправо, при приходе шести тактовых импульсов информаци  сдвигаетс  на один
бит, а при приходе п ти серий по шести импульсов информаци  сдвигаетс  на один разр д.

Claims (2)

1. Карцев М. А. Арифметика цифровых , машин, 1969, с. 270.
2. Авторское свидетельство СССР № 343307, кл. С 11 С 19/00, 1972.
фцг.1
SU731963970A 1973-09-27 1973-09-27 Сдвиговый регистр SU643974A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU731963970A SU643974A1 (ru) 1973-09-27 1973-09-27 Сдвиговый регистр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU731963970A SU643974A1 (ru) 1973-09-27 1973-09-27 Сдвиговый регистр

Publications (1)

Publication Number Publication Date
SU643974A1 true SU643974A1 (ru) 1979-01-25

Family

ID=20565891

Family Applications (1)

Application Number Title Priority Date Filing Date
SU731963970A SU643974A1 (ru) 1973-09-27 1973-09-27 Сдвиговый регистр

Country Status (1)

Country Link
SU (1) SU643974A1 (ru)

Similar Documents

Publication Publication Date Title
US3911218A (en) Time division information transmitting and receiving systems
US3798617A (en) Permanent storage memory and means for addressing
SU643974A1 (ru) Сдвиговый регистр
US3170062A (en) Computer
US3434058A (en) Ring counters employing threshold gates
US4411009A (en) Digital dual half word or single word position scaler
SU1126953A1 (ru) Устройство управлени
SU736104A1 (ru) Устройство дл исправлени ошибок
SU1677866A1 (ru) Реверсивное счетное устройство
SU439801A1 (ru) Устройство дл преобразовани дес ти ных чисел в двоичные
SU594530A1 (ru) Ячейка пам ти дл регистра сдвига
SU401988A1 (ru) Устройство для выделения максимального значения импульсного процесса
SU733109A1 (ru) Троичный реверсивный п-разр дный счетчик импульсов
SU1003359A1 (ru) Однотактный кольцевой счетчик единичного кода
SU598070A1 (ru) Устройство вычислени функций
US3089134A (en) Method and system for encoding a signal into binary code groups
SU450156A1 (ru) Распределитель импульсов
SU382141A1 (ru) УСТРОЙСТВО дл ЗАПИСИ НА МАГНИТНЫЙ БАРАБАН «-РАЗРЯДНЫХ ДВОИЧНЫХ КОДОВ ПО Л' ГРУППАМ
SU1161952A1 (ru) Устройство для вычисления логических функций
SU434404A1 (ru) Преобразователь двоичного кода в двоично-десятичный
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU425178A1 (ru) Устройство для прерывания программ
RU1784963C (ru) Преобразователь кода Гре в параллельный двоичный код
SU437079A1 (ru) Устройство дл перемножени функций распределени веро тностей
SU657435A1 (ru) К-значный фазоимпульсатор сумматор