SU425178A1 - Устройство для прерывания программ - Google Patents
Устройство для прерывания программInfo
- Publication number
- SU425178A1 SU425178A1 SU1754940A SU1754940A SU425178A1 SU 425178 A1 SU425178 A1 SU 425178A1 SU 1754940 A SU1754940 A SU 1754940A SU 1754940 A SU1754940 A SU 1754940A SU 425178 A1 SU425178 A1 SU 425178A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- bit
- shift register
- nonequivalence
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть применено в автоматизированных системах управлени .
Известно устройство дл прерывани программ , содержащее регистр управл юш,его елона и дешифратор, каждый выход которого соединен с одним входом соответствующей схемы «И, другой вход которой соединен с соответствующим выходом регистра прерывани .
Такое устройство характеризуетс невозможностью произвольного изменени приоритета прерываний.
Предлагаемое устройство отличаетс от известного тем, что в него введены сдвигающий регистр и схемы неэквивалентности, причем выход каждого разр да сдвигающего регистра , кроме старшего, соединен с соответствующим входом дешифратора и с первыми информационными входами первой и второй схем неэквивалентности данного разр да, вторые информационные логические входы которых соединены между собой и с выходом нервой схемы неэквивалентности соседнего старщего разр да, управл ющий вход первой схе.мы неэквивалентности каждого разр да соединен с выходом соответствующего нечетного разр да регистра управл ющего слова, а управл ющий вход второй схемы неэквивалентности каждого разр да - с выходом соответствующего четного разр да регистра управл ющего слова, выход второй схемы неэквивалентности каждого разр да соединен с входом соседнего старшего разр да сдвигающего регистра, выход старшего разр да сдвигающего регистра соединен с соответствующим входом дешифратора и со вторыми информационными входами первой и второй схемы неэквивалентности соседнего младшего разр да, а вход младшего разр да сдвигающего регистра соединен с выходом первой схемы неэквивалентности того же разр да.
Это нозвол ет произвольно измен ть нриоритет нрерываний в зависнмостн от состо ни регистра управл ющего слова.
Па чертеже приведена блок-схема предлагаемого устройства.
Устройство содержит регистр 1 управл ющего слова, схемы неэквивалентности 2 и 3, сдвигающий регистр 4, дешифратор 5, схемы «И 6 и регистр прерывани 7.
Устройство работает следующим образом.
Управл ющее слово поступает в регистр i, выходы которого управл ют соответс1ву ощими схемами неэквивалент юстн 2 и 3. Кажда схема неэквивалентносгп имеет два информационных и один управл ющий входы. Управл ющие входы схем 2 соединены с выходами нечетных разр дов, а управл ющие входы схем 3 - с выходами четных разр дов регистpa 1. Кажда из схем неэквивалентности 2 и 3 включена или выключена в зависимости от состо ни соответствующих разр дов регистра.
В основу работы устройства положен способ умножени (делени ) двоичного полинома Л4 (х) на корень этого полинома с помощью сдвигающего регистра с обратными св з ми. В зависимости от состо ни системы в текущий момент в качестве управл ющего слова выбирают приводимый или неприводимый полином М(х), по модулю которого выполн етс умножение (деление). Этот полином определ ет степень обратных св зей в сдвигающем регистре 4. В зависимости от количества включенных схем неэквивалентности 2 и 3 мен етс модуль двоичного полинома, согласно которому формируютс остатки в сдвигающем регистре 4 при выполнении операции сдвига. При этом мен етс пор док и период следовани кодовых комбинаций сдвигающего регистра 4, а значит и пор док опроса сигналов прерывани или их маскирование. В соответствии с последовательными состо ни ми сдвигающего регистра 4 на выходных шинах дешифратора 5 по вл ютс сигналы опроса, которые с помон.1ью схем «И 6 провер ют наличие сигналов прерывани в регистре 7. Сигналы прерывани с выходов схем «И поступают на соответствующий выход устройства.
Дл ограничени цикла состо ний сдвигающего регистра 4 в качестве управл ющего слова выбираетс приводимый полином, который уменьшает число состо ний с 2 до , где п - количество разр дов сдвигающего регистра 4т - О, 1, 2, ..., (п-1).
Благодар этому, имеетс возможность маскировани прерываний. Равенство /п п реализуетс неприводимым полиномом.
Предмет изобретени
Устройство дл прерывани программ, содержащее регистр управл ющего слова и де5 щифратор, каждый выход которого соединен с одним входом соответствующей схемы «И, другой вход которой соединен с соответствующим выходом регистра прерывани , отличающеес тем, что, с целью обеспечени
0 произвольного изменени приоритета прерываний , в него введены сдвигающий регистр и схемы неэквивалентности, причем выход каждого разр да сдвигающего регистра, кроме старшего, соединен с соответствующим входом дешифратора и с первыми информационными входами первой и второй схем неэквивалентности данного разр да, вторые информационные логические входы которых соединены между собой и с выходом первой схемы
0 неэквивалентности соседнего старшего разр да , управл ющий вход первой схемы неэквивалентности каждого разр да соединен с выходом соответствующего нечетного разр да регистра управл ющего входа, а управл ющий
5 вход второй схемы неэквивалентности каждого разр да - с выходом соответствующего четного разр да регистра управл юп его слова, выход второй схемы неэквивалентности каждого разр да соединен с входом соседнего
0 старшего разр да сдвигающего регистра, выход старщего разр да сдвигающего регистра соединен с соответствующим входом дещнфратора и со вторыми информационными входами первой и второй схем неэквивалентности соседнего младшего разр да, а вход младшего разр да сдвигающего регистра соединен с выходом первой схемы неэквивалентности того же разр да.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1754940A SU425178A1 (ru) | 1972-03-03 | 1972-03-03 | Устройство для прерывания программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1754940A SU425178A1 (ru) | 1972-03-03 | 1972-03-03 | Устройство для прерывания программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU425178A1 true SU425178A1 (ru) | 1974-04-25 |
Family
ID=20505212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1754940A SU425178A1 (ru) | 1972-03-03 | 1972-03-03 | Устройство для прерывания программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU425178A1 (ru) |
-
1972
- 1972-03-03 SU SU1754940A patent/SU425178A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU425178A1 (ru) | Устройство для прерывания программ | |
US3992612A (en) | Rate multiplier | |
US3519941A (en) | Threshold gate counters | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU383043A1 (ru) | Устройство для моделирования конечных автоматов | |
SU450153A1 (ru) | Преобразователь код-веро тность | |
SU748394A1 (ru) | -Разр дный генератор псевдослучайных двоичных последовательностей | |
SU809176A1 (ru) | Устройство дл делени | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU459773A1 (ru) | Датчик случайных кодов | |
SU525088A1 (ru) | Устройство дл сложени | |
SU809582A1 (ru) | Счетчик джонсона | |
SU796857A1 (ru) | Стохастическое делительное устройство | |
SU875462A1 (ru) | Регистр сдвига | |
SU732946A1 (ru) | Стохастический преобразователь | |
SU454696A1 (ru) | Цифровой веро тностный распределитель импульсов | |
SU1756879A1 (ru) | Устройство дл распознавани на линейность булевых функций | |
SU428385A1 (ru) | ||
SU488206A1 (ru) | Устройство дл сложени | |
SU1161952A1 (ru) | Устройство для вычисления логических функций | |
SU450369A1 (ru) | Счетный модуль | |
SU367421A1 (ru) | ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU634274A1 (ru) | Устройство дл сложени чисел |