SU459773A1 - Датчик случайных кодов - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  решени  задач статистического моделировани .

Известны датчики аналогичного назначени , содержащие сдвиговый регистр с линейной обратной СВЯЗЬЮ, тактовый генератор, логические схемы и блок рандомизации (в виде генератора случайных временных задержек или управл емого генератора обобщенного телеграфного сигнала).

Недостатком известных датчиков  вл етс  то, что ВЫХОД из стро  одного разр да сдвигового регистра выводит из стро  все устройство .

Целью изобретени   вл етс  повыщение надежности датчика.

Поставленна  цель достигаетс  тем, что датчик содержит М каскадов, каждый из которых содержит 2™ счетных  чеек (т - номер каскада), а кажда   чейка содержит два элемента задержки, триггер, входы которого подключены к выходам элементов задержки соответственно, четыре элемента «И, первые ВХОДЫ которых соединены с выходом тактового генератора, вторые - с выходами триггера соответственно, а третьи - с выходами триггера предыдущего каскада соответственно . Выходы двух элементов «ИЛИ подключены ко входам элементов задержки соседнего каскада соответственно. Входы первого элемента «ИЛИ подсоединены к выходам первого и второго элементов «И, третьи входы элементов «И первого каскада соединены с выходами рандомизирующего триггера соответственно .

Схема двухуровнего варианта устройства изображена на чертеже.

Генератор 1 тактирует работу всех узлов

датчика случайных кодов. Блок рандомизации представл ет собой последовательно соединенные датчик случайной тактированной последовательности импульсов 2 и задающий триггер 3. Узлы 2 и 3  вл ютс  первым уровнем пирамидальной структуры и предназначены дл  генерации случайных двоичных цифр. Пр мой и инверсный выходы триггера 3, ВЫХОД тактового генератора 1 и пр мые и инверсные ВЫХОДЫ триггеров 4 и 5 подключены

к элементам «И 6-13, которые че|рез элементы «ИЛИ 14-17 и линии задержки 18-21 соединены с единичными и нулевыми входами триггеров 4 и 5 двухразр дного кольцевого СДВИГОВОГО регистра второго уровн . Межразр дна  логика регистра второго уровн  синтезирована так, что при единичном состо нии триггера 3 информаци  триггера 5 копируетс  В триггер 4 и информаци  триггера 4 передаетс  в триггер 5 с инверсией, а при

нулевом состо нии триггера 3 наоборот: информаци  триггера 5 передаетс  в триггер 4 с инверсией и информаци  триггера 4 копируетс  в триггер 5 без изменений.

Триггеры 4 и 5 выполн ют роль рандомизатороБ дл  регистров следующего, третьего уровн  аналогично тому, как триггер 3 выполн ет роль рандомизатора по отношению к узлам второго уровн  (т. е. пара сигналов 22- 23 аналогична функционально парам 24-25 и 26-27).

Датчик работает следующим образом.

По сигналу 28 с выхода генератора 1 опрашиваетс  датчик 2, на выходе которого формируетс  тактированна  случайна  последовательность импульсов, поступающа  на счетный вход триггера 3.

Предположим, что триггеры 4, 5, 3 - в нулевом состо нии, а по сигналу 28 узел 2 не выдал импульса переброса. В такой ситуации по сигналу 28 в триггер 4 через элемент «И 10, элемент «ИЛИ 16 и линию задержки 19 записываетс  единица, а в триггер 5 через элемент «И 9, элемент «ИЛИ 15 и линию задержки 20 копируетс  нуль. Таким образом, из комбинации 00 получилась комбинаци  10.

Пусть по-прежнему с приходом следующего по очереди сигнала 28 триггер 3 сохран ет нулевое состо ние. Комбинаци  10 в триггерах

4и 5 трансформируетс  в комбинацию 11 (через узлы 10, 16, 19 в триггер 4 записываетс  единица, а через узлы 7, 14 и 21 в триггер

5копируетс  единица из триггера 4). Нетрудно убедитьс , что при нулевом состо нии триггера 3 на шинах 25-27 и 26-24 по сигналам 28 генерируетс  периодическа  последовательность двухразр дных двоичных чисел 00, 10, 11, 01, 00... щ их инверсий, а при единичном состо нии триггера 3 периодическа  последовательность 00, 01, 11, 10, 00... и их инверсий. Естественно, блок рандомизации (узлы 2 и 3) превращает описанные последовательности в апериодические случайные.

Двухуровневый вариант пирамидальной структуры датчика случайных кодов позвол ет генерировать числа разр дностью до трех (триггеры 4, 5, 3), трехуровневый вариант - разр дностью до семи, четырехуровневый вариант - разр дностью до п тнадцати и т. д.

Выход из стро  одного из разр дов регистра любого уровн  в пирамидальной структуре вызывает искажение статистических свойств генерируемых кодов всего лишь в одном разр де (если вышедший из стро  разр д используетс  как выходной элемент всего устройства ).

В самом деле, если в трехуровневом варианте датчика вышел из стро  узел 19 (т. е. триггер 4 всегда в нулевом состо нии), то в левых двух разр дах третьего уровн  генерируетс  псевдослучайна  периодическа  последовательность 00, 10, 11, 01, 00, ..., рандомизируема  двум  правыми разр дами третьего уровн  (пара шин 24-26 подключена к левым двум разр дам третьего уровн , а пара 25-27 - к правым двум). В описываемой пирамидальной структуре датчика случайных

кодов предлагаетс  смешанное подключение второго уровн  к третьему, третьего к четвертому и т. д., т. е. пр мые выходы триггеров предшествующего уровн  подключаютс  к одним (одному) регистрам следующего уровн ,

а инверсные выходы - к другим (другому). В описанном случае (вышел из стро  узел 19) все четыре разр да третьего уровн  рандомизируютс  триггером 5.

Предмет изобретени 

Датчик случайных кодов, содержаший тактовый генератор, генератор, генератор случайных сигналов, вход которого подключен к выходу тактового генератора, задающий триггер,

счетный вход которого соединен с выходом генератора случайных сигналов, отличающийс  тем, что, с целью повышени  надежности датчик содержит М каскадов, каждый из которых содержит 2 счетных  чеек (т-

номер каскада), а кажда   чейка содержит два элемента задержки, триггер, входы которого подключены к выходам элементов задержки соответственно, четыре элемента «И, первые входы которых соединены с выходом

тактового генератора, вторые - с выходами триггера соответственно, а третьи - с выходами триггера предыдущего каскада соответственно , два элемента «ИЛИ, выходы которых подключены ко входам элементов задержки соседнего каскада соответственно, входы первого элемента «ИЛИ соединены с выходами первого и второго элементов «И, входы второго элемента «ИЛИ соединены с выходами третьего и четвертого элементов

«И, третьи входы элементов «И первого каскада соединены с выходами задающего триггера соответственно.

ггич

I-I 28

.2