SU1529218A1 - Генератор псевдослучайных чисел - Google Patents
Генератор псевдослучайных чисел Download PDFInfo
- Publication number
- SU1529218A1 SU1529218A1 SU874346651A SU4346651A SU1529218A1 SU 1529218 A1 SU1529218 A1 SU 1529218A1 SU 874346651 A SU874346651 A SU 874346651A SU 4346651 A SU4346651 A SU 4346651A SU 1529218 A1 SU1529218 A1 SU 1529218A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- generator
- group
- output
- input
- flip
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при решении задач методом Монте-Карло, статистическом моделировании и т.д. Целью изобретени вл етс повышение быстродействи . Генератор содержит группу Д-триггеров 1, коммутатор 2, генератор равноверо тного бинарного сигнала 3, генератор тактовых импульсов 4, сумматор по модулю два 5, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Генератор позвол ет получать псевдослучайную апериодическую последовательность независимых равномерно распределенных M-разр дных случайных чисел X в соответствии с рекуррентным соотношением, приведенным в описании изобретени . 1 ил, 1 табл.
Description
ел tc
;о
1C
00
Изобретение относитс к областк вычислительной техники и может быть использовано при решении задач методом Монте- Карло, статистическом моделировании, имитации отчетных сигналов и т. д.
Целью изобретени вл етс повышение быстродействи при получении многоразр дных псевдослучайных чисел.
На чертеже представлена структурна схе- ма генератора.
Генератор содержит группу D-триггеров 1 коммутатор 2, генератор 3 равноверо тного бинарного сигнала, генератор 4 тактовых импульсов, сумматор 5 по модулю два, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Генератор работает следуюшим образом. Пусть на п-м такте его работы в груп- пе D-триггеров 1 записано двоичное т-раз- р дное число Л „. Соответствующий этому числу двоичный код подаетс на инфор- мационные входы коммутатора 2. Коммутатор 2 передаетс на выход сигналы X(i)n,...X(k)n лишь с определенных D-триггеров группы, выбранных исход из услови получени псевдослучайной последовательности макси- мальной длины при определенном виде по- рождаюшего полинома. В результате форми- руетс определенна структура обратной св зи . Изменение этой структуры, т. е. переход к другому режиму работы генератора, отвечающему иному порождаюш,ему полиному , осуществл етс после подачи соответствующего сигнала на управл ющий вход коммутатора, вл ющийс тем самым входом задани режима работы генератора. Число выходных щин коммутатора 2. может измен тьс от 1 до 3 в зависимости от используемого порождающего полинома. Сигналы Л (1 )„,...A {ft)n с выхода коммутатора 2, а также сигнал Q с выхода, генератора равноверо тного бинарного сигнала 3 поступают на входы сумматора 5 по модулю два. Генератор равноверо тного бинарного сигнала формирует случайную последовательность, принимающую в произвольный момент времени с равной веро тностью два возможных значени : или Q l, причем средн частота изменений этих значений должна быть несколько большей , чем период М-последовательности, равный . На выходе сумматора по модулю два образуетс двоичный сигнал (:),® ...®A (fe)n® Q, подаваемый на D- вход первого триггера группы D-триггеров 1. Двоичный код, соответствующий записанному в группе D-триггеров 1 числу А п, подаетс также на входы блока ИСКЛЮЧАЮЩЕЕ ИЛИ, реализующего в обратном коде кусочно-линейную зависимость: ( 1)-2А„ при Г1Х -|2А „-() при . Действительно, пусть А „ - двоичный код, снимаемый с инверсных выходов D-триггеров на п-м такте работы: (и)л|А (т-|)л1...1А (1)„
где А(,)л - значение, имеющее место в f -M разр де кода, i,2,...,m; Х() или А (,-). Если А ( 1), что соответствует выполнению услови , то на вторых входах всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 6 по витс нулевой сигнал. Вследствие этого сигналы на выходах этих элементов будут повтор ть сигналы на их первых входах. Если пренебречь пока воздействием сигнала с выхода сумматора 5 по модулю два, это означает, что на D-входах D-триггеров будет иметь место кодова комбинаци : А (т-1)л1А()п|.-.|Х(1)„|0. В момент по влени тактового импульса от генератора 4 на тактовых входах D-триггеров все они установ тс в состо ни , соответствующие сигналам на D-входах. В результате на инверсных выходах D-триггеров образуетс J oдoвa комбинаци Е(Хп.) iX(«-Y)X Х|Х(-1)„..|Х()1 , которую можно также представить в виде разноса двух кодов: Е(Х) 1/1...,,..;,J X(.-x,J.../X(,,J01. Так как первый.код соответствует значению , а второй 2А „, то получаем, что в данном случае F(Xn)2 -1-2А л.
Если же У(т), что соответствует выполнению услови , то на вторых входах всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 по витс единичный сигнал. Вследствие этого сигналы на выходах этих
элементов будут инверсными по отношению к сигналам на их первых входах. Оп ть временно пренебрега сигналом с выхода сумматора-5 по модулю два, получим, что с приходом тактового импульса от тактового генератора 4 на инверсных выходах Dтриггеров образуетс кодова комбинаци
F((m-)(m-2)n.(i-,n, КОТОруЮ, ДОбавл еще один (m-f i) разр д можно также представить в следующем виде:
F(A n)A(m)nlA (m-l)n|A(m.-2)n|...|A (l)n|0 -
(„)„|01......|1. Так как перва кодова комбинаци соответствует значению 2Х„, втора равна 2, а треть - единице, то в итоге получаем (А„)2А„-()Учитыва сигнал с выхода сумматора 5 по модулю два, получаем, что в момент по влени очередного тактового импульса с генератора 4 тактовых импульсов на инверсных выходах D-триггеров группы 1 формируетс очередное псевдослучайное число в соответствии с соотнощением A n+i f(A n)- -7„+, ДА„)--(А (1)„® ... %x®Qn+., W f(A n) определ етс указанной формулой. В результате на инверсных выходах D-триггеров образуетс псевдослучайна апе- риодична последовательность независимых равномерно расположенных т-разр дных двоичных чисел.
Ниже приведены некоторые варианты подключени обратной св зи.
Claims (1)
- Формула изобретени Генератор псевдослучайных чисел, содержит группу D-триггеров, инверсные выходы которых соединены с информационными входами коммутатора, управл ющий вход которого вл етс входом задани режима работы генератора, выход коммутатора подключен к первому входу сумматора по модулю два, генератор равноверо тного бинарного сигнала и генератор тактовых импульсов , выход которого соединен с тактовыми входами Ь-триггеров группы, отличающийс тем, что, с целью повышени быстродействи , в него введена группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход каждого г-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с инверсным выходом /-го /)-триггера группы, а выход - с /)-входом (г+1)-го D-триггера группы (,2, т-1) группы, m - число разр дов формируемого числа, вторые элементы ИСКЛЮЧАЮЩЕЕ ИЛИ групп соединены с инверсным выходом т-то )-триггера группы, /)-вход первого триггера группы соединен с выходом сумматора по модулю два, второй вход которого соединен с выходом генератора равноверо тного бинарного сигнала .1№ разр дов подключени обратной св зиМ 2 - 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874346651A SU1529218A1 (ru) | 1987-12-22 | 1987-12-22 | Генератор псевдослучайных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874346651A SU1529218A1 (ru) | 1987-12-22 | 1987-12-22 | Генератор псевдослучайных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1529218A1 true SU1529218A1 (ru) | 1989-12-15 |
Family
ID=21343527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874346651A SU1529218A1 (ru) | 1987-12-22 | 1987-12-22 | Генератор псевдослучайных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1529218A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111553111A (zh) * | 2020-04-30 | 2020-08-18 | 成都航空职业技术学院 | 一种基于mcnp的数字仿核信号发生器 |
-
1987
- 1987-12-22 SU SU874346651A patent/SU1529218A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 634329, кл. G 07 С 15/00, 1976. Авторское свидетельство СССР № 924706, кл. G 06 F 7/58, 1980. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111553111A (zh) * | 2020-04-30 | 2020-08-18 | 成都航空职业技术学院 | 一种基于mcnp的数字仿核信号发生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1529218A1 (ru) | Генератор псевдослучайных чисел | |
CN102736892A (zh) | 一种非线性伪随机序列发生器 | |
US4839841A (en) | Programmable digital multiple event generator | |
US5444645A (en) | Multi-channel pseudo random pattern generating device | |
JPH03114315A (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
US3519941A (en) | Threshold gate counters | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
JP3425163B2 (ja) | 乱数生成装置 | |
SU1654818A1 (ru) | Генератор псевдослучайных чисел | |
Yadav et al. | 64 Bit Binary Counter with Minimal Clock Period | |
SU459773A1 (ru) | Датчик случайных кодов | |
JPH06209355A (ja) | 伝送検査用信号発生回路 | |
SU771662A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный с масштабированием | |
SU1335989A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
SU1711159A1 (ru) | Генератор псевдослучайных сигналов | |
JP2002236582A (ja) | 乱数発生装置および確率発生装置 | |
RU2081451C1 (ru) | Генератор последовательностей случайных чисел | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU625222A1 (ru) | Генератор псевдослучайных чисел | |
RU94001388A (ru) | Генератор n-значной псевдослучайной последовательности | |
SU748394A1 (ru) | -Разр дный генератор псевдослучайных двоичных последовательностей | |
SU1005045A1 (ru) | Генератор псевдослучайных чисел | |
SU1689940A1 (ru) | Устройство дл формировани системы дискретных ортогональных функций | |
SU851749A1 (ru) | Управл емый генератор кодовыхчиСЕл | |
SU866716A1 (ru) | Генератор псевдослучайной последовательности импульсов |