JP2002236582A

JP2002236582A - 乱数発生装置および確率発生装置

Info

Publication number: JP2002236582A
Application number: JP2001030833A
Authority: JP
Inventors: Hiroyasu Yamamoto; 博康山本
Original assignee: Iwaki Electronics Co Ltd
Current assignee: Iwaki Electronics Co Ltd
Priority date: 2001-02-07
Filing date: 2001-02-07
Publication date: 2002-08-23
Anticipated expiration: 2021-02-07
Also published as: JP3446742B2

Abstract

(57)【要約】【課題】高性能で、且つ安全性の高いデジタル構成の
乱数発生装置および確率発生装置を提供する。【解決手段】二つの入力部に入力されるパルス信号の
位相差によって出力の状態（０または１）が確定するフ
リップ・フロップ１と、これら二つのクロック信号に位
相差を持たせる遅延部２と、クロック信号によるフリッ
プ・フロップ出力の０または１の出現率が所定の繰り返
し周期内で一定になるように前記遅延部２による位相差
を制御するフィードバック回路３とで構成する。本構成
によれば、一様性を有し、規則性、相関性、周期性を有
しない自然乱数発生装置をＬＳＩ化の容易なデジタル回
路で実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、科学技術計算、ゲ
ーム機、或いは暗号化処理等に利用して好適な乱数発生
装置、およびこの乱数発生装置を使用して構成した確率
発生装置に関するものである。

【０００２】

【従来の技術】高度な科学技術計算やゲーム機、或いは
暗号化処理等には乱数の使用が不可欠であり、近年、一
様性（乱数や確率値によって出現率に差異が生じないこ
と）を有し、且つ、乱数出現の規則性、前後の相関性、
周期性等を有しない高性能な自然乱数（真性乱数）の発
生装置や確率発生装置の需要が益々増加してきている。

【０００３】そして、上記した自然乱数／確率発生装置
としては、例えば、微弱放射線、抵抗やダイオードの熱
雑音、或いは水晶発振器の揺らぎ等を利用して得られる
ランダムなパルスを利用したものが公知である。

【０００４】

【発明が解決しようとする課題】ところが、上記した自
然現象によるランダムパルスを利用した乱数／確率発生
回路においては、前記ランダムパルスの発生源、信号の
増幅器、波形整形、一様性の適正化回路等のアナログ的
要素が多分に含まれることから回路規模も大きく、且つ
複雑となり、よって、これらを一体のロジックＬＳＩと
して搭載することは難しく、今後需要増が期待されるＩ
Ｃカード等のような超小型、薄型ハイテク機器への適用
に対しても不利となる。また、ＬＳＩ化が困難であるこ
とから生産性が悪く、コスト的にも高くなる。

【０００５】特に、熱雑音を利用したものは、外部ノイ
ズや電源変動、或いは温度等の影響を受け易いため、動
作の安定性に欠ける欠点があり、また、放射線を利用し
たものは、例え微弱であっても放射線の環境等への影響
が懸念されることから、使用可能な放射線量には限界が
あり、よって、短時間に大量の乱数を発生させるような
用途には対応困難であった。

【０００６】本発明は、デジタル回路による構成で自然
乱数の生成を実現することにより、上記従来技術の課題
であった一様性や規則性、相関性、周期性等の問題を解
消した高性能で、且つ安全性の高い乱数発生装置および
確率発生装置を提供することを目的としている。

【０００７】

【課題を解決するための手段】二つの入力部に入力され
る信号の位相差に応じて出力の状態（０または１）が確
定するフリップ・フロップとして、Ｄタイプフリップ・
フロップが知られている。このＤタイプフリップ・フロ
ップは、図１３に示すように、入力部としてクロック端
子CLKとデータ端子Dを有しており、図１４（ａ）、
（ｂ）に示す入出力波形ように、CLK入力立ち上がり時
のデータ端子Dの状態（０か１）によって出力Qと/Q（/
Q：Q の反転出力）の状態が確定する、所謂エッジトリ
ガタイプのフリップ・フロップである。ここで、図１４
（ａ）、若しくは図１４（ｂ）の状態からCLK信号の立
ち上がり時間とD信号の立ち上がり時間の差（位相差）
Δｔを０に近づけていくと、図１４（ｃ）に示すよう
に、フリップ・フロップ出力Qn、/Qnが不確定となる位
相差の範囲が存在する。

【０００８】本発明は、このようなフリップ・フロップ
の不確定動作を積極的に利用して自然乱数を生成をする
ものである。

【０００９】すなわち、請求項１に記載の乱数発生装置
は、二つの入力部に入力される信号の位相差に応じて出
力の状態（０または１）が確定するフリップ・フロップ
と、これら二つの入力信号に位相差を生じさせる遅延部
と、入力信号によるフリップ・フロップ出力の０または
１の出現率が所定の繰り返し周期内で一定になるように
前記遅延部による位相差を制御するフィードバック回路
とで構成されることを特徴としている。

【００１０】また、請求項２に記載の乱数発生装置は、
前記遅延部は、前記入力信号を数段階に遅延し出力する
遅延回路と、セレクト入力に応じて遅延出力の何れかを
選択する選択回路とで構成されることを特徴としてい
る。

【００１１】また、請求項３に記載の乱数発生装置は、
前記フィードバック回路は、前記入力信号の所定の繰り
返し周期を計測する第１のカウンターと、繰り返し周期
毎に前記フリップ・フロップ出力の０または１の出現数
を計測する第２のカウンターと、当該第２のカウンター
の計測出力を繰り返し周期毎に保持するレジスターと、
前記フリップ・フロップ出力の０または１の出現率を設
定するための比較データを発生する定数設定器と、前記
レジスターの出力データと前記比較データの大小を比較
する比較器と、当該比較器の比較出力に基づいて前記選
択回路のセレクト信号を発生する可逆カウンターとで構
成されることを特徴としている。前記請求項１から請求
項３に記載の構成では、乱数の発生に係わり、一様性を
有し、且つ規則性、相関性、周期性を有しない自然乱数
の発生装置を全てデジタル回路で実現することができ
る。また、入力信号の繰り返し周期と遅延部における設
定位相差の分解能を適正に設定することにより、大量の
乱数を高速で生成できる。しかも、デジタル回路構成で
あればＬＳＩ化への対応も容易である。

【００１２】また、請求項４に記載の乱数発生装置は、
前記第１のカウンターに設定する繰り返し周期の設定デ
ータと前記比較器の比較データとして、前記フリップ・
フロップより出力される乱数を、または当該乱数をスク
ランブルして構成した乱数を用いることを特徴としてい
る。本構成では、乱数の生成に係わる周期性を完全に無
くすことができる。

【００１３】また、請求項５に記載の乱数発生装置は、
請求項３に記載の乱数発生装置と同じ構成の補助乱数発
生器を備え、前記第１のカウンターに設定する繰り返し
周期の設定データと前記比較器の比較データとして、前
記補助乱数発生器による乱数を用いることを特徴として
いる。

【００１４】また、請求項６に記載の乱数発生装置は、
請求項３に記載の乱数発生装置と同じ構成の補助乱数発
生器を備え、前記第１のカウンターに設定する繰り返し
周期の設定データと前記比較器の比較データとして、前
記補助乱数発生器による乱数と前記乱数発生装置による
乱数をスクランブルして構成した乱数を用いることを特
徴としている。前記請求項５と請求項６に記載の構成で
は、補助乱数発生器からの乱数データは一切外部（乱数
発生装置外）に出力されないため、生成される乱数の性
質、傾向、周期性等の予測は不可能であり、よって、完
全な自然乱数とすることができる。

【００１５】また、請求項７に記載の乱数発生装置は、
前記フリップ・フロップの入力信号ラインに波形整形回
路を付加して成ることを特徴としている。波形整形によ
り生ずる入力信号の鈍りによってフリップ・フロップの
不確定動作範囲が拡がり、乱数の生成がより容易にな
る。

【００１６】また、請求項８に記載の乱数発生装置は、
前記比較器の比較データを電源投入時に所定期間０に設
定する初期制御回路を備えて成ることを特徴としてい
る。これにより、電源投入から適正な乱数が生成される
迄の期間を短縮できる。

【００１７】また、請求項９に記載の乱数発生装置は、
前記フリップ・フロップとしてＤタイプフリップ・フロ
ップ、もしくはＲ−Ｓフリップ・フロップを用いること
を特徴としている。

【００１８】また、請求項１０に記載の乱数発生装置
は、請求項１から請求項９までの何れかに記載の乱数発
生装置を複数並列に配置して構成したことを特徴として
いる。この並列型乱数発生装置を構成する各々乱数発生
装置間に相互関係は全く存在しない。また、個々の乱数
発生装置についても規則性、相関性、周期性は無い。

【００１９】また、請求項１１に記載の確率発生装置
は、請求項１から請求項１０までの何れかに記載の乱数
発生装置を備えて成ることを特徴としている。既述した
ように、当該乱数発生装置は一様性を有し、且つ規則
性、相関性、周期性を有しないから、全体の確率分布は
一様である。

【００２０】

【発明の実施の形態】以下、図１〜図１２に基づいて本
発明に係る乱数発生装置および確率発生装置の実施形態
を説明する。

【００２１】図１は乱数発生装置の第１実施形態を示す
回路図である。図１に示すように、第１実施形態の乱数
発生装置１０は、フリップ・フロップ１と遅延部２とフ
ィードバック回路３とで構成される。

【００２２】ここで、前記フリップ・フロップ１として
は、二つの入力部に入力される入力信号（ＣＬＯＣＫ）
の位相差によって出力の状態（０または１）が確定する
機能を有するフリップ・フロップが使用可能であり、本
実施形態では、信号入力用にクロック端子ＣＬＫとデー
タ端子Dを備えた図１３に示すＤタイプフリップ・フロ
ップを使用している。

【００２３】また、前記遅延部２は、複数の遅延出力端
子を有し、直列に接続され二つの遅延回路１７，１８
（ディレーライン）とセレクト入力に応じてこの遅延出
力の何れか一つを選択する選択回路１９（セレクター）
とで構成され、前記二つの遅延回路１７，１８の接続点
（遅延中間点となる）が前記Ｄタイプフリップ・フロッ
プ１のクロック端子ＣＬＫに接続されると共に、選択回
路１９の出力がデータ端子Dに接続されて、Ｄタイプフ
リップ・フロップ１に入力される二つの信号の立ち上が
り時間の位相差を任意に調整できるように構成されてい
る。

【００２４】また、前記フィードバック回路３は、第１
のカウンター１１、第２のカウンター１２、レジスター
１４、定数設定器１６、比較器１５、および可逆カウン
ター１３（アップ／ダウンカウンター）とで構成され
る。

【００２５】第１のカウンター１１は入力信号ＣＬＯＣ
Ｋの予め決められた繰返し周期［ＣＬＯＣＫ数（２×
ｍ）］を計測し、第２のカウンター１２は、この繰り返
し周期毎に前記フリップ・フロップ出力の１（または
０）の出現数を計測する。また、レジスター１４は第２
のカウンター１２のカウント値を繰り返し周期毎に取り
込んで保持する。尚、カウント値がレジスター１４にセ
ットされる毎に第２のカウンター１２は０にクリアされ
る。定数設定器１６はフリップ・フロップ出力の１（ま
たは０）の出現率を設定するための比較データを出力す
る。本実施形態では、前記繰返し周期［ＣＬＯＣＫ数
（２×ｍ）］の１／２の値（ｍ）が出力されるように予
め設定されている。また、比較器１５はレジスター１４
の保持データ（ｎ）と定数設定器１６からの比較データ
（ｍ）を比較し、比較結果（ｎ＞ｍ）または（ｎ＝ｍ）
または（ｎ＜ｍ）に対応した比較出力を発生する。可逆
カウンター１３は、前記比較器１５からの比較出力によ
り設定される動作モードにて動作し、そのカウントデー
タを次段選択回路１９のセレクト信号ｓとして出力す
る。そして、既述のように選択回路１９はセレクト信号
ｓにより選択された原ＣＬＯＣＫ信号の所定の遅延信号
を出力する。

【００２６】すなわち、上記構成によれば、レジスター
１４の出力データ（ｎ）と、この定数設定器１６からの
出力データ（ｍ）の比較出力に応じて可逆カウンター１
３が繰り返し周期毎にアップ／ダウン動作（例えば、ｎ
＞ｍ時はカウントアップ、ｎ＜ｍ時はカウントダウン）
を行い、比較器１５の比較出力がｎ＝ｍ（ｎ＝ｍ時はカ
ウント動作停止し、ＣＬＯＣＫ信号の位相差は一定を維
持する）に収束するようにＤタイプフリップ・フロップ
１のデータ端子Ｄに入力されるＣＬＯＣＫ信号の立ち上
がり時間を自動的に補正する。具体的には、図１４
（ｃ）のように、ＣＬＫ信号の立ち上がりとＤ信号の立
ち上がりの位相差Δｔが０に近づいていくように制御さ
れる。これにより、Ｄタイプフリップ・フロップ１の出
力に０と１の出現率が常時５０％に維持された一様性の
ある１bit のシリアル乱数データＯＵＴが得られる。

【００２７】また、本実施形態では、定数設定器１６に
設定する比較データを第１のカウンター１１の繰り返し
周期の１／２（即ち、ｍ）に設定したが、このｍの値を
変えることにより、Ｄタイプフリップ・フロップ出力の
０または１の出現率を５０％以外に設定することができ
る。例えば、ｍを繰り返し周期の１／５に設定すれば０
または１の出現率は２０％となる。

【００２８】ところで、前記第１実施形態では、第１の
カウンター１１の繰返し周期を常に一定（２×ｍ）に固
定していたため、生成される乱数は何らかの周期的な傾
向を示す可能性を有していた。以下、図２から図５に示
す第２〜第４実施形態は、このような乱数の周期性を完
全に無くすための方法である。

【００２９】先ず、図２に示す第２実施形態は、既述の
定数設定器１６に替わり、新たにシフトレジスター２
１、加算器２２、比較器２３等を設けて繰り返し周期毎
に出力される乱数列を次の繰り返し周期の設定データ
（２×ｍ）と比較器１５の比較データ（ｍ）とした実施
例である。尚、前記加算器２２は、乱数列を前記設定デ
ータと比較データとして活用するために出力乱数（０〜
ｍ−１）の範囲をプラス１して（１〜ｍ）の範囲に変更
するものである。また、新たな比較器２３は、第１のカ
ウンター１１のカウントデータ（Ａ）と加算器２２の出
力データ（ｍ）から繰り返し周期（２×ｍ）を発生させ
るものである。

【００３０】次に、図３に示す第３実施形態は、前記し
た第２実施形態にスクランブル回路２４を追加し、出力
された乱数を更にスクランブルしたものを前記設定デー
タと比較データとして使用した実施例である。尚、スク
ランブルとは、複数のデータラインの任意のデータを互
いに論理演算（例えば、排他的論理和、排他的論理和と
排他的論理和同士の排他的論理和等）して原データと異
なるデータに変換することを言い、図３では、シフトレ
ジスター２１の出力データ１６bit がスクランブル回路
２４により８bit のデータに変換されている。これら第
２、第３実施形態によれば、乱数発生に際して逐次繰り
返し周期が変化するため、生成される乱数の周期性は完
全に解消される。

【００３１】次に、図４に示す第４実施形態は、前記第
２実施形態による乱数発生装置を補助乱数発生器４とし
て付加し、この補助乱数発生器４により生成される乱数
列を上記同様、繰り返し周期の設定データ（２×ｍ）と
比較器１５の比較データ（ｍ）として使用した実施例で
あり、また、図５に示す第５実施形態は、前記第３実施
形態による乱数発生装置を補助乱数発生器５として付加
し、補助乱数発生器５の出力と乱数発生装置１０自身の
出力をスクランブルした実施例である。これら、第４、
第５実施形態によれば、前記設定データと比較データと
なる補助乱数発生器４，５の乱数は乱数発生装置１０の
内部回路に使用され、外部に出力されることはないか
ら、第３者による乱数の性質、傾向、周期性の予測は不
可能であり、よって、完全な自然乱数を得ることができ
る。

【００３２】図６は波形整形回路２５を付加した乱数発
生装置の要部回路を示している。このように、Ｄタイプ
フリップ・フロップ１の入力ライン（Ｄ端子と CLK端
子）に波形整形回路２５を付加して各々入力信号のエッ
ジを強制的に鈍らせると、乱数の生成をより容易にする
ことができる。

【００３３】図７に入出力のゲート間に抵抗Ｒとコンデ
ンサＣによる積分回路を挿入して構成した前記波形整形
回路２５を示す。図８（ａ）に示す入出力波形のよう
に、ゲートのスレッシュホールド電圧と積分波形の交点
で出力波形にジッターΔｊが発生する。図８（ｂ）にス
レッシュホールド電圧と積分波形の交点部の傾きλとジ
ッターΔｊとの関係を示すが、この傾きλ（即ち、信号
の鈍り）が大きくなる程ジッターΔｊも大きくなる。即
ち、このジッターΔｊの大きさがフリップ・フロップの
不確定動作範囲を拡げることになり、結果的に乱数の生
成をより容易にする。尚、係る波形整形回路２５として
は、上記の抵抗ＲとコンデンサＣによるものだけでな
く、例えば、コイルとコンデンサにより構成しても勿論
構わない。

【００３４】また、図９に示すように、上述した第２〜
第５実施形態において、比較データ用の乱数出力ライン
に初期化期間設定回路２６ａとゲート回路２６ｂで構成
した初期制御回路２６を付加し、電源投入時に所定の繰
り返し周期期間だけ当該比較データを強制的に０にする
ようにした。このような比較データの初期化により、電
源投入時における入力信号の位相補正動作を効率的にで
き、電源投入から適正な乱数が得られる迄の過渡期間を
最小にすることができる。

【００３５】以上説明した実施形態では、乱数発生用の
フリップ・フロップとして、Ｄタイプフリップ・フロッ
プを用いたが、本発明はこれにのみ限定されるものでは
なく、これと同等の機能を有するフリップ・フロップで
あれば使用可能である。例えば、他の例として、Ｒ−Ｓ
フリップ・フロップを使用した構成を図１０に示す。図
１０によれば、遅延回路１７と１８の接続点がＲ−Ｓフ
リップ・フロップ１のセット入力に、また選択回路１９
の出力がＲ−Ｓフリップ・フロップ１のリセット入力に
接続される。

【００３６】また、図１１に示すように、既述したシリ
アル型の乱数発生装置１０をＰ個並列に配置することに
より、Ｐbit 構成の並列型乱数発生装置２０を構成する
ことができる。この並列型乱数発生装置２０では、個々
の乱数発生装置１０間の相互関係は一切存在しない。

【００３７】次に本発明の乱数発生装置を用いて構成し
た確率発生装置について説明する。図１２にＰ(bit) で
構成された確率発生装置の確率分布を示す。前記並列型
乱数発生装置は各乱数発生装置毎に０と１の出現率が、
例えば５０％に常時補正されている。各々乱数発生装置
１０は一様性を有し、規則性、相関性、周期性を有さな
いから、全体の確率分布は一様である。ここで、この乱
数発生装置における一様な出力データの全体に対し、図
１２の斜線で示すような任意の範囲データ（ｒ１、ｒ
２）を設定することにより、次式にて確率を生成するこ
とができる。Ｐ０＝（ｒ２−ｒ１＋１）／２^P 従って、範囲データ（ｒ１〜ｒ２）を適宜設定すること
により任意の確率が得られる。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
優れた一様性を有し、且つ規則性、相関性、周期性を有
しない自然乱数発生装置および確率発生装置をデジタル
回路で実現することができる。デジタル回路構成であれ
ばＬＳＩ化への対応が容易で生産性に優れ、科学技術計
算、ゲーム機、暗号化処理等、広い分野の用途に対し大
量の乱数および確率データを高速に、且つ、安価に供給
することができるようになる。

【００３９】また、外部ノイズ、温度、電源変動等の外
部要因による影響も少ないため安定した動作が得られ
る。更に、環境に対する安全性に優れ、使い捨て等によ
る廃棄処分に対する問題も無い。

【図面の簡単な説明】

【図１】本発明に係る乱数発生装置の第１の実施形態を
示す回路図である。

【図２】同、乱数発生装置の第２の実施形態を示す回路
図である。

【図３】同、乱数発生装置の第３の実施形態を示す回路
図である。

【図４】同、乱数発生装置の第４の実施形態を示す回路
図である。

【図５】同、乱数発生装置の第５の実施形態を示す回路
図である。

【図６】波形整形回路を付加した本発明に係る乱数発生
装置の要部回路図である。

【図７】具体的な波形整形回路を示す図である。

【図８】図７の波形整形回路の入出力波形を示す図であ
る。

【図９】初期制御回路を付加した本発明に係る乱数発生
装置の要部回路図である。

【図１０】Ｒ−Ｓフリップ・フロップを用いた本発明に
係る乱数発生装置の要部回路図である。

【図１１】本発明に係る並列型乱数発生装置のブロック
構成図である。

【図１２】本発明に係る確率発生装置の確率分布を示す
図である。

【図１３】Ｄタイプフリップ・フロップを示す図であ
る。

【図１４】図１１のＤタイプフリップ・フロップの入出
力波形を示す図である。

【符号の説明】

１フリップ・フロップ（Ｄタイプ／Ｒ−Ｓフリップ
・フロップ）２遅延部３フィードバック回路４，５補助乱数発生器１０乱数発生装置１１第１のカウンター１２第２のカウンター１３可逆カウンター１４レジスター１５比較器１６定数設定器１７，１８遅延回路（ディレーライン）１９選択回路（セレクター）２０並列型乱数発生装置２５波形整形回路２６初期制御回路

Claims

【特許請求の範囲】

【請求項１】二つの入力部に入力される信号の位相差
に応じて出力の状態（０または１）が確定するフリップ
・フロップと、これら二つの入力信号に位相差を生じさせる遅延部と、前記入力信号によるフリップ・フロップ出力の０または
１の出現率が所定の繰り返し周期内で一定になるように
前記位相差を制御するフィードバック回路とで構成され
ることを特徴とする乱数発生装置。
【請求項２】前記遅延部は、前記入力信号を数段階に遅延し出力する遅延回路と、セ
レクト入力に応じて遅延出力の何れかを選択する選択回
路とで構成されることを特徴とする請求項１に記載の乱
数発生装置。
【請求項３】前記フィードバック回路は、前記入力信号の所定の繰り返し周期を計測する第１のカ
ウンターと、繰り返し周期毎に前記フリップ・フロップ出力の０また
は１の出現数を計測する第２のカウンターと、当該第２のカウンターの計測出力を繰り返し周期毎に保
持するレジスターと、前記フリップ・フロップ出力の０または１の出現率を設
定するための比較データを発生する定数設定器と、前記レジスターの出力データと前記比較データの大小を
比較する比較器と、当該比較器の比較出力に基づいて前記選択回路のセレク
ト信号を発生する可逆カウンターとで構成されることを
特徴とする請求項１または請求項２の何れかに記載の乱
数発生装置。
【請求項４】前記第１のカウンターに設定する繰り返
し周期の設定データと前記比較器の比較データとして、
前記フリップ・フロップより出力される乱数を、または
当該乱数をスクランブルして構成した乱数を用いること
を特徴とする請求項３に記載の乱数発生装置。
【請求項５】請求項３に記載の乱数発生装置と同じ構
成の補助乱数発生器を備え、前記第１のカウンターに設
定する繰り返し周期の設定データと前記比較器の比較デ
ータとして、前記補助乱数発生器による乱数を用いるこ
とを特徴とする請求項３に記載の乱数発生装置。
【請求項６】請求項３に記載の乱数発生装置と同じ構
成の補助乱数発生器を備え、前記第１のカウンターに設
定する繰り返し周期の設定データと前記比較器の比較デ
ータとして、前記補助乱数発生器による乱数と前記乱数
発生装置による乱数をスクランブルして構成した乱数を
用いることを特徴とする請求項３に記載の乱数発生装
置。
【請求項７】前記フリップ・フロップの入力信号ライ
ンに波形整形回路を付加して成ることを特徴とする請求
項１から請求項６までの何れかに記載の乱数発生装置。
【請求項８】前記比較器の比較データを電源投入時に
所定期間０に設定する初期制御回路を備えて成ることを
特徴とする請求項３から請求項７までの何れかに記載の
乱数発生装置。
【請求項９】前記フリップ・フロップとしてＤタイプ
フリップ・フロップ、もしくはＲ−Ｓフリップ・フロッ
プを用いることを特徴とする請求項１から請求項８まで
の何れかに記載の乱数発生装置。
【請求項１０】請求項１から請求項９までの何れかに
記載の乱数発生装置を複数並列に配置して構成したこと
を特徴とする乱数発生装置。
【請求項１１】請求項１から請求項１０までの何れか
に記載の乱数発生装置を備えて成ることを特徴とする確
率発生装置。