SU432486A1

SU432486A1 - Преобразователь двоичного кода в десятичный

Info

Publication number: SU432486A1
Application number: SU1727470A
Authority: SU
Inventors: Л. В. Границкий Б. Ф. Осак С. Г. Бортник; ионосферы распространени радиоволн Сибирский институт земного магнетизма
Priority date: 1971-12-21
Filing date: 1971-12-21
Publication date: 1974-06-15

Description

Преобразователь предназначен дл использовани в системах автоматики и относитс к области вычислительной техники.

Известны преобразователи двоичного кода в дес тичный, содержащие сдвиговый регистр опроса, регистр двоичного кода, собирательные схемы перевода весовых значений каждого двоичного разр да в соответствующее весовое значение дес тичного разр да, собирательные схемы разрещени формировани соответствующего дес тичного разр да, генератор импульсов и последовательный дес тичный декадный счетчик. Однако эти преобразователи имеют большое врем преобразовани , которое определ етс временем последовательного преобразовани младщих разр дов.

Цель изобретени - уменьщение времени преобразовани двоичного кода в дес тичный. Дл этого в преобразователь введены по числу декад дес тичного счетчика управл емые электронные ключи, первые входы которых соединены с вторым входом преобразовател и с входом делител частоты, вторые входы - с соответствующими выходами собирательных схем разрещени формировани соответствующего дес тичного разр да, третьи входы - с соответствующими выходами дополнительных сдвиговых регистров, а выходы - с соответствующими входами декад последовательного дес тичного декадного счетчика и шинами

сдвига дополнительных сдвиговых регистров. Установочные входы последних подключены соответственно к выходам собирательных схем перевода весовых значений каждого двоичного разр да в соответствующее весовое значение дес тичного разр да.

На чертеже показана схема предлагаемого преобразовател .

Сущность изобретени состоит в том, что значение веса опрашиваемого двоичного разр да параллельно переноситс в дес тичном коде по установочным входам в дополнительные регистры сдвига, после чего с выходов управл емых электронных ключей импульсы, количество которых определ етс числом, занесенным Б данный регистр, поступают на входы соответствующих декад дес тичного счетчика дл суммировани . Поскольку суммирование декадами счетчика производитс одновременно , то дл исключени совпадени счетных импульсов с импульсами переноса последние подаютс через элементы задержки.

Преобразуемое число вводитс в регистр 1 двоичного кода. На сдвиговый регистр 2 опроса через вход 3 преобразовател подаетс команда «пуск. Под действием сдвиговых импульсов, поступающих через вход 4 преобразовател и делитель 5 частоты на регистр 2, на каждом из его выходов 6 поочередно по вл ютс сигналы, производ щие последовательный опрос двоичных разр дов регистра 1. При наличии «1 в опрашиваемом разр де под действием сигнала опроса разр д переходит в «О с выдачей сигнала на выходе 7 либо остаетс в «О без выдачи сигнала на выходе 7, если он находитс в состо нии «О. Выходы 7 регистра двоичного кода разведены по установочным входам (шина) 8 дополнительных сдвиговых регистров 9 в соответствии с дес тичным представлением весов разр дов через собирательные схемы 10 перевода весовых значений двоичных разр дов в соответствующее весовое значение дес тичного разр да и, кроме того, через собирательные схемы 11 разрешени формировани соответствующего дес тичного разр да на входы 12 управл емых электронных ключей 13. Так, например; -выход 7 разр да с весом разводитс через собирательную схему 10 на четвертую установочную шину 8 дополнительного сдвигового регистра 9 единиц, на вторую установочную шину 8 регистра 9 дес тков, па первую установочную шину 8 регистра 9 тыс ч и соответственно на входы 12 электронных ключей 13 дополнительных регистров единиц , дес тков и тыс ч. На все электронные ключи посто нно подаютс тактовые импульсы с входа 4 преобразовател .

Если на управл емые электронные ключи с собирательной схемы 11 поступает разрешающий сигнал, то на его выходе 14, св занном с входом дополнительного сдвигового регистра 9 и декадой 15 последовательного дес тичного счетчика 16 (I - декада единиц, II - декада дес тков, III-декада сотен, IV - декада тыс ч ) ио вл ютс импульсы. Эти импульсы дл декады вл ютс счетными, а дл дополнительного регистра - сдвиговыми.

В зависимости от того, па какой вход 8 дополнительного регистра (1, 2, . .., 9) поступает сигнал с выхода 7 регистра двоичного кода на выходе 17 дополнительного регистра по вл етс сигнал через 1, 2, . .., 9 сдвиговых импульсов соответственно, который вл етс запрещающим дл управл емого электронного ключа .

Из вышесказанного сно, что максимально возможное число импульсов на выходе 14 любого управл емого электронного ключа равно

9. Этим ограничиваетс скорость опроса двоичных разр дов, в св зи с чем дл получени тактовой частоты опроса двоичных разр дов используетс делитель частоты с коэффициентом делени 10.

Импульсы с выходов 14 параллельно поступают на декады единиц, дес тков и т. д. счетчика , в то же врем кажда из декад счетчика считает последовательный код. Этим обеспечиваетс параллельно-последовательный режим счетчика. Дл предотвращени совпадени счетных импульсов декад с импульсами переноса св зь между декадами осуществл етс через элементы 18 задержки. Ироцесс преобразовани заканчиваетс после опроса всех разр дов регистра 1 двоичного кода.

Иредмет изобретени

Преобразователь двоичного кода в дес тичный , содержащий сдвиговый регистр опроса, установочный вход которого соединен с первым входом преобразовател , а выходы - соответственно с входами разр дов регистра

двоичного кода, выходы каждого разр да которого подключены соответственно к входам собирательных схем первой группы перевода весовых значений каждого двоичного разр да в соответствующее весовое значение дес тичного разр да и к входам собирательных схем второй группы разрешени формировани соответствующего дес тичного разр да, и последовательный дес тичный декадный счетчик, отличающийс тем, что, с целью уменьщени времени преобразовани , в него введены по числу декад дес тичного счетчика управл емые электронные ключи, первые входы которых соединены с вторым входом преобразовател и с входом делител частоты, вторые входы - с соответствующими выходами собирательпых схем второй группы, третьи входы - с соответствующими выходами дополнительных сдвиговых регистров, а выходы - с соответствующими входами декад последовательного дес тичного декадного счетчика и шинами сдвига дополнительных сдвиговых регистров, установочные входы которых подключены соответственно к выходам собирательных схем первой группы.