SU1642588A1 - Шифратор позиционного кода - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах кодировани  информации и телеметрических системах. Цель изобретени  - повышение быстродействий шифратора за счет обеспечени  автоматического формировани  двоичного кода дл  непрерывно повтор ющегос  позиционного кода. Шифратор позиционного кода содержит генератор 1 тактовых импульсов, счедчик 2 импульсов, блок 3 ввода информации , первый и второй мультиплексоры 4, 5, коммутатор 6, первый и второй элементы И 7, 8, первый и второй элементы И-НЕ 9, 10, регистр 11, многовходовый элемент И 12 и триггер 13. 1 ил.

Description

о.

4 N5 СЯ

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах кодировани  информации и телеметрических системах,

Цель изобретени  - повышение быстродействи  шифратора за счет обеспечени  автоматического формировани  двоичного кода дл  непрерывно повтор ющегос  позиционного кода.

На чертеже представлена функциональна  схема шифратора позиционного кода.

Шифратор позиционного кода содержит генератор 1 тактовых импульсов, счетчик 2 импульсов, блок 3 вывода информации , первый 4 и второй 5 мультиплексоры , коммутатор б, первый 7 и второй 8 элементы И, первый 9 и второй 10 элементы И-НЕ, регистр 11, многовходовый элемент И 12, триггер 13.

Шифратор позиционного кода работает следующим образом.

В исходном состо нии при отсутствии сигналов на выходе блока 3 на выходах мультиплексоров 4 и 5 присутствуют услови  логической 1, обеспечива  прохождение тактовых импульсов на соответствующий вход регистра 11, в который с приходом каждого тактового им- тульса перезаписываетс  состо ние счетчика 2. Сигналы с выходов регистра через коммутатор 8 поступают на информационные выходы шифратора, Логический О с выхода элемента 12 удерживает триггер 13 в нулевом состо нии, поэтому на управл ющем выходе шифратора присутствует сигнал логического О, запрещающий считывание информации с информационных выходов шифратора.

При работе шифратора в режиме формировани  двоичных кодов чередующихс  позиционных кодов на управл ющем входе шифратора устанавливаетс  уровень логического О, блокирующий элемент 10. При совпадение двоичного кода, записанного в регистр 11, с адресным кодом, соответствующим номеру активного выхода блока 3 дл  одного из мультиплексоров 4 и 5, на выходе элемента И 7 по вл етс  уровень логического О, запрещающий перезапись состо ни  счетчика 2 в регистр 11. Одновременно перепадом напр жени  на выходе элемента 7 с уровн  логической 1 до уровн  О осуществл етс  установка по тактовому входу триггера 13 в единичное состо ние, что приводит к по влению уровн  логической 1 на управл ющем выходе шифратора, разрешающем считывание кодовой комбинации с информационных выходов шифратора, В зависимости от того, на выходе какого из мультиплексоров 4 и 5 по вилс  уровень

, логического О, коммутатор б выдает на информационные выходы шифратора пр мой или инверсный код, записанный в регистр 11 и соответствующий номеру активного выхода блока 3.

При работе шифратора в режиме формировани  двоичного кода непрерывно по- втор ющегос  позиционного кода на управл ющем входе шифратора устанавли0 ваетс  уровень логической 1. что приводит при срабатывании одного из мультиплексоров 4 и 5 к установке триггера 13 в единичное положение, чем обеспечиваетс  формирование на управл ющем выходе

Claims (1)

1. 5 шифратора последовательности стробиру- ющих импульсов, разрешающих считывание кода с информационных выходов шифратора. Номер выхода счетчика 2, с которого снимаютс  сигналы дл  формирова0 ни  указанной последовательности, может выбиратьс  исход , например, из необходимости визуального контрол  количества формируемых кодовых посылок. Формула изобретени 

   5Шифратор позиционного кода, содержащий блок ввода информации, выходы которого соединены с информационными входами первого и второго мультиплексоров , генератор тактовых импульсов, счетчик

   0 импульсов, выход первого мультиплексора соединен с первым входом первого элемента И, выход второго мультиплексора соединен с вторым входом первого элемента И и управл ющим входом коммутатора, выходы

   5 которого  вл ютс  информационными выходами шифратора, второй элемент И, отличающийс  тем, что, с целью повышени  быстродействи  шифратора за счет обеспечени  автоматического форми0 ровани  двоичного кода дл  непрерывно повтор ющегос  позиционного кода, в него введены регистр, элементы И-ИЕ, триггер и многовходной элемент И, выход которого соединен с информационным входом и вхо5 дом сброса триггера, выход которого соединен с первым входом второго элемента И, выход генератора тактовых импульсов соединен с входом счетчика импульсов и первым входом первого элемента И-НЕ, выход

   0 которого соединен с тактовым входом регистра , пр мые и инверсные выходы разр дов которого соединены с соответствующими первыми информационными входами коммутатора и адресными входами первого

   5 мультиплексора и с вторыми информационными входами коммутатора и адресными входами второго мультиплексора, соответственно , второй вход первого элемента И- НЕ и тактовый вход триггера подключены к выходу первого элемента И, выходы разр (

   дов счетчика импульсов соединены с одно-ключены к соответствующим выходам блока именными информационными входами ре-ввода информации, первый вход второго

   гистра; выход которого соединен с вторымэлемента И-НЕ  вл етс  управл ющим вхо . входом второго элемента И, выход которогодом шифратора, второй вход подключен к

    вл етс  управл ющим выходом шифрато-5 выходу одного из разр дов счетчика имра , входы многовходового элемента И под-пульсов.