SU845292A1 - Делитель частоты импульсов - Google Patents

Description

54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ

1

Изобретение относитс  к автоматике и может использоватьс  при постро ении цифровых синтезаторов частоты, а также -в формировател х временных интервалов.

Известен делитель частоты импульсов , содержащий счетчик, выходы которого соединены с дешифратором, выход Которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены со входом делител  частоты импульсов, выход которого соединен с выходом первого элемента И и цепью сброса счетчика, счетный вход которого соединен с выходом второго элемента И LlJ.

Недостатки этого делител  частоты импульсов - относительно низка  надежность и сложность изменени  коэффициента пересчета.

Известен также делитель частоты импульсов, содержащий счетчики с дешифрацией состо ни  и элемент И, входы которого соединены с выходами дешифрации состо ни  дес тичных счетчиков с дешифрацией состо ни , а выход элемента И соединен с входами сброса дес тичных счетчиков с дешифрацией состо ни , выход переноса каждого дес тичного счетчика с дешифрацией состо ни  соединен со счетным входом следующего дес тичного счетчика с дешифрацией состо ни  2.

Недостатком этого делител  частоты импульсов  вл етс  относительно низка  достоверность функционировани  .

Целью изобретени   вл етс  повышение достоверности функционировани .

to

Поставленна  цель достигаетс  тем, что в делитель частоты импульсов, содержащий дес тичные счетчики с дешифрацией состо ни  и элемент И, входы которого соединены с выходами ,

15 дешифрации состо ни  дес тичных Счетчиков с дешифрацией состо ни , а выход элемента И соединен со входами сброса дес тичных счетчиков с дешифрацией состо ни , выход переноса каж20 дого дес тичного счетчика с дешифрацией состо ни  соединен со счетным входом следутэщего дес тичного счетчика с дешифрацией состо ни  введены вспомогательный элемент Н и инвертор,

25 выход которого соединен с дополнительны; входом элемента И и счетн м входом первого дес тичного счетчика с деилифрациеп состо ни , а вход инвертора соединен со входом делител 

Claims (2)

1. 30 частоты импульсов и с тактируюиим входом вспомогательного элемента И, остальные входы которого соединены с выходами дешифрации состо ни  дес  тичных счетчиков с дешифрацией состо ни . Каждый дес тичный счетчик с дешифрацией состо ни  содержит, пер ,вый, второй, третий и четвертый триггеры, двухвходовой элемент И, п ть инверторов и элемент И-ИЛИ-Н выход которого соединен со входом первого инвертора, выход которого соединен с выходом дешифрации состо ни  этого дес тичного счетчика с дешифрацией состо ни , вход сброса которого соединен со вхо дом сброса триггеров; счетные входы второго и третьего и первый управл ющий вход четвертого триггеров соединены соответственно с пр мыми выхо дами первого, второго триггеров и выходом двухвходо вого элемента И, вх ды которого соединены с пр мыми выходами второго и третьего триггеров. счетный и второй управл ющий входы четвертого триггера соединены соответственно с пр мым выходом первого триггера и пр мым выходом четвертого триггера, инверсный выход которого соединен с управл ющим входом второго триггера; пр мые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго, третьего, четвертог п того инверторов; пр мой выход чет вертого триггера соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ и выхддом переноса дес тичного счетчика с дешифрацией состо ни , счетный вход кото рого соединен с счетным входом перво го триггера ) пр мой выход первого три гера соединен с первыми входами тре ей, п той, седьмой и дев той групп входов по И элемента И-ИЛИ-НЕ и вто рым входом первой группы входов по И элемента И-ИЛИ-НЕ) пр мой выход вто рого триггера соединен с первыми вх дами четвертой и восьмой и вторыми входами третьей и седьмой групп вхо дов по И элемента И-ИЛИ-НЕ; пр мой выход третьего триггера соединен с первым входом входом шестой, вторым входами четвертой и п той и третьим входрм третьей групп входов по И эл мента И-ИЛИ-НЕ) выход второго инвер тора соединен с входами вос мой   дес той, вторыми входами второй и шестой и третьим входом четве той групп входов по И элемента И-ИЛИ-НЕ; выход третьего инвертора соединен с третьими входами первой, второй, п той и шестой и вторыми входами дев той и дес той групп вхо дов по И элемента И-ИЛИ-НЕ) выход четвертого инвертора соединен с чет вертыми входами первой и второй и третьими входами седьмой, восьмой, дев той и дес той групп входов по и элемента И-ИЛИ-НЕ; выход п того инвертора соединен с четвертыми входами третьей, четвертой, п той, шестой седьмой, восьмой, дев той и дес той групп входов по И элемента И-ИЛИ-НЕ; п тые входы всех групп входов по И элемента И-ИЛИ-НЕ соединены с соответствующими шинами. Структурна  схема делител  частоты импульсов показана на фиг. 1. На фиг. 2 показана структурна  схема дес тичного счетчика с дешифрацией состо ний . Делитель частоты импульсов содержит дес тичные счетчики 1 с дешифрацией состо ни , элемент И 2, вспомогательный элемент И 3 и инвертор 4. Входы элемента И 2 соединены с выходами деформации состо ни  счетчиков 1, а выход элемента И 2 соединен с входами сброса счетчиков. Выход переноса каждого счетчика соединен со / счетным входом следующего, выход инвертора 4 соединен с дополнительньлм входом элемента И 2 и со счетным входом первого счетчика, а вход инвертора 4 - с входом 5 делител  частоты импульсов и с тактирующим входом вспомогательного элемента И 3, остальные входы которого соединены с выходами дешифрации состо ни  счетчиков. Каждый дес тичный счетчик 1 содержит триггеры 6-9, двухвходовый счетчик И 10, п ть инверторов 11-15 и элемент И-ИЛИ-НЕ 16, выход которого соединен с входом инвертора 11. Его выход соединен с выходом дешифрации состо ни  этого счетчика, вход сброса которого соединен со входами сброса триггеров 6-9, счетные входы триггеров 7 и 8 и первый управл ющий вход триггера 9 соединены соответственно с пр мыми выходами триггеров 6 и 7 и выходом двухвходового элемента И 10, входы которого соеди- . нены с пр мыми выходами триггеров 7 и.8, счетный и второй управл ющий входы четвертого триггера 9 соединены соответственно с пр мым выходом триггера 6 и пр мым выходом триггера 9, инверсный выход которого соединен с управл ющим входом триггера 7. Пр мые выходы триггеров 6-9 соединены с входами соответственно инверторов 12-15. Пр мой выход триггера 9 соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ 16 И выходом переноса счетчика , счетный вход которого соединен со счетным входом триггера 6. Пр мой выход триггера 6 соединен с первыми входами третьей, п той, седьмой и дев той групп входов по И элемента И-ИЛИ-НЕ 16 и вторым входом первой группы входов по И элемента И-ИЛИ-НЕ 16. Пр мой выход триггера 7 соединен с первыми входамичетвертой и восьмой и вторыми входами третьей и седьмой групп входов и по И элемента И-ИЛИ-НЕ 16. Пр мой выход триг гера 8 соединен с первым входом шестой , вторыми входами четвертой и п той и третьим входом третьей групп входо по И элемента И-ИЛИ-НЕ 16. Выход второго инвертора 12 соединен с первыми входами дес той, вторыми вхо дами второй и шестой и восьмой и третьим входом четвертой групп входов по И элемента Н-ИЛИ-НЕ 16, выход инвертора 13 - с третьими входами ,лервой, второй, п той и шестой и вто рыми входами дев той и дес той групп входов по И элемента И-ИЛИ-НЕ 16. Вы ход четвертого инвертора 14 св зан с четвертыми входами первой и второй и третьими входами седьмой, восьмой, дев той и дес той групп входов по И элементаИ-ИЛИ-НЕ 16. Выход инвертора 15 соединен с четвертыми входами третьей, четвертой, п той, шестой, седьмой, восьмой, дев той и дес той групп входов.по И элемента И-ИЛИ-НЕ 16, п тые входы всех групп входов по И элемента И-ИЛИ-НЕ 16 соединены с соответствующими управл ющими шинами 17-26. Элемент И-ИЛИ-НЕ 16 выполн ет функции мультиплексора. Работает делитель частоты импульсов следующим образом Импульсна  последовательность FO (высокий уровень входного импульса) с периодом следовани  Тд и длительностью импульса высокого уровн  tр непрерывно поступает на вход элемент -И 3 и через инвертор 4 - на счетный вход счетчика 1 и на вход элемента И 2. Двоично-дес тичный счетчик работа ет в коде 8-4-2-1. Выходы триггеров 6-9 соединены с кодирующими входами мультиплексора 16 данного счетчика с соответствующими двоичными весами . Сигнал А на выходе по вл етс  вы соким уровнем в моменты времени, определ емые логическим уравнением °-.Игде - символ, обозначакадий логи ческое произведение выходны сигналов мультиплексоров каскадов делени ; выходной сигнал мультиплексора . Выходной сигнал п-ного мультиплек сора определ етс  логическим уравнением У 5 п-х;„ С1, С2, С4, С8, n- n-i где Р„. импульсный сигнал, поступающий на вход п-ного сче чика. Период следовани  сигнала св зан с периодом следовани  входной им пульсной последовательности соотношением Символ обозначает логическое жение дес ти конституент едиы . Символ S обозначает конкретный ормационный вход мультиплексора, i 0,1,...,9. Символ fCl, С2, С4, С8 обозает двоичный вектор на кодируювходах n-HDro мультиплексора, чем код двоичногр вектора соответует информационному входу i п-ного ьтиплексора. Импульс обнулени  выого уровн  формируетс  на выходе мента И 2 и определ етс  логичесуравнением УЧ - символ, обозначающий логи - ческое произведение двоичных аргументов А,.. Число, выражакнцее любой целочисленкоэффициент делени , представл   в дес тичной системе счислени  аскрытой форме в виде К.Кед,..-,о4..., Kg., Кд ... - коэффициенты от О до 9, сто щие соответственно в раз делах единиц, дес тков и т.д. дес тичного числа, выражающего коэффициент делени . Структура построени  и коэффициент ени  ДПКД св заны соотношением ..o-.s..,oV....s.. . Требуемый коэффициент делени  ДПКД 1,...,CD ) устанавливаетс  подачей окого уровн  на одну из шин мульлексора каждого каскада давлени . Врем  задержки выходного импульса окого уровн  А делител  относиьно входного импульса высокого вн  FO определ етс  по формуле з.. . эи -врем  задержки выходного импульса высокого уровн ; -врем  задержки инвертора 4 -врем  задержки одного счетчика; -номер каскада делени , коэффициент которого ,э О начина  с первого касксща; -врем  задержки одного мультиплексора; -врем  задерж1 и элемента И 3. Предельна  частота использовани  делител  определ етс  выражением ,, 1 .,.„ивЛп-Ьз..гл,.«3 где п - число Каскадов делени . Предложенное устройство позволит на своем выходе 27 получить импульсы синхронные по времени и равные по длительности входным импульсам, что обеспечивает надежность функционировани . .Формула изобретени  1. Делитель частоты импульсов, со держащий дес тичные счетчики, с дешиф рацией состо ни  и элемент И, входы которого соединены с выходами дешифрации состо ни  дес тичных счетчиков с дешифрацией состо ни , а вы ход элемента И соединен с входами сброса дес тичных счетчиков с дешифрацией состо ни , выход переноса каждого дес тичного счетчика с дешифрацией состо ни  соединен со сче ным входом следующего дес тичного счетчика с дешифрацией состо ни , отличающи йс  тем, что, с целью повышени  достоверности фун цион1 ровани , в .него введены вспомо гательный элемент И и инвертор, вых которого соединен с дополнительным входом элемента И и счетным входом первого дес тичного счетчика с деши рацией состо ни , а вход инвертора соединен с входом делител  частоты импульсов и тактирующим входом вспо могательного элемента И, остальные входы которого соединены с выходами дешифрации состо ни  дес тичных сче чиков с дешифрацией состо ни . 2. Делитель по п. 1, отличающийс  тем, что каждый де с тичный счетчик с дешифрацией сост ни  содержит первый, второй, третий и четвертый триггеры, двухвходовый элемент И, п ть инверторов и элемен И-ИЛИ-НЕ, выход которогосоединен с входом первого инвертора, выход которого соединен с выходом дешифрации состо ни  этого дес тичного сче чика с дешифрацией состо ни , вход сброса которого соединен с входами сброса триггеров, с -1етные входы вто го Ц третьего и первый управл ющий вход четвертого триггеров соединены соответственно с пр мыми выходами п вого, второго .триггеров и выходом двух входового элемента И, входы которог соединены с пр мыми выходами второго и третьего триггеров, счетный и второй управл ющий входы четвертого триггера соединены соответственно с пр мым выходом первого триггера и пр мым выходом четвертого триггера, инверсный выход которого соединен с управл ющим входом второго триггера, пр мые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго, третьего, четвертого, п того инверторов , пр мой выход четвертого триггера соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ и выходом переноса дес тичного счетчика с дешифрацией состо ни , счетный вход которого соединен с счетным входом первого триггера,пр мой выход первого триггера соединен с первыми входами третьей, п той, седьмой и дев той групп входов по И элемента И-ИЛИ-НЕ и вторым входом первой группы входов по И элемента И-ИЛИ-НЕ, пр мой выход второго триггера соединен с первыми входами четвертой и восьмой и вторыми входами третьей и седьмой групп входов по И элемента И-ИЛИ-НЕ, пр мой выход треть его триггера соединен с первым входом шестой, вторыми входами четвертой и п той и третьим входом третьей групп входов по И элемента И-ИЛИ-НЕ, выход второго инвертора соединен с первыми входами восьмой и дес той, вторь1ми входами второй и шестой и Третьим входом четвертой групп входов по И элемента И-ИЛИ-НЕ, выход третьего инвертора соединен с третьиими входами, первой, второй, п той, шестой и вторыми входами дев той и дес той групп входов по И элемента И-ИЛИ-НЕ, выход четвертого инвертора соединен с четвертыми входами первой и второй и третьими входами седьмой, восьмой, дев той и дес той групп входов по И элемента И-ИЛИ-НЕ выход п того инвертора соединен с четвертыми входами третьей, четвертой , п той, шестой, седьмой, восьмой , дев той и дес той групп входов по И элемента И-ИЛИ-НЕ, п тые входы всех групп входов по И элемента И-ИЛИ-НЕ соединены с соответствующими управл ющими шинами. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство ССОР № 513507, кл. Н 03 К 23/00, 1974.
2. 2.Friedrich Arnolds. Electroniche Medtechnik, Berlin, Union, c. 277, рис. 18.1. 1976 (прототип).

   а

   J1111 11 1 IT

   s

   j 11 ill 1 m;

   V I