SU732882A1

SU732882A1 - Устройство дл решени дифференциальных уравнений

Info

Publication number: SU732882A1
Application number: SU772544356A
Authority: SU
Inventors: Георгий Евгеньевич Пухов; Михаил Викторович Синьков; Анатолий Иванович Закидальский; Василий Александрович Владимиров; Николай Борисович Нифонтов
Original assignee: Предприятие П/Я В-2431; Институт Электродинамики Ан Украинской Сср
Priority date: 1977-11-18
Filing date: 1977-11-18
Publication date: 1980-05-05

Description

(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ Изобретение относитс к вычислительной технике, в частности к аппаратурной реализации устройств математического МО целировани . Известно устройство математического моделировани , в котором дл расширени функциональных возможностей устройства и обеспечени решени широкого класса задач имеетс входной и выходной преобразователи из позиционного кода в код системы остаточных классов и вьпислительные блоки, моделирующие математические операции l. Известно также устройство, содержащее преобразователь входного сигнала в систему остаточных классов, блок пам ти, первый выход которого подключен к входу преобразовател выходного сигнала из сис темы остаточных классов в позиционную систему, тактовый генератор, блок комму- тации, выход которого соединен с входом вычислительного блока, первый управл ющий вход которого подключен к первому выходу тактового генератора. Кроме того устройство содержит делители, ключи к коммутаторы f2. Недостатком устройства вл етс недостаточна точность. Цель изобретен1Ш повышение точности и расширение функц ональных возможностей. Указанна цель достигаетс тем, что да устройство дл решени дифференциальных уравнений, содерлшщее преобразователь входного сигнала в систему остаточных классов, блок пам ти, первый вход которого подключен к входу преобразовател выходного сигнала из системы остаточных классов в позиционную систему, тактовый генератор, блок коммутации,выход которого соединен с входом вычислительного блока, первый управл ющий вход которого подключен к первому выходу тактового генератора, введен дополнительный тактовый генератор, выход которого подключен к синхронизирующему вхопу вычислительного блока, выход преобразовател входного сигнала в систему остаточных классов подключен к первсаду входу блока

пам ти, второй выход которого соединен с первым входом блока коммутации, второ вход которого подключен к первому выходу тактового генератора, второй выход которого соединен с управл ющим вход(Ж1 дополнительного тактового генератора, второй и третий входы блока пам ти подключены к первому выходу тактового генератора и выходу вычислительного блока соответственно.

На чертеже приведена структурна ма устройства, котора содержит .преобразователь 1 входного сигнала в систему остаточных классов, блок 2 пам ти, тактч вый генератор 3, вычислительный блок 4, дополнительный тактовый генератор 5, блок коммутации 6, преобразователь 7 выходного сигнала из системы остаточных

т

классов в позиционную систему.

Работает устройство следующим образом ..

В процессе обработки информаци представл етс электрическими сигналами посто нного тока, квантованными по уровню. Входна информаци преобразуетс в пре- образователе 1 в код остаточных представлений и поступает в блок 2 пам ти. При поступлении сигналов от тактового генератора 3 через блок 6 коммутации остаточные представлени нходной информации последовательно поступают в блок 2 и далее через блок 6 в вычислительный блок 4, Последовательность поступающих остаточных представлений может начинатьс со старшего модул т„, т.е.п,п . и т.д, или начинатьс с младшего модул и возрастать -M,mg... .

Вычислительный блок 4 в зависимости от сложности решаемой задачи может быть предназначен дл ш гполнени единичной операции (сложение, интегрирование и т.д.) или дл модулировани сложной системы алгебраических или дифференциальНЬгх уравнений.

Одновременно тактовый генератор 3 запускает и синхронизирует работу тактового генератора 5, частота которого выше частоты тактового генератора 3. С помсхцью тактового генератора 5 осущест вл етс ква Ьтование по времени, совершен но об зательное дл выполнени смтерации интегрировани в системе остаточных классов и интегрировани систем дифференциальных уравнений.

При необходимости информаци может быть выведена из блока 2 пам ти через преобразователь 7 на выход устройства, но только после выполнени всех операций и по всем модул м.

Преимущество изобретени заключае-р , с в упрощении устройства и повышении точности за счет дополнительного квантовани по времени.

Claims

1.Авторское свидетельство СССР № 362312, кл. G06 F 7/12, 1971.

2.Авторское свидетельство СССР № 43152О, кл. Q06 F 7/48, 1971.