SU1273935A1 - Устройство дл вывода информации - Google Patents

Abstract

Изобретение относитс  к автомаbfnopou И ttftoH чпраЗало чиц . ту «им UKpoJ ЛвЮЩи &44д тике и вычислительной технике и предназначено дл  вьшода информации на устройства отображени . Целью изобретени   вл етс  упрощение устройства . Устройство содержит регистры 1, 6, счетчик 2, блок пам ти 3, элементы И 4, 8, 9, коммутатор 5, элемент задержки 7 и элемент НЕ 10. Цель достигаетс  введением в устройство элементов И 8, 9 и элемента Ж 10. Это обеспечивает значительное сокращение количества оборудовани  и работу в режимах Вывод, Вывод с сохранением информации, Вьшод информации из произвольной  чейки пам ти. 3 ил. с SS сл

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  вьшода информации на устройства отображени .

Цель изобретени  - упрощение устройства .

На фиг. 1 приведена блок-схема предлагаемого устройства дл  вьшода информации; на фиг. 2 - блок-схема блока пам ти; на фиг. 3 - блок-схема коммутатора.

Устройство дл  вьгоода информации (фиг. 1) содержит второй регистр 1, счетчик 2, блок 3 пам ти, первьм элемент И 4, коммутатор 5, первый регистр 6, элемент 7 задержки, второй 8, третий 9 элементы И, элемент НЕ 10. Блок пам ти (фиг. 2) содержит дешифратор II, первьй 12, второй 13, п-ьш 14 элементы пам ти. Коммутатор (фиг. 3) содержит элемент НЕ 15, первый 16, второй 17, п-ый 18 элементы 2И-ИЛИ.

Устройство дл  вывода информации может работать в режимах Вывод, Вывод с сохранением информации, Вывод информации из произвольной  чейки пам ти блока пам ти, Вьшод информации из зоны пам ти блока пам ти .

Работа устройства дл  вьшода информации в режиме Вывод осуществл етс  следующим образом.

По третьему управл ющему входу устройства сигнал уровн  одновременно поступает на разрешающий вход элемента И 8 и на управл ющий вход счетчика 2, тем самым перевод  его в режим Регистр. По второму управл ющему входу устройства сигнал низкого уровн  одновременно поступает на управл ющий вход блока 3 пам ти, перевод  его в режим Хранение, а такжена разрешающий вход первого элемента И 4, проходит через него и поступает на управл ющий вход коммутатора 5, тем самым запреща  прохождение через него сигналов с группы информационных выходов блока 3 пам ти и разреша  прохождение сигналов с группы информационных выходов регистра 1 на группу информационных вхоДов регистра 6. На группу информационных входов регистра 1 и счетчика 2 по группам информационных входов устройства поступают информационные сигналы, содержащие код информации и код адреса  чейки пам ти, а также код режима

блока 3 пам ти Чтение/Запись (коду Чтение соответствует сигнал высокого уровн , коду Запись соответствует сигнал низкого уровн ). По первому управл ющему входу устройства на синхровход счетчика 2 поступает синхроимпульс и тем самым записывает в него код адреса, имеющийс  на его группе информационных входов. Этот же синхроимпульс одновременно поступает на информационный вход второго элемента И 8 и на вход элемента 7 задержки , и так как на разрешающем входе второго элемента И 8 имеетс  сигнал высокого уровн , то синхросигнал проходит через него и поступает на синхровход регистра 1, тем самым записыва  в него код информации и код режима блока 3 пам ти, имеюшриес  на

его группе информационных входов. С выхода элемента 7 задержки задержанньй синхросигнал поступает на синхровход выходного регистра 6 и тем самым записывает в него ко.ды, имеющиес  на его обеих группах информацион .ных входов, поступивших с группы информационных выходов коммутатора 5 и с группы информационных выходов счетчика 2. С группы информационных

выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства.

Работа устройства дл  вывода информации в режиме Вьшод с сохранением информации осуществл етс  следующим образом.

По третьему управл ющему входу устройства сигнал высокого уровн  поступает на разрешающий вход элемента И 8 и на управл ющий вход счетчика 2, тем самым перевод  его в режим Регистр. По второму управл ющему входу устройства сигнал высокого уровн  одновременно поступает на разрешающий вход элемента И 4 и на управл ющий вход блока 3 пам ти, при этом последний переходит в режим работы Запись/Чтение. По группе информационных входов устройства информационные сигналы, содержащие код информации , код режима блока 3 пам ти, код адреса, поступают на группу информационных входов регистра 1 и счетчика 2.

По первому управл ющему входу устройства одновременно на вход эле мента 7 задержки, информационный вход элемента И 8, на синхровход счетчика 2 поступает синхроимпульс, при этом в последний записываетс  код адреса , имеющийс .на его группе информационных входов. Ввиду того, что на разрешающем входе элемента И 8 имеетс  сигнал высокого уровн , синхроимпульс проходит через него и поступает на синхровход регистра 1,тем самым разреша  запись в него кода информации и кода режима работы блока пам ти Запись, имеющихс  на его группе информационных входов. С группы информационных входов регистра I сигналы одновременно поступают на группу информационных вхбдов блока 3 пам ти и на группу информационных входов коммутатора 5,

Одновременно с информационного выхода регистра 1 сигнал Запись поступает на информационньй вход элемента И 4 и через элемент НЕ 10 на вход элемента И 9. Ввиду того, что на разрешающем входе элемента И 4 имеетс  сигнал высокого уровн , а на его информационном входе - сигнал Запись, на выходе формируетс  сигнал низкого уровн , который поступает на управл ющий вход коммутатора 5 тем самым запреща  прохождение сигнала через негоС группы информационных выходов блока 3 пам ти и разреша  прохождение сигнала с группы информационных выходов регистра 1 на группу информационных входов регистра 6 . С группы информационных вькоП

дов счетчика / сигналы одновременно поступают на группу адресных входов блока 3 пам ти и на другую группу информационных входов регистра 6.

Синхроимпульс, имеющийс  на входе элемента 7 задержки, проходит через нее, одновременно поступает на информационный вход третьего элемента И 9 и на синхровход регистра 6, тем самьт разреша  запись кодов, имеющихс  на его обеих группах информационных входов,

С группы информационных: входов регистра 6 сигналы поступают на группу информационных выходов устройства. Вследствие того, что на разрешающем входе элемента И 9 имеетс  сигнал высокого уровн , синхроимпульс проходит черезнего и поступает на другой управл ющий вход блока 3 пам ти, тем самым разреша  запись кодов, имеющихс  на его группе информационных входов в  чейку пам ти, адрес которой

установлен на группе адресных входов блока 3 пам ти.

Работа устройства дл  вьшодаинформации в режиме Вывод информации из произвольной  чейки пам ти блока пам ти осуществл етс  следующим образом .

По третьему управл ющему входу устройства сигнал высокого уровн  поступает на разрешающий вход элемента И 8 и на управл ющий вход счетчика 2, тем самым перевод  его в режим Регистр. По второму управл ющему входу устройства сигнал высокого уровн  одновременно поступает на разрешающий вход первого элемента И 4 и на управл ющий вход блока 3 пам ти При этом последний переходит в режим работы Запись/Чтение. По группе информационных входов устройства информационные сигналы, содержащие код информации , код режима блока 3 пам ти, код адреса, поступают на группу информационных входов регистра 1 и счетчика 2 .

По первому управл ющему входу устройства одновременно на вход элемента 7 задержки, информационный вход второго элемента И 8 и на синхровход счетч жа 2 поступает синхроимпульс, при этом в последний записываетс  код адреса, имеющийс  на его группе информационных входов. Ввиду того, что на разрещающем входе элемента И 8 имеетс  сигнал высокого уровн , синхроимпульс проходит через него и поступает на синхровход регистра I, тем самым разреша  запись в него кода информации и кода режима работы блока 3 пам ти Чтение.. С группы информационных выходов реверсивного счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 пам ти и на группу информационных входов регистра 6. С группы информационных выходов регистра сигнал Чтение одновременно поступает на информационный вход элемента И 4 и через элемент И 10 на разрешающий вход элемента И 9, тем самым запреща  прохождение через него синхросигнала, поступакщего на его информационньй вход с выхода элемента 7 задержки, при этом на выходе элемента И 9 по вл етс  сигнал низкого уровн , который поступает на другой управл ющий вход блока 3 пам ти и переводит последний

в режим Чтение. При этом из заданной  чейки пам ти, адрес которой установлен на группе адресных входов блока 3 пам ти, считьшаетс  имеющийс  там код. Сигналы с группы информационных выходов блока 3 пам ти поступают на группу информационных входов коммутатора 5..Ввиду того, что на разрешающем входе элемента И 4 имеетс  сигнал высокого уровн , а на йнформационный вход поступил сигнал Чтение, на его выходе вырабатываетс  сигнал высокого уровн , которьй поступает на управл ющий вход коммутатора 5 и тем самым запрещает прохождение через него сигналов с группы информационных выходов регистра И и разрешает прохождение сигналов с группы информационных выходов блока 3 пам ти на другую группу информационных входов регистра 6. Синхроимпульс, имеющийс  на входе элемента 7 задержки , проходит через нее и поступает на синхровход выходного регистра 6, тем самым разреша  запись в него имеющегос  на обеих группах его информационных входов сигнала. С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства .

Работа устройства дл  вьшода информации в режиме Вывод информации из зоны пам ти блока пам ти осуществл етс  следующим образом.

По третьему управл ющему входу устройства сигнал высокого уровн  поступает на разрешающий вход второго элемента И 8 и на управл ющий вход счетчика 2, тем самым перевод  его в режим Регистр. По второму управл ющему входу устройства сигнал высокого уровн  одновременно поступает на разрешающий вход первого элемента И 4 и на управл ющий вход блока 3 пам ти, при этом последний переходит в режим работы Запись/Чтение. По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 пам ти, код адреса, поступают на группу информационных входов регистра . 1 и счетчика 2. По первому управл ющему входу устройств, одновременно на вход элемента 7 задержки, информационный вход второго элемента И 8 и на синхровход счетчика 2 поступает синхроимпульс, при этом в последний записываетс  код адреса, имеющийс  на его группе информационных входов. Ввиду того, что на разрещающем входе второго элемента И 8 имеетс  сигнал высокого уровн , синхроимпульс проходит через него и поступает на синхровход регистра 1,тем самым разреша  запись в него кода информации и кода режима работы блока 3 пам ти Чтение.

С группы информационных выходов счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 пам ти и группу информационных входов регистра 6. С группы информационных входов регистра I сигнал Чтение одновременно поступает на информационный вход первого элемента И 4 и через элемент НЕ 10 на разрешающий вход элемента И 9, тем самым запреща  прохождение через него синхросигнала, поступающего на его информационный вход с выхода элемента 7 задержки, при этом на выходе третьего элемента И 9 по вл етс  сигнал низкого уровн , которьй поступает на другой управл ющий вход блока 3 пам ти, и переводит последний в режим Чтение. При этом из заданной  чейки пам ти, адрес которой установлен на группе адресных входов блока 3 пам ти, считьшаетс  имеющийс  там код. Сигналы с группы информационных выходов блока 3 пам ти поступают на группу информационных входов коммутатора 5. Ввиду того, что на разрешающем входе элемента И 4 имеетс  сигнал высокого уровн , а на информационный вход поступил сигнал Чтение, то на его выходе вырабатываетс  сигнал высокого уровн , который поступает на управл ющий вход коммутатора 5, тем самым запреща  прохождение через него сигналов с группы информационных выходов регистра 1 и разреша  прохождение сигналов с группы информационных выходов блока 3 пам ти на другую группу информационных входов регистра 6.

Синхроимпульс, имеющийс  на входе элемента 7 задержки, проходит через нее и поступает на синхровход регистра 6, тем самым разреша  запись в него кода, имеющегос  на обеих группах информационных входов. С группы информационных выходов регистра 6 информационные сигналы поступают на группы информационных выходов устройства . После этого по третьему управл ющему входу устройства сигнал низкого уровн  одновременно поступает на разрешающий вход элемента И 8 и на управл ющий вход счетчика 2, тем самым перевод  последний в режим Счетчик. По первому управл ющему входу устройства синхроимпульс одновременно поступает на вход элемента 7 задержки, синхровход счетчика 2 и на информационный вход элемента ИВ и так как на его разрешающем входе имеетс  сигнал низкого уровн , то указанный синхроимпульс не проходит через него, и на выходе второго элемента И 8 вырабатьшаетс  сигнал низкого уровн , который поступает на синхровход регистра 1 и тем самым за прещает запись в него кода, имеющего с  на группе его информационных вхо- 20

дов. Синхроимпульс, имеющийс  на синхровходе счетчика 2, наращивает его содержание, и с его группы информационных выходов сигналы поступают на другую группу информационных входов регистра 6 и на группу адресных входов блока 3 пам ти. При этом из  чейки пам ти, адрес которой установлен на группе адр есных входов блока 3 пам ти . считываетс  код. С группы ин- 30 формационных выходов блока 3 пам ти сигналы поступают на другую группу входов коммутатора 5, проход т чере него и поступают на группу информац онных входов регистра 6 . С выхода линии задержки синхросигнал поступает на синхровход регистра 6, тем самым разреша  запись в него кода, имеющегос  на обеих группах его информационных входов. С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства. Указанный цикл работы устройства повтор етс  до тех 45 пе

пор, пока по третьему управл ющему входу устройства не поступит сигнал высокого уровн . Данный режим работы устройства дл  вывода информации позвол ет осуществить вьтод информа- 50

ции из блока 3 пам ти без участи  внешнего источника информации.

Работа блока пам ти 3 зависит от режима работы устройства и осуществл етс  следующим образом.

В режимах Вьшод, Вьшод с сохранением информации, Вьтод информации из произвольной  чейки пам ти

информационных входов, Вследствие этого первьй 12, второй 13, п-й 14 элементы пам ти работают в режиме Хранение.

в режиме Вьшод с сохранением информации по управл ющему входу блока 3 пам ти сигнал высокого уровн  поступает на разрешающий вход дешифратора 1 и тем самым разреш-ает выпам ти .

В режимах Вывод информации из произвольной  чейки пам ти блока пам ти и Вьшод информации из зоны

входу блока 3 пам ти сигнал высокого уровн  поступает на разрешающий вход дешифратора 11 и тем самьо разрешает сигнал Выборка на одном из его выходов , соответствующему коду, имеющемус  на его группе информационных входс в, С выхода дешифратора 1 1 сигнал Выборка поступает на управл юблока пам ти, Вьшод информации из зоны пам ти блока пам ти по группе адресных входов блока 3 пам ти информационные сигналы, определ ющие адрес  чейки и номер элемента пам ти , поступают из группы адресных входов первого 12, второго 13, п-ого 14 элементов пам ти и на группу информационных входов дешифратора 11. По группе информационных входов блока пам ти 3 информационные сигналы поступают на группы информационных входов первого 12, второго 13, п-го 14 элементов пам ти, В режиме Вывод по управл ющему входу блока пам ти 3 сигнал низкого уровн  поступает на разрешающий вход дешифратора 11 и тем самым запрещает выработку сигнала Выборка на выходе, соответствующему коду, имеющемус  на его группе борку сигнала Выборка на одном из выходов, соответствующему коду, имеющемус  на его группе информационных входов. С выхода дешифратора 11 сиг-, нал Выборка поступает на управл ющий вход соответствующего элемента пам ти. По другому управл ющему входу блока 3 пам ти сигнал Запись одновременно поступает на другой управл ющий вход первого 12, второго 13, п-го 14 элементов пам ти и тем самым разрешает запись кода, имеющегос  на группе информационных входов выбранного элемента пам ти, в  чейку пам ти , адрес которой установлен на групадресных входов данного элемента пам ти блока пам ти по управл ющему

щий вход соответствующего элемента пам ти. По другому управл ющему входу блока 3 пам ти сигнал Чтение одновременно поступает на другой управл ющий вход первого 12, второго 13, п-го 14 элементов пам ти и тем самым разрешает считьшание кодов из  чейки пам ти, адрес которой установлен на группе адресных входов избранного элемента пам ти, С выходов элементов пам ти информаидонные сигналы поступают на группу информационных выходов блока 3 пам ти.

Работа коммутатора 5 осуществл етс  следующим образом.

По группе информационных входов коммутатора информационные сигналы поступают на вторые информационные входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ, по другой группе информационных входов коммутатора 5 информационные сигналы поступают на первые информационные входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ. С приходом по управл ю . щему входу коммутатора сигнала низкого уровн , который одновременно поступает на первые управл ющие входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ и на вход элемента НЕ 15, с выхода которого сигнал высокого уровн  одновременно поступает на вторые управл ющие входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ, разрешаетс  прохождение сигналов с вторых информационных входов и запрещаетс  прохождение сигнала с первых информационных входов на выходы первого 16, второго 17, п-го 8 элементов 2И-ИПИ. С приходом по управл ющему входу коммутатора 5 сигнала высокого уровн , который одновременно поступает на первые управл ющие входы первого 16, второго 17, 18 элементов 2И-ИЛИ и на вход элемента НЕ 15, с выхода которого сигнал низкого уровн  одновременно поступает на вторые управл ющие входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ, разрешаетс  прохож дение сигналов, имеющихс  на первых информационных входах и-запрещаетс  прохождение сигналов, имеющихс  на вторых информационных входах, на выходы первого 16, второго 17, п-го 18 элементов пам ти. С выхода первого 16 втрого 17, h го 18 элементов 2И-ИЛИ сигналы поступают на

группу информационных выходов коммутатора 5.

В предлагаемом устройства значительно сокращено количество оборудовани  и тем самым упрощена его схемна  реализаци .

Claims (1)

1. Формула изобретени 

   Устройство дл  вывода информации, содержащее два регистра, счетчик, блок пам ти, коммутатор, первьй элемент И и элемент задержки, вход которого , объединенный со стробирующим входом счетчика,  вл етс  первым управл ющим входом устройства, а выход подключен к стробирующему входу первого регистра, выходы которого  вл ютс  выходами устройства, входы второго регистра  вл ютс  информационными входами устройства, выходы группы второго регистра подклочены к информационным входам блока пам ти и к информационным входам первой группы коммутатора, выходы счетчика соединены с адресными входами блока пам ти, выходы которого подключены к информационным входам второй группы коммутатора , выходы которого соединены с информационными входами первой группы первого регистра, выход второго регистра соединен с первым входом первого элемента И, второй вход которого  вл етс  вторым управл ющим входом устройства, а выход подключен к управл ющему входу коммутатора , отличающеес  тем, что, с целью упрощени  устройства, оно содержит второй и третий элементы И и элемент НЕ, вход которого соединен с выходом второго регистра, выход - с первым входом третьего элемента И, второй вход которого подключен к выходу элемента задержки, а выход - к первому управл ющему вх-оду блока пам ти, второй управл ющий вход которого  вл етс  вторьм управл ющим входом устройства, первый вхо второго элемента И и второй его вход объединенный с управл ющим входом счетчика,  вл ютс  первым и третьим управл ющими входами устройства соответственно , выход второго элемента И соединен со стробирующим входом второго регистра, информационные входы второй группы первого регистра соединены с выходами счетчика, входы которого  вл ютс  адресными входами устройства .

   гмллш SdfXodoS С zfli//7m / вд/хоЗоб

   С .. длона2

   / f

   f f f

   Со 8mopL2o

   о Ofeso

   / в

   C/77ffa

   С&шот третьем о

   з ёменп а i

   12

   41

   в %

   /3

   Аг.

   i/

   Ha ipyntTJ/ вход о § блокаЬ

   С грулпы выходов блока 1 9u8, 3

   Кгрулле бходод лока б