SU959164A2 - Буферное запоминающее устройство - Google Patents

Description

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

. Изобретение относитс  к запоминающим устройствам и может быть истпользозано в устройствах автоматики и вычислительной техники.

По основному авт.св. 542245 известно буферное запоминающее устрой ство , содержащее регистры, подключенные к соответствутдаим  чейкё1М разрешени  записи и  чейкам индикации за н тости , первые выходы которых соединены с первыми .входами  чеек управлени  записью, вторые входы которых, кроме первой  чейки, подключены к вторым выходам предыдущих  чеек индикации за1  тости, а выходы - к -управл ющим входам одноименных  чеек разрешени  записи, информационные входы которых соединены с входами устройства,  чейки управлени  считыванием , выходы  чеек индикации зан тости , кроме первой, подключены к соответствующим входам элементов И, выходы которых соединены с одними входами элементов ИЛИ, другие входы которых подключены к ВЕЛсодам последней  чейки индикации зан тости, выходы элементов ПЛЯ. соединены с соответствующими входами первых  чеекуправлени  записью и считыванием , первые, входы  чеек управлени 

считыванием, кроме первой,- подключены к первым выходсцл предыдущих  чеек индикации зан тости и- первым входам предыдущих  чеек управлени  записью, вторые входы  чеек управлени  считыванием соединены с выходами одноименных  чеек индикации зан тости , а выходы с управл к цими входами одноименных регистров, выходы кото10 рых подключены к выходам устройства 13.

Недостатком данного устройства  вл ютс  потери информации, поступающей от внешних абонентов.

15

Целью изобретени   вл етс  расширение области применени  за счет регистрации количества свободных регистров.

Поставленна  цель достигаетс  тем,

20 что в буферное запоминающе.е устройство введены третий и четвертый элементы ИЛИ, реверсивный счетчик и выходной регистр, причем соответствующие входы третьего элемента ИЛИ сое25 динены с первыми выходс1ми  чеек индикации зан тости, вторые выходы которых подключены к соответствующим входам четвёртого элемента ИЛИ, выходы элементов ИЛИ соединены с счетны30 ми входами реверсивного счётчика.

выход которого соединен с информационным В..ОДОМ выходного регистра, управл ющий вход которого  вл етс  вторым входом устройства, а выход  вл етс  вторым выходом устройства.

На чертеже представлена блоксхема буферного запоминающего уст-, ройства.

Буферное запоминающее устройство содержит регистры 1,  чейки 2 разрешени  записи,  чейки 3 индикации зан тости,  чейки 4 управлени  записью,  чейки 5 управлени  считыванием, элементы б и 7 И, элементы 8 и 9 ИЛИ, информационный (первый) вход 10 устройства, информационный (первый) выход 11 устройства второй (управл ющий)вход 12 элементы 13 и 14 ИЛИ, реверсивный счетчик 15, выходной регистр 16, управл ющий вход 17 регистра, второ . выход 18 устройства.

Реверсивный счетчик 15 преднаэна-чен дл  выполнени  операции суммировани  и вычитани  импульсов, посту .пающих с выходов элементов 13 и 14 ИЛИ. Счетчик выполнен на счетных триггерах на основе пр мых и инверсных межразр дных св зей, дополнительных уровней управлени  дл  него не требуетс .

Выходной регистр 16 предназначен дл  хранени  кода, характеризующего количество свободных от информации регистров 1.

Буферное запоминающее устройство работаетcJg eдyющим образом.

В исходном состо нии регистры 1 свободны от информации, на первых выходах  чеек 3 имеютс  сигналы, подтверждающие отсутствие информации в одноименных регистрах 1, на выходе элемента 6 И и элемента 8 ИЛ существуют сигналы, подтверждаю- . щие отсутствие информации во всех регистрах, кроме первого; на выходе первой  чейки 4 управлени  записью и на выходе первой  чейки 2 разреше ни  записи имеетс  сигнал, разрешающий запись, на выходах остальных  чеек 4 и всех  чеек 5,управлени  считыванием сигналы отсутствуют; на реверсивном счетчике 15 ycтaнqвлeн код, соответствующий количеству регистров 1 запоминающего устройства.

При поступлении на вход 10 устройства информационного слова оно через первую  чейку 2 записываетс  в первый регистр 1. Одновременно измен етс  состо ние первой  чейки сигнал с ее выхода подготавливает первую  чейку 5 к трансл ции сигнала обращени  к устройству по считыванию на вход первого регистра 1. Этот же сигнал (характеризующий зан тость первого регистра 1 через элемент 14 ИЛИ поступает на -вычитающий вход реверсивного счетчика 15 и уменьшает установленный в нем код на единицу.

Разрешение записи и запись очередных слов распростран етс  по регистрам 1 в сторону увеличени  их

номеров, вплоть до последнего. При этом запись очередного слова сопровождаетс  вычитанием единицы из содержимого счетчика 15.

Если информаци  записана во всех

0 регистрах 1, то считывание начинаетс  с первого регистра 1, при этом по сигналу (об отсутствии ; информации ) с выхода первой  чейки 3, который поступает на суммирующий

5 вход реверсивного счетчика 15, происходит увеличение на единицу содержимого счетчика 15.

При каждом последующем считывании информационного слова из одного

0 из регистров 1 содержимое счетчика 15 увеличиваетс  на единицу. Если имеетс  хот  бы один свободный регистр 1, то считыва.ние начинаетс  с регистра 1, следующего за свобод5 ным, вплоть до последнего, после чего считываетс  информаци , начина  с первого регистра 1.

Таким образом, при записи информационного слова в регистр 1 по сигналу зан тости происходит вычитание содержимого счетчика 15, а при считывании информационных слов из . устройства по сигналу об отсутствии информации в регистре 1 происходит увеличение содержимого счетчика 15,

Код количества свободных  чеек

поступает в выходной регистр 16 и по сигналу с управл ющего входа 17 выдаетс  на блок индикации (на чертеже не показан). .

0Введение в известное буферное

устройство двух элементов ИЛИ, реверсивного счетчика и выходного регистра с соответствующими св з ми позвол ет обеспечить формирование и

5 выдачу на блок индикации цифрового кода, соответствующего количеству свободных от информации регистров буферного запоминающего устройств. Это расшир ет область его примене0 ни , так-как при построении комплексов технических средств, работающих в составе автоматизированных систем управлени  (АСУ) в услови х случайного потокаинформации, оступающей от внешних абонентов АСУ, необходимо знать степень заполнени  запоминающего устройства дл  определени  его готовности к приему очередного информационногр слова.

Claims (1)

1. Авторское свидетельство СССР 542245, кл. G 11 С 19/00, 1975 (прототип),

г

Г7