SU1048516A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1048516A1
SU1048516A1 SU823450777A SU3450777A SU1048516A1 SU 1048516 A1 SU1048516 A1 SU 1048516A1 SU 823450777 A SU823450777 A SU 823450777A SU 3450777 A SU3450777 A SU 3450777A SU 1048516 A1 SU1048516 A1 SU 1048516A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
outputs
information
elements
Prior art date
Application number
SU823450777A
Other languages
English (en)
Inventor
Владимир Сергеевич Голубин
Анатолий Геннадьевич Кухнин
Виктор Семенович Лупиков
Борис Сергеевич Маслеников
Сергей Степанович Спиваков
Original Assignee
Предприятие П/Я А-3756
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3756 filed Critical Предприятие П/Я А-3756
Priority to SU823450777A priority Critical patent/SU1048516A1/ru
Application granted granted Critical
Publication of SU1048516A1 publication Critical patent/SU1048516A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационный вход которого подключен , к одному из выходов сдвйговето регистра, информационные выходы сдвигового регистра  бл ютс  информационными выхода ми устройства, счетчик, элементы И, отличающеес  тем, :что, с целью расширени  области применени  устройства за счет преобразовани  форма та данных, содержит блок элементов ИИЛИ , регистры, триггер, элемент. НЕ и сумматор, одни входы которого  вл ютс  первой группой управл ющих входов устройства , другие входы сумматора подключены к выходам блока элементов И-ИЛИ, информационные входы которого подклк чены к выходам первого и второго регистров , выходы сумматора подключены к } . информационным входам нак

Description

Изобретение огноситс  к запоминающи устройствам. Известны буферные запоминающие устройства, в которых используетс  мето перекрестно-последовательного обращени  позвол ющий осуществл ть двусторонний обмен информацией .и совмещать процерсы ввода информации в буферное запоминающее устройство и вывода из него ij Наиболее близким по техническому решению к изобретению  вл етс  буферное запоминающее устройство, содержащее на кс титель, информационный выход которого соединен с последовательным входом регистра сдвига,, вход управлени  накопител  соединен с шиной КОД операции, информационный вход накопител  подключе к выходу последнего разр да регистра сдвига, параллельные информационные входы регистра сдвига  вл ютс  информа ционными входами устройства, выходы регистра сдвига  вл ютс  информационными выходами устройства 2 . Недостатком известного устройства  вл етс  малоэффективное использование пам ти цри работе со словами, разр дность которых не кратна степени 2, Кроме того, известное устройство работа ет со словами фиксированной разр дности не позвол ет производить операции преобразовани  форматов слов, а также мат;ричные операции с массивами слов. Цель изобретени  - повышение эффек тивносги и расширение области применени устройства за счет преобразовани  формата данных. Поставленна  цель достигаетс  тем, .что в буферное запоминающее устройство, содержащее накопитель, информационный вход которого подключен к одному из выходов сдвигового регистра, информационные выходы сдвигового регистра  влшотс  информационными выходами устройства счетчик, элементы И, дополнительно введены в блок И-ИЛИ, регист., триггер, элемент НЕ и сумматор, одни входы которого  вл ютс  первой группой управл ющих входов устройства, другие входы сумматора подключены к выходам блока элементов И-ИЛИ, информационные входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены к информационным входам накопител  и к инфор ационным входам первого и второго регистров, входы записи которых подключены к выходам соответственно первого и второго алементов И, первые входы первого, второго и третьего элементов И подключены к выходу триггера, первый вход которого подключен к входам записи счетчика -и сдвигового регистра и  вл етс  вторым управл ющим входом устройства, второй вход первого элемента И подключен к вторым входам второго и третьего элементов И и  вл етс  третьим управл ющим входом устройств у третий вход первого элемента И подключен к управл ющему входу накопител , к входу элемента НЕ, к. первому управл ющему входу блока элементов И-ИЛИ и  вл етс  чег вертым управл ющим входом устройства , третий вход второго элемента И подключен к выходу- элемента НЕ и к второму управл ющему входу .блока элементов И-ИЛИ, выход счетчика подключен к второму входу триггера и  вл етс  управл ющим входом устройства, выход третьего элемента И подключен к тактовому входу сдвигового регистра и к тактовому входу счетчика, информационные входы которого  вл ютс  второй группой управл ющих входов устройства. На чертеже приведена струк.турна  схема буферного запоминаклцего устройства. Устройство соде ржит накопитель Г, сдвиговый регистр 2, управл ющий вход 3 КОД операции, информационные входы 4, выходы 5, сумматор 6, блок 7 элементов И-ИЛИ, регистр 8 адреса записи , регистр 9 адреса чтени , счетчик 1О, триггер 11, элементы И 12-14, элемент НЕ 15, группу управл ющих входов 16 дл  кода модификации адреса, группу управл ющих входов 17 дл  кода длины формата, управл ющий вход 18 пуска и управл ющий вход 19 синхронизации. Перед началом работы устройство приводитс  в исходное состо ние, т.е. производитс  обнуление регистра 8 адреса записи и регистра 9 адреса чтени , установка триггера 11 в нулевое состо ние, которое запрещает прохождение импульсов синхронизации в устройстве.(Цепи установки в исходное состо ние не показаны ). В режиме записи устройство работает следующим образом. На вторые входы сумматора 6 постуает код модификации адреса с входов 16. По сигналу на входе 18 производитс  апись информационного слова через араллельные информационные входы 4 в егистр 2, запись кода с входа 17 кода лины формата в счетчик 10, а акже роисходит установка триггера 11 в еди3104 ничное состо ние, которое разрешает прохождение импульсов синхронизации с входа 19 через элемент 14 на счетчик 1О и регистр 2. Одновременно сигнал с вход 3 кода операции, пройд  через элемент . НЕ 15, разрешает прохождение импульсов с входа 19 через элемент И 13 на регистр 8 адреса записи, одновременно этот же сигнал прои;зводит коммутацию на сумматор 6 через блок 7 элементов И-И Л И регистра 8 адреса.записи, а также переводит накопитель 1 в состо ние готовности к записи, По адресу, сформированному на выхо- . де сумматора 6, производитс  запись15.
посл днего разр да кнфо лационного слова в накопитель 1. По импульсу, пришедшему в устройство с входа 9, происходит уменьшение содержимого счетчика 1О на единицу, сдвиг содержимого регистра 2, запись в регистр 8 адреса записи последнего h -го-разр да информационного слова.
Адрес записи ( Ц -1) -го разр да информационного слова задаетс  кодом, сфорл1ированным на выходе сумматора 6, который определ етс  суммой кода, поступакидегр с регистра 8, и кода, поступающего с входов 16, Этот процесс записи и сдвига продолжаетс -до тех пор, пока не запишутс  все разр дьт информационного слова. После того, как записан последний разр д информационного слова, по импульсу с входа 19 происходит сдвиг содержимого регистра 2,запись в регистр 8 ацреса записи поспецнего разр да информационного слова, по вл етс  сигнал лаема со счетчика 1О, который устанавливает триггер 11 в нулевое состо ние, б р кируюшее прохождение импульсов синхронизации в устройстве. Кроме того, сигнал заема  вл етс  сигналом о записи информационного слова и готовности прин ть новое слово. Аналогично производитс  запись в накопитель 1 последуклпих информационных слов, В режиме счи1ъгоани  устройство ра ботает следующим образом. На вторые входы сумматора 6 поступает код с входов 16 дл  модификации адреса. По сигналу на входе 18 пуск . производитс  запись с входов 17 кода длиныформата в счетчике Ю, а также происходит установка триггера 11 в еди-. ничное состо ние, которое разрешает прохождение импульсов синхронизации входов 19 через элемент И 14 на счетчик Ю и регистр 2, Одновременно сигнал с вхоMCffo регистра 2 с одновременной записью М -го разр да информационного слова в 1-й разр щ регистра 2, запись в регистр 9 адреса чтени  И -го разр5Ша
информационного слова. Адрес чтени 
(п -1) го разр да информационного слова задаетс  кодом, сформированным на выходе сумматора 6, который с тредел етс  суммой кода, поступающего с регист
ра 9 адреса чтени  и кода поступа1ющего с входов 16, Этот процесс считывани  и сдвига продолжаетс  до тех пор, пока не Считаютс  все разр ды информационного слова,
После того, как определен адрес счи;тьгеани  1-го разр да информационного слова, по импульсу с входа 19 происходит запись этого разр да в регистр 2 с одновременным сдвигом предыдущих 64 да ; 3 кода операции разрешает прохождекие импульсов с входа 19 через элемент И 12 на регистр 9 адреса чтени , одновременно этот же сигнал производит коммутацию на сумматор 6 через бпмс 7 элементов И-ИЛИ регистра 9 адреса чтени , а также переводит накопитель 1 в соето ние готовности к считыванию, По адресу, сформированному на выходе сумматора 6, производитс  считывание И -го разр да информационного слова ИЗ накопител  1; По импульсу синхронизации , пришедшему в устройство с входа 19, происходит уменьшение содержимого счетчика на единицу, сдвиг содержиразр дов в этом регистре, запись в ре-. гистр 9 адреса чтени  первого разр да информационного слова, по вл етс  сигнал заема со счетчика 1О, который устанавливает триггер 11 в нулевое состо ние,, блокирующее прохождение импульсов синхронизации в устройстве, Кремле того, сигнал заема  вл етс  сигналом о записи информационного слова в регистр 2 и ГОТОВНОСТИ передачи этого слова с выходов 5, Следующее инфор- Медионное слово считываетс  из накопител  1 аналогичным образом, В предлагаемом устройстве устранены недостатки известного, кр. того, оно позвол ет производить операции преобразовани  форматов слов (максимальна  длина слова определ етс  разр дностью регистра 2 сдвига) и матричные «эте.рации с массивами слов, . В режиме транспортировани  матрицы устройство работает следующим образом. Допустим, что информационные слова, записанные в накопителе 1, представл ют co6tMll столбцы матрицы.;При данной маг. ричной операции необходимо чтобы считан кое слово было образовано одноименными апеме,нтами различных столбцов ма1рицыГ О счетчик 10 с входов кода длины форма та записываетс  код длины 6троки транспортированной матрицы. Адрес первого выбираемого элемента в первом столбце матрицы определ етс  с входов 16 кодом модификации адреса. После того, как считан первый элемент на входах 16,выставл етс  код, соотве тс твук ций длине столбца преобразуемой матрицы, и следующие элементы строки транспортированной матриШ) получаютс  без изменени  кода на входах 16. Подобным образом считываютс  и другие строки матрицы. Дл  преобразовани  форматов слов, например, по байтной записи, а считывани  - по тетрадам или наоборот дос1 таточно задавать код длины формата соответственно 6 и 4. Дп  выделени  из каждого информациь онного слова заданной части на входах 17 устанавливаетс  код длины выдел емой части. При последовательном считывании элементов выдел емой части на входах16 установлен код единицы, а по сигналу с выхода счетчика 10 устанавливаетс  код, соответствующий объему невыдел емой части. Таким образом, предлагаемое устройство может работать со словами различной разр дности, осуществл ть преобразоваиие формата слов, предварительную обработку массивов слов, что значительно расшир ет область его использовани  в автоматизированных системах обработки данных. Эффективное использование объема накопител  уменьшает затраты на его изготовление и увеличивает надежность.

Claims (1)

  1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель,' информационный вход которого подключен ... к одному из выходов сдвигового регистра, информационные выходы сдвигового регистра являются информационными выходами устройства, счетчик, элементы И, отличающееся тем, что, с целью расширения области применения устройства за счет преобразования форма»* та данных, содержит блок элементов ИИЛИ, регистры, триггер, элемент. НЕ и сумматор, одни входы которого являются первой группой управляющих входов устройства, другие чены к выходам информационные чены к выходам ров, выходы сумматора подключены к входы сумматора подклюблока элементов И-ИЛИ, входы которого подклюпервого и второго регистj.
    информационным входам накопителя и к . информационным входам первого и второ- , го регистров, входы записи которых подключены к выходам соответственно первого и второго элементов И, первые входы 1 первого, второго и третьего элементов И подключены к выходу триггера, первый вход которого подключен к входам записи счетчика и сдвигового регистра и является вторым управляющим входом устройства, второй вход первого элемента И подключен к вторым· входам второго и третьего элемента И и является третьим управляющим входом устройства, третий вход первого элемента И подключён к управляющему входу накопителя, к входу элемента НЕ, к первому управляющему . входу блока элементов И-ИЛИ и является четвертым управляющим входом устройства, третий вход второго элемента И подключен -к выходу элемента НЕ и к второму управляющему входу блока элементов И-ИЛИ, -выход счетчика подключен к вто·* рому, входу триггера и является управляющим входом устройства, выход трётье. го элемента И подключен к тактовому входу сдвигового регистра и к тактовому входу счетчика, информационные входы которого являются второй группой управляющих входов устройства.
    I to
    1 1048516
SU823450777A 1982-06-11 1982-06-11 Буферное запоминающее устройство SU1048516A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823450777A SU1048516A1 (ru) 1982-06-11 1982-06-11 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823450777A SU1048516A1 (ru) 1982-06-11 1982-06-11 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1048516A1 true SU1048516A1 (ru) 1983-10-15

Family

ID=21015920

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823450777A SU1048516A1 (ru) 1982-06-11 1982-06-11 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1048516A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидегельсгво СССР N 822287, кл. Q 11 С 9/ОО, 1979. 2. Авгорское свидетельство СССР № 758251, кл. Q 11 С 9/ОО, 1978. *

Similar Documents

Publication Publication Date Title
GB1429702A (en) Associative memory
SU1048516A1 (ru) Буферное запоминающее устройство
SU1295451A1 (ru) Буферное запоминающее устройство
SU1361566A1 (ru) Устройство адресации оперативной пам ти
SU1010653A1 (ru) Запоминающее устройство
SU978196A1 (ru) Ассоциативное запоминающее устройство
SU1179434A1 (ru) Буферное запоминающее устройство
SU1532934A1 (ru) Устройство дл приема асинхронного бипол рного последовательного кода
SU1133622A1 (ru) Буферное запоминающее устройство
SU1084896A1 (ru) Буферное запоминающее устройство
RU1805548C (ru) Преобразователь последовательного кода в параллельный
SU1399770A1 (ru) Устройство дл поиска информации в пам ти
SU972588A1 (ru) Устройство дл управлени записью информации в блок пам ти
SU1064456A1 (ru) Многоканальный преобразователь кода во временной интервал
SU1487197A1 (ru) Peгиctp cдbигa -koдa
SU1552178A1 (ru) Устройство дл вычислени суммы произведений
SU1381540A1 (ru) Устройство дл транспонировани матриц
SU982084A1 (ru) Запоминающее устройство с последовательным доступом
SU898506A1 (ru) Запоминающее устройство
SU881863A1 (ru) Стековое запоминающее устройство
SU1302280A1 (ru) Устройство дл обслуживани запросов
SU989586A1 (ru) Посто нное запоминающее устройство
SU822292A1 (ru) Посто нное запоминающее устройство
SU1534457A1 (ru) Устройство подсчета кодов
SU312257A1 (ru) Интегрирующий многоканальный преобразователь кодов