SU1064456A1 - Многоканальный преобразователь кода во временной интервал - Google Patents

Многоканальный преобразователь кода во временной интервал Download PDF

Info

Publication number
SU1064456A1
SU1064456A1 SU823440608A SU3440608A SU1064456A1 SU 1064456 A1 SU1064456 A1 SU 1064456A1 SU 823440608 A SU823440608 A SU 823440608A SU 3440608 A SU3440608 A SU 3440608A SU 1064456 A1 SU1064456 A1 SU 1064456A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
outputs
memory
respectively connected
Prior art date
Application number
SU823440608A
Other languages
English (en)
Inventor
Игорь Айдемирович Айдемиров
Олег Александрович Кондаков
Омар Магадович Омаров
Темирхан Эльдерханович Темирханов
Original Assignee
Дагестанский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дагестанский Политехнический Институт filed Critical Дагестанский Политехнический Институт
Priority to SU823440608A priority Critical patent/SU1064456A1/ru
Application granted granted Critical
Publication of SU1064456A1 publication Critical patent/SU1064456A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

1. МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ кода ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержавши генератор импульсов, вы-г ход которого подключен к счетному входу счетчи.ка импульсов, выходы которого соответственно соединены ; с первыми входами блока сравнени , отличающиЯ с  тем, что, с. целью повьвоени  надежности, в него введены элемент ШШ и безадресное  а покшнающее устройство, (rn-tn) выходов которого соответственно подключены к его первш4 входам, вторые входы к соответствующим (т+П) входным шинам , а третий вход - к выходу элемента ИЛИ, первый вход которого подключен к шине эаписи, второй вход к шине пуска и входу генератора импульсов, а третий вход - к вх&ду обнулени  счетчика нмпульсов и выходу блока сравнени , второе входы которого соответственно соединены с Q m выходс1ми безадресного запоминающе- 9 го устройства, другие и выходов (Л которого соответственно подключены к выходным шинам.

Description

fib
Сл
ixtinte шипи
2. Преовразователь по п. 1, отличающийс  тем, что безадресное запоминающее устройство выполнено на и (го+г)-разр дных регистрах пам ти, выходы каждого -го регистра пам ти иё которых, кроме последнего , соответственно подключены к первым входам (4+1)-го регистра пам ти, а выходы последнего регистра пам ти соответственно соединены Изобретение относитс  к измерительной и вычислительной технике и может быть использовано при измерени х , передаче сигналов и обработке данных в управл ющих системах. Известен многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, подключенный через схему И, управл емую триггером, к счетчику, выходы которого через дешифратор соединены с входом триггера, схему сравнени , две схемы ИЛИ и группы схем И l . К недостаткам преобразовател  еле дует отнести сложность схемной реали зации. Наиболее близким к предлагаемому по технической сущности  вл етс  многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, выход которого соединен со счетным входом счетчика выходы которого соответственно соеди нены с первыми входами блока сравнени , вторые входы которого соответственно подключены к выходам регистра , выход блока сравнени  соединен с первым входом узла формировани , второй вход которого соединен с выходом генератора импульсов, первый выход узла формировани  подключен к адресному входу запоминающего устройства второй выход - к входу дополнительного счетчика, выходы которого соответственно подключены к другим входам запоминающего устрой ства, выходы которого соединены с соответствующими входами регистра и регистра признаков 2J . Недостатком известного устройства  вл етс  большое количество оборудовани , а следовательно, сложность устройства и его мала  надежность. Цель изобретени  - повышение надежности . Поставленна  цель достигаетс  тем что в многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, выход
с (tn+n) выходами безадресного запоминающего устройства, первые входы которого соответственно подключены к первым входам первого регистра пам ти , вторые входы каждого регистра пам ти подключены к третьему входу безадресного запоминающего устройства , вторые входы которого подключены к соответствующим третьим входам первого регистра пам ти. которого подключен к счетному входу счетчика импульсов, выходы которого соответственно соединены с первыми входами блока сравнени , дополнительно введены элемент ИЛИ и безадресное запоминающее устройство, (m+ri) выходов которого соответственно подключены к его первым входам, вторые входы - к соответствующим (т+ и) входным шинам, а третий вход - к выходу элемента ИЛИ, первый вход которого подключен к шине записи, второй вход - к шине пуска и входу генератора импульсов, а третий вход - к входу обнулени  счетчика импульсов и выходу блока сравнени , вторые входы которого соответственно соединены с П1 выходами безадресного запоминающего устройства , другие П выходов которого соответственно подключены к выходным шинам. При этом безадресное, запоминающее устройство выполнено на п (m+h)разр дных регистрах пам ти, выходы каждого 1 -го регистра пам ти из которых , кроме последнего, соответственно подключены к первым входам (i+l)-ro регистра пам ти, а выходы последнего регистра пам ти соот- ветственно соединены с (in + n) выходами безадресного запоминающего устройства , первые входы которого соответственно подключены к первым входам первого регистра пам ти, вторые входы каждого регистра пам ти подключены к третьему входу безадресного запоминающего устройства, вторые входы которого подключены к соответствующим третьим входам первого регистра пам ти. На чертеже изображена структурна , электрическа  схема преобразовател . Преобразователь содержит генератор 1 импульсов, счетчик 2 импульсов, блок 3 сравнени , безадресное запоминающее устройство 4, которое, выполнено на п регистрах , , ..., 5ел,пам ти, выходы каждого из которых соответственно соединены с
входами соответствующего последующего регистра пам ти, а выходы последнего регистра пам ти 5 г п- соответственно с вторыми входами перво- ;
го регистра пам ти, элемент ИЛИ 6 и (m+n) входных шин 7-li-7 (m+n) .:
Разр ды (7-m) регистров пам ти безадресного запоминающего устройства 4 предназначены дл  хранени  реобразуемого кода, разр ды ПШ1:1} -(m+ri)J - соответственно кода або- : нента.
Устройство работает следующим образом .
Предварительно регистры 5-1 5-2,.., 5-п безадресного запоминающего устройства 4 обнулены (шина сброса не показана). Затем осуществл етс  загрузка безадресного запоминающего устройства 4. По входным mHHcUvi 7-1, 7-2,.., 7 - Hi устройства во входной первый регистр 5-1 пам ти вводитс  преобразуемый код первым записываетс  установочный код 00...0), далее по шине записи через элемент ИЛИ 6 осуществл етс  ., сдвиг, т.е. перепись содержимого входного регистра 5-1 в регистр 5-2, и т.д., а во входной регистр 5-1 переписываетс  содержимое выходного последнего регистра 5-П(00...0). Таким образом входной регистр 5-1 подготовлен дл  записи следующих кодов. Коды абонентов, за исключением установочного кода (00...0), определ ют принадлежность данной преобразуемой величины к определенному каналу .
По сигналу Пуск
поступающему через элемент ИЛИ 6 на вход сдвига безадресного запоминающего устройства 4, производитс  сдвиг содержимого регистров, т.е. произво дитс  перепись содержимого выходноto регистра 5- И (установочного кода 00...о) во входной регистр 5-1, а на
выходном регистре 5- fr устанавливаетс  код преобразующего числа и абонента и при этом разрешаетс  прохождение импульсов с генератора 1 .импульсов на счетчик 2 импульсов, При срабатывании блока 3 сравнени , которое происходит при равенстве кодов чисел на регистре 5-п и на счетчике 2 импульсов, импульс с блока 3 сравнени  поступает на вход обнуле0 ни  счетчика 2 импульсов- и через элемент ИЛИ 6 на вход сдвига безадресного запоминающего у ;тройства 4, jB результате чего в выходной регистр 5-п переписываетс  очередной код временного интервала и абонента, а в
5 регистр 5-1 - отработанный код временного интервала и код соответствующего ему абонента. Далее цикл работы устройства повтор етс . Временной интервал формируетс  в том раз0 р де кода абонента, в котором в данном цикле работы счетчика 2 записа на единица.
Предлагаемый преобразователь позвол ет из-за введени  безадресного
5 запоминаквдего устройства с соответствующими св з ми существенно уменьшить затраты оборудовани  и повысить надежность многоканального преобразовани  кода во временной интервал,
0
(повышает быстродействие вдвое, так как считывание кода преобразуемой величины и кода признака происхо .дит за один цикл считывани .
5
1
Кроме того,в предлагаемом преобразователе преобразуемые коды не требуетс  упор дочивать по величин1е при записи их в запоминающее устройство , структура преобразовател 
0 I позвол ет использовать пам ть произвольного объема (в том числе и не кратную 2), а также разр дность двоичного счетчика не зависит от числа преобразуемых кодов (длитель5 ности цикла работы устройства).

Claims (2)

1. МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий генератор импульсов, вы-? ход которого подключен к счетному входу счетчика импульсов, выходы которого соответственно соединены ·
I с первыми входами блока сравнения, отличающий^с я тем, что, с. целью повькоения надежности, в него ». введены элемент ИЛИ и безадресное запоминающее устройство, (пни) выходов которого соответственно подключены к его первьви входам, вторые входы к соответствующим (ή?+П) входным шинам, а третий вход - к выходу элемента ИЛИ, первый вход которого подключен к шине записи, второй вход к шине пуска и входу генератора импульсов, а третий вход - к вхЬду обнуления счетчика импульсов и выходу блока сравнения, вторые входы которого соответственно соединены с , m выходами безадресного го устройства, другие И которого соответственно к выходным шинам.
с запоминающей 9 выходов подключены
2. Преобразователь по π. 1, отличающийся тем, что безадресное запоминающее устройство вы· полнено на η (η>+η)-разрядных регистрах памяти, выходы каждого ί -го регистра памяти ий которых, кроме последнего, соответственно подключены к первым входам (4+1)-го регистра памяти, а выходы последнего регистра памяти соответственно соединены с (ш+п) выходами безадресного запоминающего устройства, первые входы которого соответственно подключены к первым входам первого регистра памяти, вторые входы каждого регистра памяти подключены к третьему входу безадресного запоминающего устройства, вторые входы которого подключены к соответствующим третьим входам первого регистра памяти.
SU823440608A 1982-05-18 1982-05-18 Многоканальный преобразователь кода во временной интервал SU1064456A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823440608A SU1064456A1 (ru) 1982-05-18 1982-05-18 Многоканальный преобразователь кода во временной интервал

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823440608A SU1064456A1 (ru) 1982-05-18 1982-05-18 Многоканальный преобразователь кода во временной интервал

Publications (1)

Publication Number Publication Date
SU1064456A1 true SU1064456A1 (ru) 1983-12-30

Family

ID=21012599

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823440608A SU1064456A1 (ru) 1982-05-18 1982-05-18 Многоканальный преобразователь кода во временной интервал

Country Status (1)

Country Link
SU (1) SU1064456A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, Авторское свидетельство СССР I 484638, кл. .Н 03 К 13/20, 1972. 2. Авторское свидетельство СССР 369705, кл. Н 03 К 13/20, 1971 {п)рототип). *

Similar Documents

Publication Publication Date Title
SU1064456A1 (ru) Многоканальный преобразователь кода во временной интервал
JPS61255451A (ja) デ−タ処理装置
KR930004178B1 (ko) 반도체 기억장치의 테스트회로
SU1238091A1 (ru) Устройство дл вывода информации
SU1679633A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА"1 2
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1280639A1 (ru) Устройство дл загрузки данных
SU1249529A1 (ru) Устройство дл моделировани топологии сетей
SU1319077A1 (ru) Запоминающее устройство
SU1267436A1 (ru) Устройство дл определени дополнени множества
SU1695303A1 (ru) Логический анализатор
SU1048516A1 (ru) Буферное запоминающее устройство
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1405060A1 (ru) Генератор тестов
GB1486311A (en) High speed digital information storage
SU1198505A2 (ru) Устройство дл предварительной обработки информации
SU1388870A1 (ru) Устройство дл контрол информации
SU1547076A1 (ru) Преобразователь параллельного кода в последовательный
SU1251187A1 (ru) Устройство дл контрол блоков пам ти
SU985827A1 (ru) Буферное запоминающее устройство
SU978196A1 (ru) Ассоциативное запоминающее устройство
SU911506A1 (ru) Устройство дл упор дочени данных
SU1278863A1 (ru) Устройство дл сопр жени абонентов с ЦВМ
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации