SU1405060A1 - Генератор тестов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре контрол  и диагностировани -цифровых узлов. Цель изобретени  - расширение .области применени  за счет реализации возможности .генерации тестов дл  тестировани  блоков, имеющих двунаправленные входы/выходы. Генер-атор содержит блок 2 пам ти тестов дл  хранени  теста, блок 10 пам ти реакций дл  регистрации реакций контролируемого блока, регистр 4 дл  хранени  тестовых ,слов, считанных из блока 2 пам ти тестов, регистр 6 реакций дл  приема реакций, записываемых в блок 10 пам ти реакций, коммутатор 7 дл  определени  направлени  включени  выводов контролируемого узла, счетчик 3 адреса дл  адресации блока 2 пам ти тестов и блока 10 пам ти реакций , элемент 1 задержки дл  форм и- ровани  сигнала выборки, счетчик 5 дл  отсчета тестовьпс слов между сменами направлени  включени  выводов контролируемого блока, элемент НЕ 9, элементы И 8, 12, 13, триггер 14, элемент ИЛИ 15 дл  распределени  счи- тываемых из блока 2 пам ти тестов слов между регистром 4, коммутатором 7 и счетчиком 5. В- процессе тесо 9 (Л

Description

4:: О СП

О О5

тировани  из блока 2 пам ти тестов считываютс  слова. .Слово, определ ющее направление включени  двунаправленных выводов контролируемого блока, принимаетс  в коммутатор 7; .слово, .определ ющее количество тестовых слов до смены направлени  включени  выво дов контролируемого блока, принимаетс  в счетчик 5, тестовые слова принимаютс  в регистр 4 и через коммутатор 7 поступают на входы контролируемого блока- 1 1 . С выходов контролируе 5060

мого блока 11

реакции через коммутатор 7 принимаютс  в регистр 6 реакций , с выходов которого записываютс  в блок 10 пам ти реакций. Наличие в устройстве счетчика 5, элементов 8, 9, 12, 13, 15, триггера 14 и введение в последовательность тестовых слов пар управл ющих слов позвол ют измен ть направление включени  выводов контролируемого блока при каждом считывании из блока 2 пам ти тестов пары управл ющих слов. 3 ил.

.Изобретение относитс  к автоматике , вычислитедьнсй технике и может быть использовано дл  контрол  и диагностики цифровых блоков.

Цель изобретени  - расширение области применени  за счет реализации возможности генерации тестов дл  тес- тировайи  блоков, имеющих двунаправленные входы/выходы

На фиг.1 показана структурна  схема генератора; на фиг о 2 временна  диаграмма; на фиг. 3 - коммутатор.

Генератор содержит элемент 1 за- .держки, блок 2 пам ти тестов, счетчик 3 адреса, регистр 4, счетчик 5, регистр 6 реакций, коммутатор 7, элемент И 8, элемент НЕ 9j блок 10 пам ти реакций, контролируемый блок 11, элементы И 12 и 13, триггер 14„ элемент ИЛИ 15, синхровход 16, щину 17 вэода тестов в блок пам ти тестов, вход 18 сброса, выходную шину 19, информационный выход 20 (не показан) реакции контролируемого блока )1„

Коммутатор 7 (фиГоЗ) содержит триггеры 21о1-21оП5 шинные формирователи 22„1-22.п, выходы 23о1-23„п разр дов с данных, входы 24„1-24оП раз р дов данных, входы 25о1-25оП разр дов управл ющих слов, синхровход 26 приема управл ющих слов (п - число входов/выходов контролируемого бло ка) о .

Устройство работает следующим образом .

Контролируемый блок 1 1 имеет п выв о до в 5.каждый из которых может быть входным и выходным о Кроме того,

m выводов ( п) блока 1 1 Двунаправленные ,, Дл  контрол  блока 11 с помощью одного теста необходимо в процессе тестировани  мен ть нап- равление включени  выводов путем управлени  коммутатором 7.Это управ ление осуществл етс  с помощью управл ющих слов, записанных нар ду с тестовыми ,словами в блоке 2 пам ти тес

0 тов. Последовательность слов, считываемых из блока 2 пам ти тестов, начинаетс  с двух управл ющих слов Первое слово указывает входы и выходы блока 11J второе слово - количе5 ство тестовых слов,, которые будут считаны из блока 2 пам ти тестов до смены направлени  включени  выводов , m (до следующей пары управл ющих слов) Считывание из блока 2 пам ти тестов происходит непрерывно по синхросигналам шины 16,

В исходном состо нии счетчик 3 адреса, счетчик 5 и триггер 14 сброшены сигналом сброса, поступающим на вход 18 сброса.

По шине 17 в блок 2 пам ти записан тест о При поступлении тактовых импульсов с входа 16 на счетный вход счетчика 3 адреса (счетчик

0 работает по заднему фронту тактовых импульсов) и на вход элемента 1 задержки (элемент задержки формирует сигнал выборки, задержанный относительно тактовых импульсов на врем 

5 т) из блока 2 пам ти тестов считываютс  тестовые слова При считывании управл ющих слов выход заема счетчика 5 равен логическому нулю и

0

5

через элемент И 8 блокирует поступление тактовых импульсов через элемент И 12 на вычитающий вход счетчика 5 и вход синхронизации регистра 4 и открывает через элемент НЕ 9 прохождение тактовых импульсов через элемент И 13 на вход синхронизации триггера 14, который, переключа сь, вырабатывает синхросигнал в коммутатор 7 и разрешает прохождение тактовых импульсов через элемент ИЛИ 15 на вход записи счетчика 5„

Триггер 14 реализован на стандартном элементе 530 ТМ2, на R-вход которого подключен выход элемента И, который объедин ет два входа сброса. Первые их пары управл ющих слов записываютс  в коммутатор 7, вторые - в счетчик 5, после чего сигнал на выходе элемента И 8 становитс  равным логической единице, запреща  выработку сигналов записи в коммутатор 7 и счетчик 5 и разреша  прохождение тактовых импульсов через элемент И 12. С выхода регистра 4 тестовые сЛова через коммутатор 7 поступают на входы контролируемого блока 11, с выходов к оторого слова реакций через коммутатор 7 и регистр 6 реакции записываютс  в блок 10 пам ти реакций. По окончании тестировани  накопленные реакции считываютс  по шине 20 в анализатор (не показан). При циклическом считывании теста.из блока 2 пам ти тестов счетчик 5 сбрасываетс  сигналом переноса счетчика 3 адреса в начале каждого цикла.Счетчик 5 реализован на стандартном элементе 533 ИЕ7, на вход сброса которого подключей выход элемента ИЛИ,

В случае отсутстви  у контролируемого блока 11 двунаправленных выводов второе слово первой пары управл ющих слов содержит код, равный чис- лу тактов контрол  Работа коммутатора 7 происходит следующим образомо

При поступлении импульса на синх- ровход 26, триггеры 21„1-215.п уста

навливаютс  в состо ние, соответствующее значени м сигналов на входах разр дов управл ющих слов 25о1-25(,По Состо ни  триггеров 21,1-21,п определ ют направление передачи данных через соответствующие шинные формирователи 22Л-22оПо Так, например, шинный формирователь 22о 1 может пропускать информацию с входа 24,1 раз5060

р да данных

с входа/выхода разр д данных

на вход/выход 19

19 о 1 на выход 23,1

1, либо

0

5

5

0 0

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Генератор тестов, содержащий регистр , триггер, коммутатор, отличающийс  тем, что, с целью расширени  области применени  путем реализации возможности генерации тестов дл  тестировани  блоков, имеющих двунаправленные входы-выходы, генератор содержит блок пам ти тестов, счетчик, элемент задержки, счетчик адреса, три элемента И, элемент НЕ, элемент ИЛИ, причем вход синхронизации генератора соединен со счетным входом счетчика адреса, с входом элемента задержки, с первыми входами первого и второго элементов И и элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и входом записи счетчика, выход зае- ма, которого соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом первого элемента И и через элемент НЕ - с вторым входом второго элемента И и входом синхронизации триггера, пр мой выход которого соединен со стробирую- . щим входом коммутатора, вькод которого  вл етс  выходом генератора,вход сброса которого соединен с входами сброса счетчика адреса, счетчика и триггера, инверсный выход которого соединен с Б-входом триггера и с вторым входом элемента ИЛИ, выход первого элемента И соединен с синхровхо- дом регистра и входом управлени  счетчика, вход блокировки которого соединен с выходом заема счетчика адреса, группа разр дных выходов которого соединена с группой адресных входов блока пам ти тестов, синхро- вход которого соединен с выходом элемента задержкиJ выход второго элемента И.соединен с входом сброса триггера , выходы пол  тестов блока пам ти соединены с информационныйи входами регистра, выходы которого соединены с информационными входами коммутатора , управл ющие входы которого .соединены с выходами пол  управлени  блока пам ти тестов, выходы пол  числа тестовых слов в текущем наборе блока пам ти тестов соединены с информационными входами счетчика.

   .

   -л1/- г -S/-У П |П П П

   U

   hLTTJ-u:

   Фи,1