RU1833917C - Ассоциативное запоминающее устройство - Google Patents
Ассоциативное запоминающее устройствоInfo
- Publication number
- RU1833917C RU1833917C SU914925821A SU4925821A RU1833917C RU 1833917 C RU1833917 C RU 1833917C SU 914925821 A SU914925821 A SU 914925821A SU 4925821 A SU4925821 A SU 4925821A RU 1833917 C RU1833917 C RU 1833917C
- Authority
- RU
- Russia
- Prior art keywords
- register
- inputs
- input
- outputs
- associative
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в специализированных системах хранени и цифровой обработки информации, в системах решени информационно-логических задач, задач поиска и сортировки данных, в устройствах цифровой обработки сигналов в реальном масштабе времени. Целью изобретени вл етс решение области применени устройства за счет обеспечени возможности реконфигурации ассоциативного накопител при проведении ассоциативного поиска. Устройство содержит ассоциативный накопитель, в состав которого вход т элементы пам ти, дешифратор адреса, блок регистров опроса и маскировани данных, регистр выходных данных, регистр фиксации реакций, анализатор многократного совпадени , шифратор, сдвиговый регистр, группа регистров реконфигурации . 4 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в специализированных системах хранени и цифровой обработки информации, в системах решени информационно-логических задач, задач поиска и сортировки данных, в устройствах цифровой обработки сигналов в реальном масштабе времени.
Целью изобретени вл етс расширение области применени устройства за счет обеспечени возможности реконфигурации ассоциативного накопител при проведении ассоциативного поиска.
На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - схема элемента пам ти; на фиг. 3 - схема блока регистров опроса и маскировани данных; на фиг. 4 - пример реконфигурации ассоциативного накопител .
Устройство (фиг. 1) содержит накопитель 1, в состав которого вход т элементы пам ти 2 со входами с первого 3 по п тый 7, со водами 8 задани конфигурации с первого по М, где M logaN, с выходом 9 и с выходами 10 задани конфигурации с первого по N. В состав устройства также вход т дешифратор 11 адреса, блок 12 регистров опроса и маскировани данных, регистр 13 выходных данных, регистр 14 фиксации реакций, анализатор 15 многократного совпадени , шифратор 16, сдвиговый регистр 17, регистры 18 реконфигурации с первого по п.
Адресные входы 19 устройства подключены к адресным входам дешифратора 11 адреса и к информационным входам регистров 18 реконфигурации. Информационные входы 20 устройства подключены к входам данных регистра сдвига 17 и ко входам.дан00
со со ю
4
ных блока 12 регистров опроса и маскировани , выходы с первого 21 по четвертый 24 каждой группы выходов которого подключе ны соответственно к п тым 7, четвертым 6, вторым 4 и третьим 5 входам элементов 2 пам ти соответствующего столбца ассоциативного накопител 1, Выходы 25 выходного регистра 13 вл ютс информационными выходами первой группы устройства, а перва группа информационными выходами второй группы устройства. Выход 27 состо- ни анализатора 15 многократного совпадени вл етс выходом состо ни устройства, указывающим на наличие некоторого числа совпадений в результате проведени ассоциативного поиска. Выходы 28 шифратора вл ютс адресными выходами устройства.
На устройство подаютс следующие управл ющие сигналы:
29- сигнал выборки дешифратора 11 адреса;
30- сигнал записи в устройство;
31- сигнал опроса и считывани из устройства;
32.- сигнал записи в регистр опроса блока 12;
33- сигнал записи в регистр маскировани блока 12;
34-.сигнал установки в начальное состо ние устройства (подаетс на входы сигналов сброса в О регистров опроса и маскировани блока 12, регистра сдвига 17, а также всех регистров 18 реконфигурации);
35- сигнал входа разрешени параллельной загрузки данных в сдвиговый регистр 17 со входов 20;
36- сигнал тактового входа параллельной загрузки данных в регистр сдвига 17 со входов 20 (параллельна запись осуществ . л етс по заднему фронту сигнала 36 при высоком уровне сигнала на входе 35);
37- сигнал тактового входа сдвига вправо содержимого регистра сдвига 17 (сдвиг осуществл етс по заднему фронту сигнала 37 при низком уровне сигнала на входе 35; при сдвиге в освободившийс разр д регистра 17 заноситс нуль);
38- сигнал стробировани отработанной и выборки следующей активной линии блоком 15, а также выдачи шифратором 16 на адресные выходы 28 устройства адреса следующей активности линии.
На фиг. 2 приведен пример реализации элемента 2 пам ти, состо щего из R-S триггера 39 с инверсными входами установки в 1 и О, элементов И-НЕ с первого 40 по п тый 44 и дешифратора 45 с М входами и N инверсными выходами, где M log2N. На фиг. 2 также представлены непоказанные
на фиг. 1 ограничительные элементы 46 в виде резисторов.
Блок 12 регистров опроса и маскировани данных (фиг. 3) содержит регистр 47
опроса, регистр 48 маскировани , первую 49 и вторую 50 группы инверторов, первую 51 и вторую 52 группы элементов И.
Устройство может работать в следующих режимах; запись информации по заданному адресу с маскированием произвольных разр дов; считывание информации по заданному адресу; параллельный ассоциативный маскируемый поиск с возможностью реконфигурации ассоциативного накопител .
В режиме записи по заданному адресу с адресных входов 19 устройства на дешифратор 11 адреса поступает код адреса записываемого слова, который дешифрируетс
по сигналу 29, иницииру подачу уровн логической единицы на входы 3 элементов 2 пам ти соответствующей строки ассоциативного накопител 1, Одновременно с этим на информационные входы блока 12 с информационных входов 20 устройства подаетс записываемое слово, которое фиксируетс в регистре 47 блока 12 по сигналу 32. Затем в регистр 48 этого же блока записываетс маска по сигналу 33 (единицы
в разр дах регистра маскирование соответствующих разр дов слов накопител ). И при подаче сигнала 30 записи в ассоциативный накопитель 1 на входы 4 и 5 всех элементов 2 пам ти с соответствующих выходов 23 и
24 всех.групп выходов блока 12 поступит одна из следующих комбинаций сигналов: О - код записи единицы, 01 - код записи нул , 00 - код маскировани записи. И, таким образом, осуществл етс запись по
выбранному адресу,
При считывании информации по заданному адресу с адресных входов 19 устройства на дешифратор 11 подаетс код считываемого слова, который дешифрируетс по сигналу 29, иницииру подачу уровн логической единицы на входы 3 элементов 2 соответствующей строки накопител 1. И при подаче сигнала 31 .опроса и считывани ассоциативного накопител 1 считываемое
слово в инверсном коде запишетс в регистр 13 выходных данных и поступит на первую 25 группу информационных выходов устройства.
Перед началом проведени параллельного ассоциативного маскированного поиска нужно выполнить предварительную настройку устройства, заключающуюс в поразр дном задании необходимой конфигурации ассоциативного накопител , Настройка заключаетс в следующем.
Сначала по сигналу 34 установки в начальное состо ние устройства регистр сдвига 17 и все регистры 18 реконфигурации сбрасываютс в О.
Затем в регистр сдвига 17 со входов 20 данных устройства по заднему фронту тактового сигнала 36 (при единичном значении сигнала 35) записываетс унитарный код с единицей в крайнем левом разр де.
Одновременно с этим на входы данных регистров 18 реконфигурации с адресных входов 20 устройства подаетс М-разр д- ный двоичный код смещени (где M log2N), определ ющий подключение элементов пам ти дл каждого столбца ассоциативного накопител к соответствующим информационным входам регистра 14 фиксации реакций при последующем ассоциативном поиске.
Затем сигнал 35 устанавливаетс в О и по заднему фронту сигнала 37 единица в регистре 17 сдвигаетс на один разр д вправо. При этом в крайний левый разр д регистра 17 запишетс О. И по перепаду крайнего левого разр да 1 в О код смещени занесетс в первый регистр 20 реконфигурации , определ подключение элементов 2 пам ти первого столбца ассо- циативного накопител к соответствующим информационным входам регистра 14 фиксации реакций при последующем ассоциативном поиске путем подачи кода смещени на входы 8 задани конфигурации элемен- тов 2 пам ти первого столбца ассоциативного накопител 1.
Подава со входов 19 код смещени дл элементов 2 пам ти следующего столбца ассоциативного накопител и сдвига единицу из второго разр да вправо, мы запишем этот код смещени во второй регистр 18 реконфигурации.
Выполнив указанную процедуру записи кодов смещени п раз, мы осуществим предварительную настройку устройства, заключающуюс в поразр дном задании необходимой конфигурации ассоциативного накопител .
На фиг. 4 приведен пример реконфигурации ассоциативного накопител . При заданных кодах смещени (0 - дл первого разр да; 1 - дл второго; 2 - дл третьего) к информационному входу А регистра 14 фиксации реакций будут подключены элементы 2 пам ти: А1 .А2.АЗ; ко входу В - элементы 2 пам ти В1, В2, ВЗ; ко входу С - элементы 2 пам ти С1, С2, СЗ.
Затем выполн ют параллельный ассоциативный поиск. Дл этого в регистр 47 опроса блока 12 со входов 20 по сигналу 32 записывают аргумент поиска. После этого в
регистре 48 маскировани блока 12 фиксируетс маска по сигналу 33. И при подаче сигнала 31 на входы 6 и 7 с выходов 22 и 21 каждой группы выходов блока 12 поступит одна из следующих комбинаций сигналов 01 - сравнение с единицей, 10м - сравнение с нулем, 00 - маскирование поиска. Если содержимое бита маскируемого аргумента поиска совпало с содержимым элемента 2 пам ти, то соединенные между собой выходы четвертого 43 и п того 44 элементов И-НЕ сохран ет уровень логической единицы, и не произойдет выборки дешиф- ратор.а 45 этого элемента 2 пам ти. Т.е. все выходы 10 задани конфигурации рассматриваемого элемента 2 пам ти сохран т единичный потенциал.
Если же не произошло совпадени содержимого бита маскируемого аргумента поиска с содержимым рассматриваемого элемента 2 пам ти, то осуществитс обнуление соединенных между собой выходов четвертого 43 и п того 44 элементов И-НЕ, и на вход выборки дешифратора 45 этого элемента 2 пам ти будет подан нулевой уровень , инициирующий дешифрацию кода смещени со входов 8. И, таким образом, обнулитс соответствующий выход из группы выходов 10, Следовательно, обнулитс и вход регистра 14 фиксации реакций, к которому подключен этот выход из группы выходов 10 рассматриваемого элемента 2 пам ти, что укажет на наличие несовпадени . Результат ассоциативного поиска фиксируетс в регистре 14 фиксаций по заднему фронту сигнала 31.
Анализатор 15 многократного совпадени служит дл приоритетной выборки одной из активных линий регистра 14. При этом наивысшим приоритетом обладает аргумент с нулевым адресом.
Адрес активной линии, выбранной анализатором выдаетс на адресные выходы 28 устройства по сигналу 38. Повторной подачей этого сигнала осуществл етс стробиро- вание отработанной и инициализаци следующей активной линии анализатором 15 многократного совпадени .
Claims (1)
- Формула изобретениАссоциативное запоминающее устройство , содержащее ассоциативный накопитель , блок регистров опроса и маскировани данных, выходной регистр, регистр фиксации реакций, анализатор многократного совпадени , шифратор, дешифратор адреса , управл ющий вход которого вл етс входом выборки устройства, адресными входами которого вл ютс информационные входы дешифратора адреса, первые входы элементов пам ти строк ассоциативкого накопител объединены и подключены к соответствующим выходам дешифратора адреса, первый и второй управл ющие входы блока регистров опроса и маскировани данных вл ютс соответственно первым входом записи и входом опроса устройства, третий и четвертый управл ющие входы блока регистров опроса и маскировани данных вл ютс соответственно вторым и третьим входами, записи устройства, п тый управл ющий вход блока регистров опроса и маскировани данных вл етс входом начальной установки устройства, информационными входами которого вл ютс информационные входы блока регистров опроса и маскировани данных, выходы с первого по четвертый каждой группы выходов которого подключены к объединенным соответственно п тым, четвертым, вторым и третьим входам элементов пам ти соответствующего столбца ассоциативного накопител , выходы элементов пам ти которого объединены и подключены к соответствующему информационному входу выходного регистра, вход записи которого и вход записи регистра фиксации реакций объединены и подключены к входу опроса устройства, выходы выходного регистра вл ютс информационными выходами первой группы устройства, информационными выходами второй группы которого вл ютс выходы первой группы регистра фиксации реакций, выходы второй группы которого соединены с соответствующими информационными входами анализатора многократного совпадени , управл ющий вход которого и управл ющий вход шифратора объединены и вл ютс входом стробировани и выборки активной линии устройства, выходом состо ни которого вл етс выход состо нианализатора многократного совпадени , информационные выходы которого соединены с соответствующими информационными входами шифратора, выходы котороговл ютс адресными выходами устройства, отличающеес тем, что, с целью расширени области применени устройства за счет обеспечени возможности реконфигурации ассоциативного накопител припроведении ассоциативного поиска, в него введены регистр сдвига и регистры реконфигурации с первого по п (где п - количество столбцов ассоциативного накопител ), информационные входы регистров реконфигурации подключены к адресным входам устройства, входы сброса регистров реконфигурации и вход сброса регистра сдвига объединены и подключены к входу начальной установки устройства, тактовый входрегистров реконфигурации соединен с соответствующим выходом регистра сдвига, информационные входы которого соединены с информационными входами устройства, управл ющие входы регистра сдвига вл ютссоответственно входом разрешени параллельной загрузки и тактовыми входами устройства , причем К-выход регистра реконфигурации (где ...М) подключен к соответствующему входу группы входовэлементов пам ти соответствующего столбца ассоциативного накопител , 1-выход группы выходов элемента пам ти ассоциативного накопител (где ...N, a ) подключен к(1+)-входу регистра фиксацииреакций (где j - номер строки ассоциативного накопител ), если (i+j) N, либо i-выход группы выходов элемента пам ти ассоциативного накопител подключен K(N-{i+j)-Bxo- ду регистра фиксации реакций, если (i+j)N.тгггт1 Q2 ЧГ-0ГшООШШТ Т ТС31со гоСОсoi 5Jtv.5ч кQ м& U/Metrtt e- equate- Xo9 снеще- W0„vfvB2C5Фиг. 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914925821A RU1833917C (ru) | 1991-04-04 | 1991-04-04 | Ассоциативное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914925821A RU1833917C (ru) | 1991-04-04 | 1991-04-04 | Ассоциативное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1833917C true RU1833917C (ru) | 1993-08-15 |
Family
ID=21568820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914925821A RU1833917C (ru) | 1991-04-04 | 1991-04-04 | Ассоциативное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1833917C (ru) |
-
1991
- 1991-04-04 RU SU914925821A patent/RU1833917C/ru active
Non-Patent Citations (1)
Title |
---|
Белоус А.И., Вайнило аич О.С., Кондратюк А.Л. :и др. БИС ассоциативного ЗУ КР 583PAI емкостью 128 бит. Электронна промышленность, 1986, №40 с. 82-83. Кохонен Т. Ассоциативные запоминающие устройства. - М.: Мир, 1982, с. 169. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933909A (en) | Dual read/write register file memory | |
JPS5926059B2 (ja) | 制御回路 | |
EP0367995B1 (en) | Vector data transfer controller | |
US5535349A (en) | Data processing system and method for providing chip selects to peripheral devices | |
RU1833917C (ru) | Ассоциативное запоминающее устройство | |
US5214777A (en) | High speed read/modify/write memory system and method | |
US5001629A (en) | Central processing unit with improved stack register operation | |
RU2001451C1 (ru) | Ассоциативное запоминающее устройство | |
RU2025796C1 (ru) | Ассоциативное запоминающее устройство | |
SU1718274A1 (ru) | Ассоциативное запоминающее устройство | |
SU1163360A1 (ru) | Буферное запоминающее устройство | |
JPH05113929A (ja) | マイクロコンピユータ | |
RU2045787C1 (ru) | Ассоциативное запоминающее устройство | |
RU2168216C2 (ru) | Ассоциативная запоминающая матрица | |
SU924754A1 (ru) | Ассоциативна запоминающа матрица | |
SU680052A1 (ru) | Запоминающее устройство | |
SU1575188A1 (ru) | Устройство адресации пам ти | |
SU978196A1 (ru) | Ассоциативное запоминающее устройство | |
SU1642525A1 (ru) | Многофункциональный запоминающий модуль дл логической матрицы | |
SU1711229A1 (ru) | Запоминающее устройство | |
RU2065207C1 (ru) | Ассоциативная запоминающая матрица | |
SU1645998A1 (ru) | Устройство дл подмены информации в посто нной пам ти | |
RU1805499C (ru) | Ассоциативное запоминающее устройство | |
RU2212715C2 (ru) | Ассоциативное запоминающее устройство | |
SU1305691A2 (ru) | Многоканальное устройство ввода информации |