JPH04145558A - 電源断回復時の面データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の面データを記憶する不揮発性メモリより必要な面
データを高速メモリに転送して処理を行うシステムにお
ける電源断回復時の面データ転送方式に関し、 高速メモリが電源断前に使用していた面データを電源断
回復後に不揮発性メモリより高速メモリに短時間で転送
することを目的とし、 不揮発性メモリ内に複数の面データを記憶し、該複数の
面データの中から必要な１面の面データを高速メモリに
転送し、記憶せしめて処理を行うシステムにおいて、前
記不揮発性メモリ内に前記高速メモリが電源断前に使用
していた面データの先頭アドレス値を記憶する使用面情
報記憶部と、電源を監視し、電源断が回復したときに電
源回復情報を出力する電源監視手段と、前記電源監視手
段より電源回復情報を受信して前記不揮発性メモリに対
し、先頭アドレス値より順次歩進するアドレス値を出力
して該不揮発性メモリの記憶する情報を前記高速メモリ
に出力せしめるとともに出力される該情報を入力する転
送制御手段と、前記転送制御手段より出力される前記ア
ドレス値を受信して予め記憶している前記使用面情報記
憶部のアドレス値と比較し、一致した場合に前記転送制
御手段に使用面情報記憶部検出情報を出力する使用面情
報記憶部検出手段と、前記転送制御手段より出力される
アドレス値を入力して予め記憶している各面データの最
終アドレス値と比較し、一致した場合に前記転送制御手
段のアドレス値の出力を停止させる最終アドレス検出手
段を備え、転送制御手段が使用面情報記憶部検出情報を
受信したときに、該転送制御手段より出力するアドレス
値を前記使用面情報記憶部より入力されるアドレス値に
変更して歩進を継続することにより前記高速メモリが電
源断前に使用していた面データを前記不揮発性メモリよ
り該高速メモリに転送するように構成する。

〔産業上の利用分野〕

本発明は、複数の面データを記憶する不揮発性メモリよ
り必要な面データを高速メモリに転送して処理を行うシ
ステムにおける電源断回復時の面データ転送方式に関す
る。

情報処理装置等においては、電源断が発生したときに必
要なデータを保存するため、不揮発性メモリを使用する
場合が多い。この不揮発性メモリは一般に読み出し速度
が低速であるため、処理を行う場合には不揮発性メモリ
より直接読み出しを行わずに高速メモリに記憶させて処
理を行う方法が一般に用いられている。しかし、高速メ
モリは高価であるため、不揮発性メモリに記憶する全デ
ータを高速メモリに記憶させるとシステムの経済性が損
なわれることとなる。このため、不揮発性メモリ内に記
憶するデータを処理単位ごとに分けて同一メモリ容量を
もつ複数の面データを構成し、高速メモリの記憶容量を
１面の面データを記憶するのみのものとして処理実行時
に不揮発性メモリ内の複数の面データの中から必要な１
面の面データを高速メモリに転送して記憶させ、該高速
メモリよりデータを読み出して処理を行うシステムが多
く使用されている。

このようなシステムにおいて電源断が発生すると、高速
メモリに記憶されている記憶内容は電源断によって消滅
するため、電源が回復したときに電源断前に高速メモリ
が記憶していた面データを不揮発性メモリより読み出し
て高速メモリに転送する必要がある。従来、この電源回
復時の面データの転送はマイクロ・プロセッサの制御に
より行われているが、プログラム制御により行うために
転送処理に時間を要するうえ、電源回復時にはマイクロ
・プロセッサ自身が暴走などを生じ易いため安定化まで
の時間も必要となり、このため面データの回復には長い
時間を要している。

このため、電源断が回復したときにマイクロ・プロセッ
サの介在なしに、高速メモリが電源断前に使用していた
面データを短時間で不揮発性メモリより高速メモリに転
送する面データの転送方式が必要となっている。

〔従来の技術〕

第４図は従来技術の構成図、第５図は従来技術のメモリ
マツプである。

第４図における不揮発性メモリ２１にはｎ面の面データ
２２が記憶されており、その中の１面である１面データ
（Ｉ≦ｉ≦ｎ）が高速メモリ２３に記憶されて処理が行
われているものとする。このとき、不揮発性メモリ２１
内の使用面情報記憶部２４には高速メモリ２３が１面デ
ータを使用中であることを示す使用面情報が記憶されて
いる。この使用面情報は１面データを識別できる内容の
ものであればよ（、そのフォーマットは後記のマイクロ
・プロセッサ（図示省略）に依存する。

第５図は以上の不揮発性メモリ２Ｉ及び高速メモリ２３
のメモリマツプの例を示している。図示の如く、不揮発
性メモリ２Ｉに記憶されるｎ面の面データは同一メモリ
容量をもち、各面データはアドレス××００からｘｘＦ
Ｆ　（１面データ及びｎ面データのアドレスはそれぞれ
１ｉ００−ｉｉＦＦ及びｎｎｏＯ〜ｎｎＦＦで表す）ま
でのエリアに記憶されており、また、高速メモリ２３は
面データ１面分の容量のみを有しているものとする。

以上の状態において電源断が発生すると高速メモリ２３
に記憶されていた１面データは消滅し、処理は停止する
。しかし、不揮発性メモリ２１内の使用面情報記憶部２
４には高速メモリ２３が１面データを使用中であったこ
とが残されている。

電源断が回復すると図示省略されたマイクロ・プロセッ
サ（以下、ＭＰＵと記す）は不揮発性メモリ用の制御端
子３６に、電源断前に高速メモリ２３が使用していた面
データを不揮発性メモリ２１から高速メモリ２３に転送
するための制御信号として、チップイネーブル信号（Ｌ
ＳＣＥ）、リードイネーブル信号（ＬＳＲＥ）及びアド
レス情報（ＬＳＡＤＲ）を入力する。これによって不揮
発性メモリの読み出しが行われるが、このときＭＰＵが
送出するアドレス情報は使用面情報記憶部２４のアドレ
ス値、即ち、第５図に示したアドレス“００１Ｏ”であ
るので、不揮発性メモリ２１より使用面情報記憶部２４
の内容、即ち、１面データが使用中であったことを示す
情報がバス制御部（１）３１を経てＭＰＵへの入出力端
子（Ｌ　Ｓ　Ｉ　１０）　３５に送出される。

ＭＰＵはこの情報を受けると、１面データを転送させる
制御信号を該当転送制御端子（ＴＲＡＮＳ　ｉ）　３７
−ｉに送出する。この信号は転送面切替制御部２７に入
力されてデコードされ、１面データの先頭アドレス値、
即ち、第５図に示す“１ｉ００”として転送制御部２６
内のアドレスカウンタ２６ａに入力される。

アドレスカウンタ２６ａはこの入力したアドレス値“１
ｉｏＯ”を出力端子ＤＯより送出し、更にクロック端子
（ＣＬＫ）３４より入力されるクロックの計数を開始し
てアドレス値を歩進させて出力する。転送制御部２６は
このアドレスカウンタ２６ａよりのアドレス値とともに
不揮発性メモリ２１を読み出すだめの制御信号と高速メ
モリ２３に書き込むための制御信号をそれぞれ不揮発性
メモリ２１用の読出／書込制御部２９と高速メモリ２３
用の読出／書込制御部３０に出力する。これによって、
不揮発性メモリ２１のアドレス“１ｉ００”より順次デ
ータが読み出され、バス制御部（１）３１を経て高速メ
モリ２３に入力されて記憶される。なお、このとき、転
送制御部２６は読出／書込制御部３０とバス制御部（２
）３２を制御して高速メモリ２３の読み出しを禁止する
。

一方、アドレスカウンタ２６ａより出力されるアドレス
値は最終アドレス検出部２８に入力され、末尾の２桁が
予め記憶されている“ＦＦ”と一致するか否かが比較さ
れる。第５図に示した如く、全面データのアドレス値の
末尾はいずれも“ＦＦ″であるので、アドレスカウンタ
２６ａより出力されるアドレス値が“ｉ　ｉＦＦ”にな
ると最終アドレス検出部２８はこれを検出し、検出した
ことを転送制御部２６に知らせる。転送制御部２６はこ
れによって転送制御を終わり、高速メモリ２３を使用す
るプログラム等に転送の終了を通知する（図示省略）と
ともにバス制御部（２）３２の読み出し禁止を解除する
。

なお、高速メモリ２３が記憶する面データを読み出す場
合は、高速メモリを使用するプログラム（図示省略）の
制御により高速メモリ続出用の制御端子３８に制御信号
としてチップイネーブル信号（Ｈ８ＣＥ）、リードイネ
ーブル信号（Ｈ８ＲＥ）及びアドレス情報（Ｈ８ＡＤＲ
）を入力すると、これらは読出／書込制御部３０を介し
て高速メモリ２３に入力され、該高速メモリ２３より指
定されたアドレスのデータがバス制御部（２）３２を経
て出力端子（Ｈ８Ｏ）３９より出力される。

また、不揮発性メモリ２１の中の任意の面データを書き
換える場合は、ＭＰＵより不揮発性メモリ用の制御端子
３６にチップイネーブル信号（ＬＳＣＥ）、ライトイネ
ーブル信号（ＬＳＷＥ）及びアドレス情報（ＬＳＡＤＲ
）を入力し、新たに書き込むデータを入出力端子３５に
入力することにより行う。

以上のようにして、電源断回復時の面データの転送処理
が行われるが、この処理はＭＰＵが介在してプログラム
処理によって行われるため、時間を要するうえ、電源断
回復時にはＭＰＵ自身が暴走を起こし易いため、安定化
のための時間も必要となるため、電源断回復から高速メ
モリ２３が使用可能となるまでに長い時間を要するとい
う欠点がある。

〔発明が解決しようとする課題〕

複数の面データを記憶する不揮発性メモリより必要な面
データを高速メモリに転送して処理を行うシステムにお
いて電源断が発生した場合、従来技術では電源が正常状
態に復したときに高速メモリが電源断前に使用していた
面データを不揮発性メモリより高速メモリに転送するの
にマイクロ・プロセッサを使用し、ソフトウェア制御に
より行っているため、転送処理に時間を要し、かつ、電
源回復時にはマイクロ・プロセッサ自身が暴走などを生
じ易いため安定化までの時間も必要となり、面データの
回復に長い時間を要するという欠点があった。

本発明は、高速メモリが電源断前に使用していた面デー
タを電源断回復後に不揮発性メモリより高速メモリに短
時間で転送することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図中、ｌは不揮発性メモリ４．２は該不揮発性メモリ１
内に記憶される複数の面データ、３は前記面データ２の
中から必要な１面の面データを記憶して処理に使用する
高速メモリ、４は前記不揮発性メモリ１内に前記高速メ
モリ３が電源断前に使用していた面データの先頭アドレ
ス値を記憶する使用面情報記憶部、５は電源を監視し、
電源断が回復したときに電源回復情報を出力する電源監
視手段、６は前記電源監視手段５より電源回復情報を受
信して前記不揮発性メモリ１に対し、先頭アドレス値よ
り順次歩進するアドレス値を出力して該不揮発性メモリ
１の記憶する情報を前記高速メモリ３に出力せしめると
ともに出力される該情報を入力する転送制御手段、７は
前記転送制御手段６より出力される前記アドレス値を受
信して予め記憶している前記使用面情報記憶部４のアド
レス値と比較し、一致した場合に前記転送制御手段６に
使用面情報記憶部検出情報を出力する使用面情報記憶部
検出手段、８は前記転送制御手段６より出力されるアド
レス値を入力して予め記憶している各面データの最終ア
ドレス値と比較し、一致した場合に前記転送制御手段６
のアドレス値の出力を停止させる最終アドレス検出手段
である。

〔作　用〕

不揮発性メモリ１が記憶する面データ２中の１面である
１面データを高速メモリ３に記憶して処理を行っている
とき、不揮発性メモリｌ内の使用面情報記憶部４には前
記１面データが記憶されている記憶エリアの先頭アドレ
スが記憶さ゛れている。

この状態で電源断が発生すると前記高速メモリ３の記憶
情報は消滅し、処理は中止される。

電源断が回復すると電源監視手段５は電源回復情報を転
送制御手段６に送出する。転送制御手段６はこの電源回
復情報を受信すると前記不揮発性メモリ１に対し、先頭
アドレス値より順次歩進するアドレス値を出力して該不
揮発性メモリ１の記憶する情報を前記高速メモリ３に出
力させるとともに、不揮発性メモリｌより出力される情
報を入力する。また、このとき、使用面情報記憶部アド
レス検出手段７は転送制御手段６より出力される前記ア
ドレス値を受信して予め記憶している前記使用面情報記
憶部４のアドレス値と比較し、一致した場合に前記転送
制御手段６に使用面情報記憶部検出情報を出力する。

転送制御手段６は使用面情報記憶部検出情報を入力する
と、このとき不揮発性メモリｌより出力されている使用
面情報記憶部４に記憶されているデータ、即ち、１面デ
ータが記憶されている記憶エリアの先頭アドレス値を入
力して、送出しているアドレス値をこの１面データの先
頭アドレス値に変更したのち、アドレス値の歩進を続け
る。これによって不揮発性メモリｌよりは１面データが
出力開始され、高速メモリ３は改めてこのデータの記憶
を開始する。

最終アドレス検出手段８は転送制御手段６より出力され
る前記アドレス値を入力し、予め記憶している各面デー
タの最終アドレス値と比較し、−致した場合に最終アド
レス検出を前記転送制御手段６に送出する。これによっ
て転送制御手段６はアドレス値の出力を停止し、不揮発
性メモリ１より高速メモリ３に対するｉ面デ、−夕の転
送は終了する。

以上の如（、電源断回復時の面データの転送にはマイク
ロ・プロセッサが介在しないため、プログラム制御によ
る転送処理の如く時間を要せず、また、マイクロ・プロ
セッサの暴走が発生するおそれもないため、面データの
回復を短時間に行うことが可能となる。

〔実施例〕

第２図は本発明の一実施例の構成図、第３図は本発明の
一実施例のメモリマツプである。

図中、第１図と同一対象部分には同一記号を用い、６ａ
はアドレスカウンタ、９は不揮発性メモリ用の続出／書
込制御部、ＩＯは高速メモリ用の読出／書込制御部、１
１．１２はバス制御部、１３は論理和（ＯＲ）回路、１
４はクロック入力端子、１５は不揮発性メモリ用の入出
力端子、１６は同じく制御信号端子、１７は高速メモリ
３が記憶する面データ入替え制御端子、１８は高速メモ
リ読出用制御信号端子、１９は高速メモリ読出出力端子
である。

不揮発性メモリ１にはｎ面の面データ２が記憶されてお
り、その中の１面データか高速メモリ３に記憶されてい
るものとする。両メモリのメモリマツプは第３図に示す
如くであり、不揮発性メモリｌ内の使用面情報記憶部４
には高速メモリ３が使用中の面データの先頭アドレスの
値、上記前提では“１ｉ００″、が記憶されている。各
面データのアドレス付与方法は従来技術（第５図）の場
合と同一であるので説明を省略する。

以上の状態において電源断が発生すると、高速メモリ３
の記憶内容は消滅するが、使用面情報記憶部４には前記
１面データの先頭アドレス値が記憶されたまま残されて
いる。

電源断が回復すると、電源監視部５は電源回復情報を転
送制御部６に送出する。転送制御部６はこの電源回復情
報を受信するとアドレス・カウンタ６ａの計数を開始さ
せる。即ち、アドレス・カウンタ６ａは初期値を“００
００”としてクロック入力端子１４より入力されるクロ
ックを計数し、アドレス値として出力端子ＤＯより順次
出力する。このアドレス値は転送制御部６が同時に送出
する制御信号とともに読出／書込制御部９を介して不揮
発性メモリ１に入力され、該不揮発性メモリ１より前記
アドレス値に該当する記憶エリアのデータが読み出され
る。読み出されたデータはバス制御部（１）　１１を介
して高速メモリ３に送られ、該高速メモリ３に記憶され
るとともに転送制御部６にも送られる。なお、第３図の
例ではアドレス“００００”から“０００９”まではデ
ータが記憶されていないので出力データはすべて０とな
る。

以上の状態で、使用面情報記憶部検出部７は転送制御部
６より出力される前記アドレス値を入力して予め記憶し
ている使用面情報記憶部４のアドレス値、即ち、“００
１０”と比較しているが、転送制御部６がアドレス値“
００１０”を出力すると転送制御部６に使用面情報記憶
部検出情報を出力する。

転送制御部６のアドレス・カウンタ６ａはこの使用面情
報記憶部検出情報をＬ（ロード）端子に入力すると、こ
のとき不揮発性メモリｌよりバス制御部（１）　１１を
介して送られてきているアドレス“００１０”のデータ
、即ち、使用面情報記憶部４が記憶している１面データ
の先頭アドレスの値“１ｉ００″をロードしてＤＯ端子
より出力する。このとき転送制御部６は高速メモリ３に
書込アドレスとして“００００”を指定する（詳細省略
）ので、高速メモリ３は不揮発性メモリ１（７）１面デ
ータの先頭アドレスのデータをアドレス“００００”に
入力して記憶する。アドレス・カウンタ６ａは引続きク
ロックを計数して不揮発性メモリｌの読み出しアドレス
を歩進するので高速メモリ３は１面データを順次記憶す
る。

一方、最終アドレス検出部８は転送制御部６より出力さ
れる前記アドレス値を入力し、従来技術における場合と
同一方法で予め記憶している各面データの最終アドレス
値と比較し、一致した場合に最終アドレス検出を前記転
送制御部６に送出する。これによって転送制御部６はア
ドレス値の出力を停止し、不揮発性メモリｌより高速メ
モリ３に対する１面データの転送は終了する。また、転
送の終了により転送制御部６は読出／書込制御部■０を
制御して高速メモリ３の読み出し禁止を解除する。

なお、高速メモリ３が記憶する面データを読み出す場合
は、高速メモリを使用するプログラム（図示省略）の制
御により高速メモリ続出用の制御端子１８にチップイネ
ーブル信号（Ｈ８ＣＥ）、リードイネーブル信号（Ｈ８
ＲＥ）及びアドレス情報（Ｈ８ＡＤＲ）を入力すると、
これらは読出制御部ｌＯを介して高速メモリ３に入力さ
れ、該高速メモリ３より指定されたアドレスのデータが
バス制御部（２Ｈ２を経て出力端子（Ｈ８Ｏ）１９より
出力される。

また、高速メモリ３に記憶する面データを入れ換える場
合、例えば１面データを１面データに入れ換える場合は
、先ず、図示省略された転送制御用ＭＰＵより不揮発性
メモリ用の制御端子Ｉ６にチップイネーブル信号（ＬＳ
ＣＥ）、ライトイネーブル信号（ＬＳＷＥ）　、アドレ
ス情報（ＬＳＡＤＲ）として使用面情報記憶部４のアド
レス値“００１０”をそれぞれ入力し、書き込みデータ
として１面データのアドレス値“０１００”を入出力端
子（ＬＳ　ｌ１０）１５に入力する。以上により、使用
面情報記憶部４の記憶内容は１面データの先頭アドレス
値に書き換えられる。次いで前記ＭＰＵがＴＲＡＮＳ端
子１７に制御信号を入力すると、該制御信号はＯＲ回路
１３を経て転送制御部６のアドレスカウンタ６ａに入力
される。これによって転送制御部６は電源断回復時に電
源監視部５より起動されたときと同様に動作し、１面デ
ータか高速メモリ３に転送される。

不揮発性メモリｌの中の面データの書き換えは前記ＭＰ
Ｕにより従来技術と同様にしておこなわれる。

以上の如く、第２図の構成においてはＭＰＵは不揮発性
メモリｌより高速メモリ３への面データの転送と不揮発
性メモリ１内の面データの書き換えのみに使用され、電
源断が回復したときに電源断前に使用されていた面デー
タの高速メモリ３への転送には使用されない。即ち、電
源断回復時には電源電圧が正常に復したことが確認され
れば以後の転送制御はＭＰＵによるプログラム制御なし
に行われるため、迅速に面データの転送が行われ、かつ
電源回復の際に生じ易いＭＰＵの暴走の影響を受けるこ
ともない。

以上、第２図及び第３図により本発明の詳細な説明した
が、第２図及び第３図はあくまで本発明の一実施例を示
したに過ぎず、第２図と異なる構成あるいは第３図と異
なるメモリマツプによって同様な効果を得ることが可能
であることは勿論である。例えば、使用面情報記憶部ア
ドレス検出部７及び最終アドレス検出部８を転送制御部
６内に組み込んでも同一効果が得られることは明らかで
あり、バス制御部（１）　１１とバス制御部（２Ｈ２を
１組で構成して同一効果を得ることは容易に可能である
。また、不揮発性メモリＩ内に記憶される面デ−タ２が
複数でなく１面のみである場合、或いは不揮発性メモリ
１及び高速メモリ３のアドレスが第３図と異なる場合で
も本発明の効果が変わらないことは勿論である。更に、
複数の面データのメモリ容量を同一としない場合でも、
高速メモリ３のメモリ容量を複数の面データの最大メモ
リ容量に合わせ、最終アドレス検出部８に全面データの
最終アドレスを予め記憶しておいて入力されるアドレス
値と比較することによって各面データの最終アドレスを
検出することが可能であるため、本発明の効果が得られ
ることは明らかである。

〔発明の効果〕

以上説明したように、本発明によれば、複数の面データ
を記憶する不揮発性メモリより必要な面データを高速メ
モリに転送して処理を行うシステムに電源断が発生した
とき、高速メモリが電源断前に使用していた面データを
電源断回復後に不揮発性メモリより高速メモリにマイク
ロ・プロセッサの介在なしに転送するため、転送処理時
間が短く、かつ電源回復の際に生じ易いＭＰＵの暴走の
影響を受けることがないため、転送が速やかに行われ、
かかる電源断時の面データ転送制御方式の性能向上に資
するところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
構成図、第３図は本発明の実施例メモリマツプ、第４図
は従来技術の構成図、第５図は従来技術のメモリマツプ
である。 図中、 １　・−・・−・・・−・・不揮発性メモリ２−・−・
・−−−−−−−一面データ３−・・−−一−−−−−
−−−−−高速メモリ４　・−−−−−−−−一使用面
情報記憶部５−−−−−−・−−ｍ−電源監視手段６−
・−・・・・・・・−・−転送制御手段７−・−・−・
・−・−・−使用面情報記憶部検出手段８−・−・−−
−−−一−−−最終アドレス検出手段である。 第 図 不揮発性メモリのメモリマツプ アドレス 使用面情報記憶部の記憶内容 本発明の実施例メモリマツプ 第 図

Claims (1)

1. 【特許請求の範囲】 不揮発性メモリ（１）内に複数の面データ（２）を記憶
   し、該複数の面データ（２）の中から必要な１面の面デ
   ータを高速メモリ（３）に転送し、記憶せしめて処理を
   行うシステムにおいて、 前記不揮発性メモリ（１）内に前記高速メモリ（３）が
   電源断前に使用していた面データの先頭アドレス値を記
   憶する使用面情報記憶部（４）と、 電源を監視し、電源断が回復したときに電源回復情報を
   出力する電源監視手段（５）と、前記電源監視手段（５
   ）より電源回復情報を受信して前記不揮発性メモリ（１
   ）に対し、先頭アドレス値より順次歩進するアドレス値
   を出力して該不揮発性メモリ（１）の記憶する情報を前
   記高速メモリ（３）に出力せしめるとともに出力される
   該情報を入力する転送制御手段（６）と、 前記転送制御手段（６）より出力される前記アドレス値
   を受信して予め記憶している前記使用面情報記憶部（４
   ）のアドレス値と比較し、一致した場合に前記転送制御
   手段（６）に使用面情報記憶部検出情報を出力する使用
   面情報記憶部検出手段（７）と、前記転送制御手段（６
   ）より出力されるアドレス値を入力して予め記憶してい
   る各面データの最終アドレス値と比較し、一致した場合
   に前記転送制御手段（６）のアドレス値の出力を停止さ
   せる最終アドレス検出手段（８）を備え、 転送制御手段（６）が使用面情報記憶部検出情報を受信
   したときに、該転送制御手段（６）より出力するアドレ
   ス値を前記使用面情報記憶部（４）より入力されるアド
   レス値に変更して歩進を継続することにより前記高速メ
   モリ（３）が電源断前に使用していた面データを前記不
   揮発性メモリ（１）より該高速メモリ（３）に転送する
   ことを特徴とする電源断回復時の面データ転送方式。