JP4141963B2 - エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 - Google Patents

エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 Download PDF

Info

Publication number
JP4141963B2
JP4141963B2 JP2003582910A JP2003582910A JP4141963B2 JP 4141963 B2 JP4141963 B2 JP 4141963B2 JP 2003582910 A JP2003582910 A JP 2003582910A JP 2003582910 A JP2003582910 A JP 2003582910A JP 4141963 B2 JP4141963 B2 JP 4141963B2
Authority
JP
Japan
Prior art keywords
code
error correction
block
ldc
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003582910A
Other languages
English (en)
Other versions
JP2005522137A (ja
JP2005522137A5 (ja
Inventor
ダイク マルテン イー ファン
耕平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Koninklijke Philips NV
Original Assignee
Sony Corp
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Sony Corp
Publication of JP2005522137A publication Critical patent/JP2005522137A/ja
Publication of JP2005522137A5 publication Critical patent/JP2005522137A5/ja
Application granted granted Critical
Publication of JP4141963B2 publication Critical patent/JP4141963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2945Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909Product codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2954Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using Picket codes or other codes providing error burst detection capabilities, e.g. burst indicator codes and long distance codes [LDC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Description

本発明は、エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法であって、情報が上記コードのコードワードへと符号化され、複数のコードワードがコードブロックの列に配列されるような方法に関する。更に、本発明は、このようなエラー訂正コードを復号する方法、対応する装置、このようなコードのコードワードを記憶する記憶媒体、このようなコードワードを有する信号、及びこのような方法を実施するコンピュータプログラムにも関する。
マルチワード情報をワード毎にインターリーブすることにより符号化する方法は、国際特許出願公開第WO00/07300号に開示されている。該文献には、2つのタイプのコードワード、即ちLDC(ロング・ディスタンス・コード)コードワード及びBIS(バースト・インジケータ・サブコード)コードワードからなる、所謂、ピケットコード(picket code)が記載されており、該コードはDVR(デジタルビデオ記録)用にデータ(特に、ビデオデータ)を光記録担体上に記憶するために使用されることを意図している。BISコードワードは大きなエラー訂正能力を提供する。最悪の場合の状況下でさえも、斯かるコードワードが正しく復号され得ないことは殆どありそうにない。BIS列の復号の後、エラーのバーストを認識することができる。消去戦略(erasure strategy)を適用した後、エラー訂正能力の劣るLDCコードワードも正しく復号することができる。
例えばDVDにおける積コード等の既存のエラー訂正コードと比較して、ピケットコードは(複数の)バーストエラーを訂正する能力を改善する。しかしながら、ピケットコードはランダムエラーを訂正する能力は小さい。
従って、本発明の目的は、エラー訂正能力を改善する、特にはランダムエラーを訂正するための対策であって、現行のエラー訂正コード体系との互換性を失うことなく容易に実施することができるような対策を提供することにある。斯かる対策は、如何なるエラー訂正コードにも、特にDVRに使用されるピケットコード及びDVDに使用される積コードに適用することができなければならない。
この目的は、請求項1に記載の方法であって、
− 所定の加算規則に従って行シンボルを一緒に加算することにより前記コードブロックの各行の長さを減少させ、結果として減少されたコードブロックを得るステップと、
− 該減少されたコードブロックの上記短縮された行を、水平エラー訂正コードを用い符号化して水平パリティを得るステップと、
− これら水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込むステップと、
を有するような方法により達成される。
本発明は、列に配列されたコードワードのコードブロックに対して水平パリティを発生するという広い思想に基づくものである。上記コードブロックのフィールドのサイズを減少させるために(例えば、該コードブロックの各行の長さを減少させるために)、該コードブロックの各行内の行シンボルが、所定の加算規則に従って加算される。上記の発生された水平パリティは、次いで、前記コードに追加のエラー訂正レイヤとして埋め込むことができる。この追加のレイヤは、復号の間において消去、バーストエラー及び復号不良(decoding failure)を訂正するために使用することができる。当該コードブロックの行の長さの減少は、より小さなフィールドに対してエラー訂正コードを使用することを可能にし、これにより冗長性の全体としての量を減少させる。上記の得られた水平パリティは余分に保護されているので、本発明によれば復号不良及び訂正誤り(miscorrection)を訂正するための高レベルのエラー訂正能力を達成することができる。
また、本発明は、上述した符号化方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードを復号する方法であって、該方法が、
− 前記エラー訂正コードから前記水平パリティを抽出するステップと、
− 請求項1による符号化方法の間に使用された前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより前記コードブロックの各行の長さを減少させ、結果として減少されたコードブロックを得るステップと、
− 前記減少されたコードブロックの短縮された行を、前記水平パリティを使用して復号するステップと、
を有するような方法にも関するものである。
更に、本発明は、請求項12及び13に記載の対応する装置、追加のエラー訂正レイヤが埋め込まれたエラー訂正コードのコードワードの形態でデータを記憶する、特にはCD、DVD又はDVRディスク等の光記録担体のような記憶媒体、請求項15に記載のコードワードの形態のデータを有する信号、及び当該プログラムがコンピュータ上で実行された場合に請求項1若しくは10の方法のステップをコンピュータに実施させるようなプログラムコード手段を有するコンピュータプログラムにも関するものである。本発明の好ましい実施例は、従属請求項に記載されている。
有利には、本発明は特にDVRに使用されるようなピケットコードを使用する方法に適用され、その場合において、前記コードブロックは当該LDCブロックの列に配列されたLDCコードワード(特には、GF(2)上の[248,216,33]リードソロモンコードワード)を有するようなLDCブロックであり、特にはGF(2)上の[62,30,33]リードソロモンコードのようなBISコードワードが更に使用される。好ましくは、得られる水平パリティは追加のエラー訂正コードにより符号化される。即ち、ピケットコードを使用する場合、上記水平パリティは好ましくはBISコードワードで符号化され書き込まれる。
本発明をLDC及びBISコードワードを有するピケットコードに適用する場合、得られる第1中間ブロックが所定値を持つ所定数のシンボルを追加することにより水平方向に拡大されて第2中間ブロックを得る前に、好ましくは、上記LDCコードワードは先ず長さが減少される。次いで、該第2中間ブロックは、前述したように長さを減少させるために前記所定の加算規則が適用されるようなコードブロックとして使用される。当該LDCブロックのLDCコードワードの長さを減少させる好ましい方法は、請求項4及び5に記載されている。簡略化のために、前記第1中間ブロックは、所要の計算の数を僅かに低減させるために、シンボル値ゼロを有する所定数のシンボルを各行に追加することにより拡大される。
当該コードブロックの各行の長さを減少させるべく行シンボルを一緒に加算するために使用される前記所定の加算規則の好ましい実施例は、請求項7に記載されている。規定された該加算規則は、第1部分のシンボルと、第2部分の同一の行内の及び第1又は第2部分内の同一の列からのシンボルとを加算する前の、当該コードブロックの第2水平部分における各行の異なるシンボル数だけの循環(rotation)に対応する。これは、最終的に得られる水平パリティの改善されたエラー訂正能力につながる。
本発明は、コードブロックが特にはDVD積コードのような積コードの2つのブロックを有するような積コードに有利に適用することができる。好ましい実施例においては、GF(2)上の[182,172,11]コードのようなDVD積コードワードを有するような2つのDVDコードブロックが結合されて、請求項1に記載の埋め込み方法に使用されるコードブロックを形成する。このようなアプリケーションにおいては、得られる水平パリティは、好ましくは、例えばGF(2)上のデータを含むような[192,182,11]リードソロモンコードワードのみを有する追加のパリティコードにより符号化され、得られたパリティはDVD積コードワードと一緒に記憶される。
以下、本発明を、図面を参照して更に詳細に説明する。
図1は、国際特許出願公開第WO00/07300号に記載されているような符号化方法の概念図を示している。ホスト又はアプリケーションであり得るソースから入力されたユーザデータは、図1のブロック200に示すように、各々が2048+4バイトからなるデータフレームに先ず分割される。これらフレームのうちの32が次の符号化ステップに関して考慮される。ブロック202においては、データブロックが形成され、各々、216行の304列に配列される。ブロック204においては、32行パリティを追加することによりロングディスタンスコード(LDC)ブロックが形成される。ブロック206においては、ECCクラスタが152列及び496行に従って配列される。これは、包括的コードフォーマットNTTである物理クラスタブロック218におけるECCとラベルの付された4つのセクションを充填するように配置される。
記録システムにより追加されるアドレス及び制御データも、順次のステップにおいて変換される。先ず、ブロック208において論理アドレス及び制御データが32x18バイトに配列される。上記論理アドレスは機能の使用に関するもので、ユーザプログラムのレンダリングの持続期間に関する側面を示すことができる。また、物理アドレスはブロック210において16x9バイトに配列される。該物理アドレスは、光ディスク等の記録担体上の物理的距離に関係する。繰り返される再番号付け及びインターリーブにより、物理アドレスと論理アドレスとの間の関係は壊れている。プログラム内の互いに近接して続く項目は、互いにかなりの物理的距離だけ離され得、その逆ともなる。また、マッピングは一様には進行しない。ブロック212において、上記アドレスは24列x30行のアクセスブロックに組み合わされる。ブロック214において、32行のパリティが追加される。ブロック216においては、これらが3列及び496行のバーストインジケータサブコード(BIS)クラスタに配列される。これらは、ブロック218において3つのBIS列を充填する。また、シンク(sync)ビットグループの列が追加され、かくして、155列x496行の物理クラスタが形成される。これらは一緒に、図示のように496の記録フレームにグループ化された16の物理セクタを形成する。
LDCコードワード及びBISコードワードを有する前述したエラー訂正コードは、通常、ピケットコードと呼ばれ、DVR技術で使用されている。該コードに関する更なる詳細、特に該コードの符号化及び復号装置、コードフォーマット、インターリーブ及びマッピング方法並びにフレームフォーマットに関しては、国際特許出願公開第WO00/07300号を参照されたい(該文献は、参照により本明細書に組み込まれるものとする)。
本発明により符号化する装置、特に2つのレイヤとしてLDCレイヤ及びBISレイヤを有するような図1に示すピケットコードに第3のエラー訂正レイヤを埋め込む装置のブロック図が図2に示されている。対応する符号化方法のステップを示す対応するフローチャートが図3に示されている。図4は、上記ステップの当該コードに対する影響を示している。これらの図を用いて、ピケットコードへの追加のエラー訂正レイヤの埋め込みを説明する。
第1ステップS11において、例えば伝送チャンネル、アプリケーション又は記憶媒体等の情報源10から到来するユーザデータは、ガロアフィールドGF(2)上の[248,216,33]リードソロモンコードワードであるような304のLDCコードワードに符号化される。この符号化はLDCエンコーダ11により実行され、結果としてユーザデータサブブロックL1とパリティデータサブブロックL2とを有するLDCブロックLが得られる。LDCコードワードcは、各々、216のユーザデータシンボルと32のパリティシンボルとを有し、上記LDCブロックLの列に配列される。
次のステップS12において、各LDCコードワードcに対して、216のコードワードシンボル(例えば、ユーザデータサブブロックL1の216のユーザデータシンボル)が、ユニット12により[217,216,2]のコードワードに符号化される。これを達成するため、LDCコードワードcの各々は31の位置において無効にする(puncture)ことができ、GF(2)上の304の[217,216,2]RSコードワードを残存させる。他の例として、LDCコードワードcの各々に関して216のコードワードシンボルをとることができ、これら216のシンボルに対して全体のパリティシンボルを計算することができる。このように、304の[217,216,2]コードワードrを有する第1の中間コードブロックI1が形成され、ここで0<=j<=216である。この第1中間コードブロックI1は217の行ri=(r0 i, …r303 i)を有し、ここで0<=i<=216である。これらの行は、2x217−304=130のゼロを追加することにより、即ちゼロのブロックI2を追加することにより拡張され、結果として、434列及び217行のコードシンボルrj iを有する第2中間コードブロックIが得られ、ここで、0<=i<=216及び0<=j<=433である。この第3中間コードブロックIは、各々が217行及び217列を持つ2つの半部U1及びU2に分割される。
次に、これら2つのコードブロックU1及びU2は、第2コードブロックU2の行シンボルを第1コードブロックU1のシンボルに該第1コードブロックU1の各行シンボルに対する所定の加算規則に従って加算することにより、減少されたコードブロックV1に変換される。特定の例として、第2中間コードブロックI2の各行rは、ユニット13において:
vi j=ri j+ri 217+(j+imod217)
のように、前記の減少されたコードブロックV1の一層短い長さのコードベクトルvに変換され、ここで0<=i,j<=216である(ステップ13)。
該新コードベクトルvは第3レイヤECCエンコーダ14によって水平方向にGF(2)上の[219,217,3]RSコードにより体系的に符号化され、水平パリティV2を得る(ステップS14)。このようにして、219シンボルからなる217の水平[219,217,3]RSコードワードhを有するコードブロックVが得られる。このように、217のベクトルvの符号化は217x2=434のパリティシンボルを生じ、これらパリティシンボルは第3レイヤECCパリティ抽出器15により抽出される(ステップS15)。これらの水平パリティは、BIS情報源18からのBIS情報と一緒にBISエンコーダ16により[62,30,33]RSコードを用いてBISコードワードで符号化され書き込まれる(ステップS16)。これは、ピケットコードの現在のフォーマットではBISコードワードにおける576バイトは規定されておらず、これらのうちの434バイトが上記水平パリティを埋め込むのに使用される故に、可能となる。現在のフォーマットの残部は、同一のままである。即ち、第3レイヤは、これらの434の余分な水平パリティバイトのみからなる。インターリーブされたデータストリームが更なる処理のために変調器19に出力される前に、上記BISコードワードはインターリーバ17において最終的に国際特許出願公開第WO00/07300号に記載されているようにLDCコードワードにインターリーブされる(ステップS17)。本発明により提案されている第3レイヤは既知のエラー訂正符号化及び復号方法と互換性があるので、DVRプレーヤは上記第3レイヤの復号を必ずしも実施する必要はない。
第1及び第2コードブロックU1及びU2のコード要素を加算する上述した加算規則並びにゼロを持つ複数のシンボルを追加することによる第1中間コードブロックI1の拡張は、単なる例に過ぎない。当該規則が予め規定されたものであり、且つ、最終的に得られるコードを復号するデコーダにとり既知のものであれば、別の加算規則も同様に使用することができる。上記第1中間コードブロックの拡張に関しても同様である。値1を有するシンボルを使用する拡張、又は予め決められたシンボルのシーケンスを使用する拡張も、同様に使用することができる。例えば、中間コードブロックI1の各行を延長するために2x253−304=202のゼロを使用することも同様に可能であり、217の[255,253,3]RSコードワードとなる。
以下、上述した第3エラー訂正レイヤを有する拡張されたピケットコードの復号を図5及び図6を参照して詳細に説明するが、これらの図は本発明による復号装置のブロック図(図5)及び本発明による復号方法を示すフローチャート(図6)を図示している。ピケットコードは、BISコードワードを復号し、消去戦略(erasure strategy)を適用し、且つ、LDCコードワードを復号することにより復号される。以下においては、本発明によりピケットコードに埋め込まれた第3レイヤが、如何にしてLDCコードワードの1つ又は2つの復号不良(decoding failure)に対して及びLDCコードワードの1つの訂正誤り(miscorrection)に対して保護を行うかを説明する。
先ず、BISコードワード及びLDCコードワードを有する復調器20から入力されたデータストリームから、BIS/LDCスプリッタ21によりBISコードワードが抽出され、これらBISコードワードは最初にBISデコーダ22により復号される(ステップS21)。ここでは、エラーのみの復号(errors-only decoding)が適用される。BISコードワードは非常に高いエラー訂正能力で保護されているので、全てのBISコードワードは正しく復号されると仮定される。このようにして、図4に示すコードブロックVの217の[219,217,3]RSコードワードの各々の2つのパリティが分かる。更に、これはバーストエラーについての知識も提供する。何故なら、これらは隣接するBISバイトに影響を与え、この認識が、バーストエラーが疑われる場所のLDCバイトの消去につながるからである。即ち、ユニット23において消去(erasure)が宣言される(ステップS22)。ここで、LDCコードワードはLDCデコーダ24により訂正される(ステップS23)。しかしながら、ハミング距離33は充分ではないであろう。何故なら、エラー値を計算するためには、各消去の訂正のために1つの冗長バイトが必要であり、エラーロケーション及びエラー値を計算するためには、各残存エラーに対して2つの冗長バイトが必要であるからである。バーストエラーの認識無しでは、各バーストエラーバイトを訂正するために2バイトが必要となることに注意すべきである。認識されている場合は、認識されたバーストエラーバイトを訂正するために、1バイトが必要とされるのみである。
2つの崩れたLDCコードワードに関して復号が失敗した、即ち2つの復号不良(decoding failure)が存在すると仮定する。a及びbを対応する列インデックスとする。行iを考察すると、vj iは、{j,217+(j+imod217)}∩{a,b}=φならば、上述したように計算することができる。iが与えられると、組{j,217+(j+imod217)}はインデックス{0, …, 433}の組を分割するので、2つの座標vj iを除く全てを再生することができる。これは、対応する[219, 217, 3]RSコードワードに最大で2つの消去を残存させる。これらは、復号されたBISコードワードから第3ECCパリティ抽出器25により抽出することが可能な余分なパリティチェック情報を使用することにより訂正することができる。
全て0<=i,j<=216に対するvj i の知識を用いると共に、前述したように、これらの定義を用いることにより、{j, 217+(j+i mod 217)} ≠ {a, b}ならば、コードシンボルrj iを再生することができる。全ての組{j, 217+(j+i mod 217)}は互いに等しくない。このように、最大で1つの行rにおいて、2つの未知の座標が残存する。これらの対応する列は、[217,216,2]コードワードである。素直な消去訂正処理により、該2つの残存する未知のものは再生することができる。もし必要なら、全てのLDCコードワードを完全に再生することができる。これが、当該第3レイヤの復号処理を完成させる。
一般的に、コントローラ27は消去及びデコーダ不良のロケーションに依存して第3レイヤECCデコーダ28を制御し、該デコーダは訂正されたバイト及びデコーダ不良のロケーションを返送する。第3レイヤの復号処理を可能にするために、減少されたコードブロックV1は、ユニット26により、符号化処理の間において使用された加算規則に基づいて再生される。更に、ユニット29が、逆の“加算操作(adding trick)”を適用してコードブロックU1及びU2の行を再生するように設けられている。最後に、エラーのロケーションに基づいて、LDCデコーダ30が、消去のみの復号処理により第1中間コードブロックI1の無効化されたLDCコードワードを復号する。結果としてのデータストリームは、更なる処理のために変調器31に出力される。
当該復号処理のために、多くの場合が区別されるべきである。第1に、デコーダ不良の数が2つの場合を区別するために使用される(ステップS24)。1つのみの復号不良しか存在しない場合(ステップS27)は、[217,216,2]コード構造により与えられるパリティチェックは使用される必要はない。実際に、[219,217,3]RSコードにおける2つのパリティチェックの一方が、全体のパリティチェックとなる。コードベクトルを計算するための前述した式と一緒に、これは、各iに対してΣjrj iなる形態のパリティが利用可能であることを意味する。即ち、行rの全体のパリティが利用可能である。従って、復号不良により1つの列が消去された場合は、この全体のパリティを用いて、この列を即座に再生することができる。
[219,217,3]RSコードワードの他のパリティは、1つの復号不良が1つの訂正誤り(miscorrection)と一緒に検出されるように、余分なチェックとして使用されねばならない。aを当該復号不良に対応する列のインデックスとし、bを当該訂正誤りに対応する列のインデックスであるとする。また、Eをb番目の列におけるエラーロケーションの組とする。組{j,217+(j+i mod 217)}, 0<=j<=216の何れもが{a, b}に等しくない場合、ベクトルvi, i∈Eは1つの消去と1つのエラーとを含む。全ての組{j, 217+(j+i mod 217)}は互いに等しくない。従って、Eにおける最大で1つのインデックスiに対して、ベクトルvは1つの消去を1つのエラーと一緒には含まない。後述するように、列bは少なくとも2つのエラーを含む、即ち|E|>=2である。このように、1つの消去と1つの復号不良とを含む少なくとも1つの行vが存在する。これは、[219,217,3]RSコード構造を使用することにより検出されるであろう。
LDCコードワードの1つの訂正誤りが存在し、復号不良が存在しない場合(S25)、再生されるベクトルvは最大で1つのエラーを含み、該エラーはBIS列のパリティを用いることにより訂正することができる。ベクトルv(少なくとも2つのエラーが存在する)におけるエラーの位置を比較することにより、何のLDCコードワードが誤って訂正されたかを以下のようにして見つけることができる。行rにより形成される第2中間コードブロックI2の列bが、該誤って訂正されたLDCコードワードに対応すると仮定する。この列は[217,216,2]におけるコードワードであり、従って少なくとも2つのエラーを含む。Eをb番目の列におけるエラーロケーションの組であるとする。
− b<=216の場合:これはi∈Eに対する全てのベクトルvi bが正しくなく、[219, 217, 3]コード構造を使用することにより訂正されるであろうことを意味する。如何なる他のコードベクトルvj iも訂正されないであろう。訂正されたコードベクトルは全て共通の下側インデックスj=bを共有する。これはbを明らかにし、i∈Eに対して、ri b= vi b + ri 217+(b+imod217)を再生することができる。
− b>216の場合:ここでは、i∈Eに対して全てのコードベクトルvi b-i mod 217 = ri b-i mod 217 + ri 217+bが正しくない。これらのvi b-i mod 217に対して、上側インデックス足す下側インデックスはb mod 217に等しい。言い換えると、これらは対角線上にある。従って、これらの訂正の後に、bは、何の対角線が当該エラーを含むかをチェックすることにより明らかとされる。従って、前の場合と同様に全てのコードシンボルrj iを再生することができる。
両者の場合を区別するためには、エラーがライン上にあるか対角線上にあるかを区別することができる必要がある。これは、少なくとも2つのエラーが存在する故に可能である。
完全さのために、3つの復号不良の検出(S26)が即座に可能である。更に、vj iにおけるエラーは1つのライン上でも又は1つの対角線上でもあり得ないので、2つの訂正誤り(S28)も検出することができる。
復号戦略は、LDCコードワードの訂正誤りが生じないと仮定することにより簡略化することができる。また、1つの復号不良の訂正は2つの復号不良の訂正よりも大幅に簡単であるので、本発明による第3レイヤの全エラー訂正能力は利用しないという代償において、1つの復号不良の訂正のみを実施化するように選択することもできる。2x216の消去されたLDCバイトを訂正するためには、少なくとも432の冗長パリティチェックバイトが必要である。本発明による方法は434の冗長バイトを使用し、従って殆ど最適である。
このように、本発明によれば、DVDに使用されているように、積コード構造を導入することが意図されている。符号化処理の間に得られる余分な水平パリティは、BIS列に記憶される。これらは、復号の間においてBIS復号の後にエラー無しで得ることができる。何故なら、BIS列は非常に良好に保護されているからである。しかしながら、問題は何の種の積構造が許容されるか及び何の種の保護が必要とされるかである。
エラーのみの体制においては、バーストの認識の後に過度に多くのエラーを伴う1つのLDCコードワードが存在する。消去の数の1倍足すエラーの数の2倍は、32バイトの冗長性を超える。2つの斯様なLDCコードワード(それ以上は可能ではない。何故なら、BIS列では576バイトのみが利用可能であるからである。それ以下ではDVD積コードより悪くなる)を訂正することができるように、余分な積構造を追加することが目論まれる。LDCコードワードがバーストの認識の後に過度に多くのエラーを有する場合、訂正誤りの確率は極めて小さく、代わりに、該LDCコードワードを訂正することができないことを検出するであろう。斯様な検出されたLDCコードワードにおいては216データバイトしか訂正する必要がない。304のLDCコードワードが存在する。これらは、行列において列としてとられるべきである。各行が距離3を有するように2つの余分な列を追加すれば、問題は解決される。何故なら、前記2つの復号不可能なLDCコードワードを検出することができ、これらを消去すると共に、これらを訂正するために2つのパリティ列を使用することができるからである。
しかしながら、これは容易ではない。行コードワードには、長さ306、ディメンション(データバイト数=LDCデータ列の数)304、距離3を持たせたい。また、8ビットシンボルであるバイトも使用したい。このようなRSコードは存在しない。少なくとも3なる最小距離を持つバイト上での非拡張RSコードに対して、最大長は2−1である。2つのLDCコードワードを訂正するための積コードにおいて必要とされる余分なバイトの最小数は、少なくとも216*2=432バイト(216行が存在し、1バイト消去を訂正するために1バイトが必要とされる)である。
本発明による復号処理が何故動作するかの他の説明を、異なるケースを使用して以下に説明する。これらケースは:
A)第1行列(U1)において217バイトの2つのLDCバイトが消去される;
B)同じことが第2行列(U2)で起きる;
C)第1行列で217バイトの1つの列が消去され、第2行列で1つのものが消去される;
D)第1行列で217バイトの1つの列がエラーとなる(LDCコードワードが誤って訂正され、217バイトの消去されたLDC列となるような過度に多くのエラーの存在を検出することができなかったという、ありそうにない状況において);
E)第2行列で217バイトの1つの列がエラーとなる;
である。
A):U1における2つの消去された列は、Vにおける2つの消去された列となる。Vの全ての他のバイトは、訂正されたLDCコードワードからのデータバイトにより計算することができる。何のLDCコードワードも誤って訂正されていない場合(ケースAである)、Vの全ての他のバイトは正しい値を持つ。BIS領域に記憶された2つのパリティ列も同様にエラー無しである(前述したように)。従って、Vの各行における2つの消去を訂正することができる。何故なら、パリティを備える行上のRSコードワードは距離3を有しているからである。行列U2’(U2から、前記加算演算を適用する前に各行のシンボルを水平方向に或る数のロケーションだけシフトすることにより導出される)は既知であるから、これを訂正されたVから減算してU1を得ることができる。このように、全てのLDCデータバイトは訂正される。LDCコードワードも誤って訂正されていた場合は、問題となる。即ち、Vの全ての行を訂正することができないことを検出するか、又は誤った訂正を行うかの何れかである。
B):U2における2つの消去された列は、U2’における、従ってVにおける2つの消去された対角線となる。ケースAにおけるように、V内で行当たり2つの消去を有する。Vを訂正することができ、既知のU1を減算して、U2’を得る。行列U2’の行をシフトして、U2を得る。従って、全てのLDCデータバイトが訂正される。
C):U1における1つの消去された列は、Vにおける1つの消去された列となる。U2における1つの消去された列は、U2’における、従ってVにおける1つの消去された対角線となる。従って、Vにおいて、1つの消去された列及び1つの消去された対角線を有する。余分な注意が必要となる。即ち、上記の消去された列と消去された対角線とは正確に1つの位置で重なり合う。このことは、Vの全行が、1つの消去を持つ1つの行を除いて、2つの消去を有することを意味する。ケースA及びBにおけるように、Vを訂正することができる。しかし、どのようにしてU1及びU2’を見つけるのであろうか?U1において或る位置が消去され、U2’では消去されていない場合、U2’における該位置の値は、Vにおける該位置の値から減算されて、U1における消去された位置の値を得ることができる。同様にして、U1においては消去されていないU2’における消去された位置を再生することができる。1つの問題がある。即ち、U1及びU2’には両行列において消去されている正確に1つの位置が存在する。この位置は、行列U1及びU2’において消去されたままである。従って、行列U1及び行列U2(該行列の行をシフトした後)は、U1における単一の消去及びU2における単一の消去を除いて再生することができる。U1ではLDCコードワードの最初の217バイトから来る217行を有するから、U1における各列は最小距離2を持つRSコードワードである。これは、上記単一の消去を訂正するには充分である。同様に、U2における単一の消去を訂正することができる。
D)及びE):LDCコードワードに誤った訂正があれば、少なくとも33(=最小距離)バイトがエラーである。217バイトのみを維持し、31バイトを破棄すれば、少なくとも2つのエラーが残ることが確かに分かる。D及びEのケースにおいては、1つの誤って訂正されたLDCコードワードを有する。これは、U1の列における少なくとも2つのエラーか、又はU2の列における少なくとも2つのエラーとなるかの何れかである。両方のケースにおいて、これは、全てがVにおける別個の行内の少なくとも2つのエラーとなる。これらは訂正することができる。何故なら、BIS領域に記憶されたパリティと共に、パリティを備える行当たり距離3を有するからである。これは、行当たり1つのエラーを訂正することができることを意味する。一旦Vが訂正されたら、U1における又はU2における何の列が誤って訂正されたかの問題が残る。
D):エラーはU1の列におけるものであるので、これらはVの列に現れる。少なくとも2つのエラーが存在するので、列に向いているかを認識することができる。もしそうなら、U2’が分かり、これが訂正されたVから減算されて、U1を得る。ここでも全てのエラーが訂正される。即ち、U1及びU2は共に再生される。
E):エラーはU2の列におけるものであるので、これらはU2’の対角線において、従ってVの対角線においても現れる。少なくとも2つのエラーが存在するので、これらが対角線(列と比較して)に向いているかを認識することができる。もしそうなら,U1が分かり、これが訂正されたVから減算されて、U2を得る。ここでも、全エラーが訂正される。
何らかのピケットコードが使用され得る、より一般的な状況では、GF(q)上のmの[n,k,d]RSコードワード、即ちLDCコードワードを有する。m個のコードワードに対してk個の個ワード位置がGF(q)上の[k+p, k, p+1]RSコードワードに符号化される。これらは、行列{Rij} 0<=i<=k+p-1,0<=j<=m-1の列を形成する。0<=i<=k+p-1の各々に対して、数{0,…, m-1}の組が、非空の組Si,w, 0<=w<siに分割される。0<=i<=k+p-1及び 0<=w<=si-1に関して、Vi,w = Σj∈Si,w Ri,wが計算される。各iに対して、{Vi,w}0<=w<=si-1がpiのパリティシンボルを計算することにより距離Dのコードワードに体系的に符号化される。Σ0<=i<=k+p-1pi パリティシンボルがBIS列に記憶される。
組Si,wが以下の制約を満足すると仮定される。全ての0<=j<=m-1に対して、及びjを含まず且つD-1の要素を有する全ての組Fに対して、
#{i:Si,w∩ F≠φ, j∈Si,w となるようなwに対して}<=pi.
この場合、LDCコードワードのD-1の復号不良まで訂正することができる。復号不良と誤った訂正の組み合わせも訂正することができる。上述した方法が使用される。即ち、Vi,wが前の段落における式により計算される。もし可能なら、未知のVi,wがpiパリティを用いて消去訂正により再生され、Vi,wに関する前記式を使用することにより復号不良に対応する列内の最大でp個のエントリを除いて行列Rの全てのエントリが再生され、最後に、これら列内の冗長情報が用いられて、行列Rを、もし必要なら、全LDCコードワードを完全に再生する。
本発明は、積コードにも適用することができる。DVDにおいては、行列Dを水平及び垂直方向に拡張するために使用されている。パリティ上のパリティは大きな積距離を保証する。実際には、書き込み方向に向けられた行が復号される。過度に多くのランダムエラー又はバーストエラーにより影響を受けた場合、復号不良が現れる。垂直方向冗長度が、なされた誤った訂正及び復号不良から回復させる。
前述したピケットコードの拡張において、前記行列Rが行列Dの役割を果たす。ここでも、一種の積コードが形成される。しかしながら、パリティ上のパリティは必要ではない。何故なら、水平パリティはBISコードワードによる高度の保護のために、駄目にならないと仮定されるからである。この場合、列は復号不良又は誤った訂正により影響を受ける可能性がある。前述した“加算操作”は、RSコードの長さがフィールドのサイズにより制限される故に導入される。以下、この“加算操作”を、積コード全般の代替を提供するために如何にして使用することができるかを図7及び8を参照して説明する。
第1の素直な拡張は、第3レイヤの余分な水平パリティを表す列を、これら列をエラー無しで回復することができない大きな確率が存在する場合に、コードワードに符号化することにより大きな最小距離を保証することである。一例として、列及び行の役割を入れ替えた後に、“加算操作”がDVDブロックD1及びD2に適用され、ここで、各DVDブロックD1及びD2は図8に示すように172x192の行列である。これら2つのDVDブロックD1及びD2をユニット42により結合する前又は後で、全ての列がDVDエンコーダ41によりGF(2)上の2x192の[182,172,11]RSコードワードに符号化され、結果として、182x(2x192)行列である結合されたDVDブロックD3が得られる。これにより、符号化されるべきデータが情報源40から得られる。この結合されたDVDブロックD3は前述したように分割される。即ち、ユニット43において、0<=i<=181及び0<=j<=191に関して、
Vi j = ri j + ri 192+(j+imod192)
が計算される。得られた行列V1は、次いで、第3レイヤECCエンコーダ44により水平方向に符号化され、結果としてGF(2)上の182の[208,192,17]RSコードワードが得られ、行列Vとなる。これらパリティV2は、182バイトの16列を形成する。これらはパリティ抽出器45により抽出され、その後に、パリティエンコーダ46によりGF(2)上の16の[192,182,11]RSコードワードに符号化され、パリティ上パリティのブロックV3となる。拡張された行列D3は、これらの16のコードワードと共に、更なる処理(例えば、ディスク上への書き込み)のために出力ユニット47により変調器48に出力される。2つのDVDブロックが既知の方法によりインターリーブされていた場合は、9664(=2x(192x10+182x16))個のパリティシンボルが必要であろう。本発明による上記“加算操作”を使用することにより、6912(=2x192x10+192x16)個のパリティシンボルしか必要とされない。
復号処理の間において、全列が最初に復号され、これは復号不良及び誤訂正につながり得る。前述したように、可能な限り行列Vを再生することにより消去を残存させて継続される。ここで、行列Vにおける消去及びエラーを訂正するために水平コード構造が使用される。次いで、行列D3が、誤訂正された列を認識しながら、可能な限り再生されねばならない。垂直パリティが、行列D3を如何に完全に再生するかを示すであろう。
2つのインターリーブされたDVDブロックの性能と、該提案された方法の性能とが比較される必要がある。垂直方向においては、両方法とも等しく強い。水平方向においては、当該提案された方法によれば、行当たり16より多いパリティが必要とされ得る。しかしながら、14の余分なパリティ(16から30のパリティに増加させる)でさえも、冗長の量を節約することができる。このように、該提案された方法はエラー訂正能力を改善する非常に有効なツールとなる。
図1は、ピケットコードの符号化処理の概念図である。 図2は、本発明による符号化装置のブロック図である。 図3は、本発明による符号化方法のフローチャートである。 図4は、上記符号化方法の符号化ステップを示す。 図5は、本発明による復号装置のブロック図である。 図6aは、本発明による復号方法のフローチャートである。 図6bも、本発明による復号方法のフローチャートである。 図7は、本発明による符号化装置の他の実施例のブロック図である。 図8は、積コードへの本発明の適用例を示す。

Claims (15)

  1. エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法であって、情報が前記コードのコードワードに符号化され、複数のコードワードがコードブロックの列に配列されるような方法において、該方法が、
    − 前記コードブロックの各行の長さを、所定の加算規則に従って行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得るステップと、
    − 前記減少されたコードブロックの短縮された前記行を水平エラー訂正コードを使用して符号化して、水平パリティを得るステップと、
    − 前記水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込むステップと、
    を有することを特徴とする方法。
  2. 請求項1に記載の方法において、前記コードブロックはロング・ディスタンス・コード(LDC)コードワードを有するLDCブロックであり、前記LDCコードワードは、特にはGF(2)上のリードソロモンコードワードであって、前記LDCブロックの列に配列されていることを特徴とする方法。
  3. 請求項2に記載の方法において、
    − 前記LDCブロックの各LDCコードワードの長さを減少させて、第1中間ブロックを得るステップと、
    − 前記第1中間ブロックの各行を、所定値を持つ所定数のシンボルにより延長して、後の過程でコードブロックとして使用される第2中間ブロックを得るステップと、
    を有するような初期ステップを更に有していることを特徴とする方法。
  4. 請求項3に記載の方法において、前記各LDCコードワードの長さが各LDCコードワードの所定の位置において所定数のシンボルを無効にすることにより減少されることを特徴とする方法。
  5. 請求項3に記載の方法において、前記各LDCコードワードの長さがLDCコードワードの所定数のシンボルを選択し、該LDCコードワードに関して所定数のパリティシンボルを決定することにより減少されることを特徴とする方法。
  6. 請求項3に記載の方法において、前記第1中間ブロックの行が、各行にシンボル値ゼロを持つ所定数のシンボルを追加することにより延長されることを特徴とする方法。
  7. 請求項1に記載の方法において、前記コードブロックの各行の長さが、各行の(m+(j+i mod k))番目のシンボルを同じ行のj番目のシンボルに加算することにより減少され、ここで、iは行番号であり、jは列番号であり、mは2で除算された列の最大数であることを特徴とする方法。
  8. 請求項1に記載の方法において、前記コードブロックは該コードブロックの列に配列された積コードワードを有する積コードの2つのブロックを有し、前記積コードは特にはDVD積コードであり、前記積コードワードは特にはGF(2)上のコードワードのような前記DVD積コードの積コードワードであることを特徴とする方法。
  9. 請求項1に記載の方法において、前記水平パリティが追加のエラー訂正コードにより、特にはGF(2)上のリードソロモンコードワードを有するバースト・インジケータ・サブコード(BIS)により又はGF(2)上のリードソロモンコードワードを有する追加のパリティコードにより符号化されることを特徴とする方法。
  10. 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードを復号する方法であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような方法において、該方法が、
    − 前記エラー訂正コードから前記水平パリティを抽出するステップと、
    − 前記コードブロックの各行の長さを、請求項1に記載の符号化する方法の間に使用される前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得るステップと、
    − 前記減少されたコードブロックの短縮された行を前記水平パリティを使用して復号するステップと、
    を有していることを特徴とする方法。
  11. 請求項10に記載の方法において、入力されたデータストリームを復号して前記コードブロックを得るステップと、該得られたコードブロックにおけるエラー及び消去を、前記得られたコードブロックの行シンボルを前記減少されたコードブロックの行シンボルから前記所定の加算規則とは逆の所定の減算規則に従って減算することにより訂正するステップとを更に有していることを特徴とする方法。
  12. エラー訂正コードに追加のエラー訂正レイヤを埋め込む装置であって、情報が前記コードのコードワードに符号化され、複数のコードワードがコードブロックの列に配列されるような装置において、
    − 前記コードブロックの各行の長さを、所定の加算規則に従って行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得る手段と、
    − 前記減少されたコードブロックの短縮された前記行を水平エラー訂正コードを使用して符号化して、水平パリティを得る手段と、
    − 前記水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込む手段と、
    を有することを特徴とする装置。
  13. 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードを復号する装置であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような装置において、
    − 前記エラー訂正コードから前記水平パリティを抽出する手段と、
    − 前記コードブロックの各行の長さを、請求項1に記載の符号化する方法の間に使用される前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得る手段と、
    − 前記減少されたコードブロックの短縮された行を、前記水平パリティを使用して復号する手段と、
    を有していることを特徴とする装置。
  14. 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードのコードワードの形態でデータを記憶する記憶媒体であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような記憶媒体。
  15. コンピュータ上で実行された場合に該コンピュータに請求項1又は請求項10に記載の方法の前記ステップを実行させるようなプログラムコード手段を有するコンピュータプログラム。
JP2003582910A 2002-04-05 2003-03-14 エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 Expired - Fee Related JP4141963B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02076356 2002-04-05
PCT/IB2003/001003 WO2003085839A1 (en) 2002-04-05 2003-03-14 Method and apparatus for embedding an additional layer of error correction into an error correcting code

Publications (3)

Publication Number Publication Date
JP2005522137A JP2005522137A (ja) 2005-07-21
JP2005522137A5 JP2005522137A5 (ja) 2006-06-01
JP4141963B2 true JP4141963B2 (ja) 2008-08-27

Family

ID=28685927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582910A Expired - Fee Related JP4141963B2 (ja) 2002-04-05 2003-03-14 エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置

Country Status (10)

Country Link
US (1) US7188295B2 (ja)
EP (1) EP1500200B1 (ja)
JP (1) JP4141963B2 (ja)
KR (1) KR20040093748A (ja)
CN (1) CN100539444C (ja)
AT (1) ATE408931T1 (ja)
AU (1) AU2003209596A1 (ja)
DE (1) DE60323622D1 (ja)
TW (1) TW200401971A (ja)
WO (1) WO2003085839A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382707B2 (en) 2003-12-03 2008-06-03 Mediatek Inc. Recording method and apparatus for optical disk drive
TWI245272B (en) 2003-12-03 2005-12-11 Mediatek Inc Recording method and apparatus for optical disk drive
US8254218B2 (en) 2003-12-03 2012-08-28 Mediatek Inc. Recording method and apparatus for optical disk drive
US7281193B2 (en) * 2004-09-27 2007-10-09 Mediatek Inc. Method and apparatus for decoding multiword information
US7284183B2 (en) 2004-11-04 2007-10-16 Mediatek Inc. Method and apparatus for decoding multiword information
JP2006190346A (ja) * 2004-12-28 2006-07-20 Toshiba Corp エラー訂正処理装置及びエラー訂正処理方法
JP2006209928A (ja) * 2005-01-31 2006-08-10 Sony Corp 光ディスク製造方法及び装置、光ディスク、並びに、光ディスク再生方法及び装置
CN1779833B (zh) * 2005-09-27 2011-05-18 威盛电子股份有限公司 计算错误检测码的方法
CN100533578C (zh) * 2005-12-30 2009-08-26 上海乐金广电电子有限公司 高密度光盘纠错码解码装置和方法
KR100772393B1 (ko) * 2006-02-08 2007-11-01 삼성전자주식회사 에러 정정 블록, 에러 정정 블록의 생성 방법 및 장치,에러 정정 방법
KR101300810B1 (ko) * 2006-04-03 2013-08-26 삼성전자주식회사 데이터 인코딩 및 디코딩 방법과 그 장치, 저장 매체, 및저장 매체 구동 시스템
US8255763B1 (en) * 2006-11-08 2012-08-28 Marvell International Ltd. Error correction system using an iterative product code
US8145975B2 (en) * 2008-02-28 2012-03-27 Ip Video Communications Corporation Universal packet loss recovery system for delivery of real-time streaming multimedia content over packet-switched networks
CN101477823B (zh) * 2009-01-21 2010-12-29 凌阳科技股份有限公司 一种解码系统与方法
DE102010006876B4 (de) * 2010-02-04 2012-10-31 Infineon Technologies Ag Verfahren und Vorrichtung zur Kodierung von Daten
KR20120059806A (ko) * 2010-12-01 2012-06-11 한국전자통신연구원 에러 정정 부호의 생성방법, 복호 방법 및 그 장치
EP2672387B1 (en) * 2012-06-04 2018-08-01 Amplidata NV A distributed object storage system
US8996969B2 (en) * 2012-12-08 2015-03-31 Lsi Corporation Low density parity check decoder with miscorrection handling
KR102254102B1 (ko) 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN109787713B (zh) * 2017-11-15 2020-10-09 华为技术有限公司 一种循环冗余校验crc计算方法和装置
US10649841B2 (en) * 2018-03-05 2020-05-12 Alibaba Group Holding Limited Supporting multiple page lengths with unique error correction coding via galois field dimension folding
CN109191151A (zh) * 2018-08-23 2019-01-11 东莞市将为防伪科技有限公司 一种防伪方法
CN109472336B (zh) * 2018-10-16 2023-05-02 易宝严选科技(深圳)有限公司 一种防伪方法
US11031956B2 (en) * 2019-06-25 2021-06-08 Samsung Electronics Co., Ltd. Generalized concatenated error correction coding scheme with locality
CN110489269B (zh) * 2019-08-16 2023-08-15 西安紫光国芯半导体有限公司 检测纠正三位错误的编码解码方法、编码解码器及处理器
CN110492889B (zh) * 2019-08-16 2023-05-30 西安紫光国芯半导体有限公司 检测纠正两位错误的编码解码方法、编码解码器及处理器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
US5784387A (en) * 1994-10-31 1998-07-21 International Business Machines Corporation Method for detecting start-of-frame, end of frame and idle words in a data stream
JPH08204583A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd ディジタル信号の処理方法および処理装置
ES2255254T3 (es) * 1998-04-29 2006-06-16 Koninklijke Philips Electronics N.V. Metodo y dispositivo y soporte para codificar informacion multipalabra.
JPH11328879A (ja) * 1998-05-19 1999-11-30 Sony Corp 誤り訂正装置および光ディスク再生装置
EP1940033B1 (en) 1998-07-27 2010-11-17 Koninklijke Philips Electronics N.V. Encoding multiword information by wordwise interleaving
US6581178B1 (en) * 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus
US6625774B1 (en) 1999-10-29 2003-09-23 Stmicroelectronics, Inc. Redundancy system and method for locating errors in interleaved code words
US7356752B2 (en) * 2000-03-14 2008-04-08 Comtech Telecommunications Corp. Enhanced turbo product codes
US7093179B2 (en) * 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes

Also Published As

Publication number Publication date
AU2003209596A8 (en) 2003-10-20
US20050154959A1 (en) 2005-07-14
WO2003085839A1 (en) 2003-10-16
DE60323622D1 (de) 2008-10-30
CN100539444C (zh) 2009-09-09
CN1647392A (zh) 2005-07-27
US7188295B2 (en) 2007-03-06
ATE408931T1 (de) 2008-10-15
JP2005522137A (ja) 2005-07-21
EP1500200A1 (en) 2005-01-26
EP1500200B1 (en) 2008-09-17
TW200401971A (en) 2004-02-01
KR20040093748A (ko) 2004-11-08
AU2003209596A1 (en) 2003-10-20

Similar Documents

Publication Publication Date Title
JP4141963B2 (ja) エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置
JP4709485B2 (ja) オンドライブ統合化セクタ・フォーマットraidの誤り訂正符号システムおよび方法
JP4098245B2 (ja) 符号化及び復号化の方法
JP4814925B2 (ja) データ記録方法、記録媒体、および再生装置
US7849379B2 (en) Device and method for determining a defective area on an optical media
JP5025664B2 (ja) エラー訂正ブロック、エラー訂正ブロックの生成方法及び装置、エラー訂正方法
US8448045B2 (en) Outer code error correction
US7047477B2 (en) Enhanced coding for informed decoders
JP4854588B2 (ja) ディジタル光メディアにおいて使用されるコードワードおよびコードワードを生成する方法
JP4141964B2 (ja) エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置
JP2009532818A (ja) データエンコーディング及びデコーディングの方法並びに装置、その方法を具現するためのプログラムが記録された記録媒体、及び記録媒体駆動システム
JP2007299393A (ja) 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置
JP4191043B2 (ja) 単純な復号化方法及び装置
KR20060039400A (ko) 복사 방지된 광디스크의 복사방법
JP2005209286A (ja) データ記録方法、記録媒体及び再生装置
KR20040067102A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법
JP2003173633A (ja) 光ディスク装置
JP2005142812A (ja) 誤り訂正方法、誤り訂正回路、および情報再生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees