JP4141963B2 - エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 - Google Patents
エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 Download PDFInfo
- Publication number
- JP4141963B2 JP4141963B2 JP2003582910A JP2003582910A JP4141963B2 JP 4141963 B2 JP4141963 B2 JP 4141963B2 JP 2003582910 A JP2003582910 A JP 2003582910A JP 2003582910 A JP2003582910 A JP 2003582910A JP 4141963 B2 JP4141963 B2 JP 4141963B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- error correction
- block
- ldc
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2945—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2954—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using Picket codes or other codes providing error burst detection capabilities, e.g. burst indicator codes and long distance codes [LDC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
Description
− 所定の加算規則に従って行シンボルを一緒に加算することにより前記コードブロックの各行の長さを減少させ、結果として減少されたコードブロックを得るステップと、
− 該減少されたコードブロックの上記短縮された行を、水平エラー訂正コードを用い符号化して水平パリティを得るステップと、
− これら水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込むステップと、
を有するような方法により達成される。
− 前記エラー訂正コードから前記水平パリティを抽出するステップと、
− 請求項1による符号化方法の間に使用された前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより前記コードブロックの各行の長さを減少させ、結果として減少されたコードブロックを得るステップと、
− 前記減少されたコードブロックの短縮された行を、前記水平パリティを使用して復号するステップと、
を有するような方法にも関するものである。
当該コードブロックの各行の長さを減少させるべく行シンボルを一緒に加算するために使用される前記所定の加算規則の好ましい実施例は、請求項7に記載されている。規定された該加算規則は、第1部分のシンボルと、第2部分の同一の行内の及び第1又は第2部分内の同一の列からのシンボルとを加算する前の、当該コードブロックの第2水平部分における各行の異なるシンボル数だけの循環(rotation)に対応する。これは、最終的に得られる水平パリティの改善されたエラー訂正能力につながる。
vi j=ri j+ri 217+(j+imod217)
のように、前記の減少されたコードブロックV1の一層短い長さのコードベクトルviに変換され、ここで0<=i,j<=216である(ステップ13)。
− b<=216の場合:これはi∈Eに対する全てのベクトルvi bが正しくなく、[219, 217, 3]コード構造を使用することにより訂正されるであろうことを意味する。如何なる他のコードベクトルvj iも訂正されないであろう。訂正されたコードベクトルは全て共通の下側インデックスj=bを共有する。これはbを明らかにし、i∈Eに対して、ri b= vi b + ri 217+(b+imod217)を再生することができる。
− b>216の場合:ここでは、i∈Eに対して全てのコードベクトルvi b-i mod 217 = ri b-i mod 217 + ri 217+bが正しくない。これらのvi b-i mod 217に対して、上側インデックス足す下側インデックスはb mod 217に等しい。言い換えると、これらは対角線上にある。従って、これらの訂正の後に、bは、何の対角線が当該エラーを含むかをチェックすることにより明らかとされる。従って、前の場合と同様に全てのコードシンボルrj iを再生することができる。
A)第1行列(U1)において217バイトの2つのLDCバイトが消去される;
B)同じことが第2行列(U2)で起きる;
C)第1行列で217バイトの1つの列が消去され、第2行列で1つのものが消去される;
D)第1行列で217バイトの1つの列がエラーとなる(LDCコードワードが誤って訂正され、217バイトの消去されたLDC列となるような過度に多くのエラーの存在を検出することができなかったという、ありそうにない状況において);
E)第2行列で217バイトの1つの列がエラーとなる;
である。
#{i:Si,w∩ F≠φ, j∈Si,w となるようなwに対して}<=pi.
Vi j = ri j + ri 192+(j+imod192)
が計算される。得られた行列V1は、次いで、第3レイヤECCエンコーダ44により水平方向に符号化され、結果としてGF(28)上の182の[208,192,17]RSコードワードが得られ、行列Vとなる。これらパリティV2は、182バイトの16列を形成する。これらはパリティ抽出器45により抽出され、その後に、パリティエンコーダ46によりGF(28)上の16の[192,182,11]RSコードワードに符号化され、パリティ上パリティのブロックV3となる。拡張された行列D3は、これらの16のコードワードと共に、更なる処理(例えば、ディスク上への書き込み)のために出力ユニット47により変調器48に出力される。2つのDVDブロックが既知の方法によりインターリーブされていた場合は、9664(=2x(192x10+182x16))個のパリティシンボルが必要であろう。本発明による上記“加算操作”を使用することにより、6912(=2x192x10+192x16)個のパリティシンボルしか必要とされない。
Claims (15)
- エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法であって、情報が前記コードのコードワードに符号化され、複数のコードワードがコードブロックの列に配列されるような方法において、該方法が、
− 前記コードブロックの各行の長さを、所定の加算規則に従って行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得るステップと、
− 前記減少されたコードブロックの短縮された前記行を水平エラー訂正コードを使用して符号化して、水平パリティを得るステップと、
− 前記水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込むステップと、
を有することを特徴とする方法。 - 請求項1に記載の方法において、前記コードブロックはロング・ディスタンス・コード(LDC)コードワードを有するLDCブロックであり、前記LDCコードワードは、特にはGF(28)上のリードソロモンコードワードであって、前記LDCブロックの列に配列されていることを特徴とする方法。
- 請求項2に記載の方法において、
− 前記LDCブロックの各LDCコードワードの長さを減少させて、第1中間ブロックを得るステップと、
− 前記第1中間ブロックの各行を、所定値を持つ所定数のシンボルにより延長して、後の過程でコードブロックとして使用される第2中間ブロックを得るステップと、
を有するような初期ステップを更に有していることを特徴とする方法。 - 請求項3に記載の方法において、前記各LDCコードワードの長さが各LDCコードワードの所定の位置において所定数のシンボルを無効にすることにより減少されることを特徴とする方法。
- 請求項3に記載の方法において、前記各LDCコードワードの長さがLDCコードワードの所定数のシンボルを選択し、該LDCコードワードに関して所定数のパリティシンボルを決定することにより減少されることを特徴とする方法。
- 請求項3に記載の方法において、前記第1中間ブロックの行が、各行にシンボル値ゼロを持つ所定数のシンボルを追加することにより延長されることを特徴とする方法。
- 請求項1に記載の方法において、前記コードブロックの各行の長さが、各行の(m+(j+i mod k))番目のシンボルを同じ行のj番目のシンボルに加算することにより減少され、ここで、iは行番号であり、jは列番号であり、mは2で除算された列の最大数であることを特徴とする方法。
- 請求項1に記載の方法において、前記コードブロックは該コードブロックの列に配列された積コードワードを有する積コードの2つのブロックを有し、前記積コードは特にはDVD積コードであり、前記積コードワードは特にはGF(28)上のコードワードのような前記DVD積コードの積コードワードであることを特徴とする方法。
- 請求項1に記載の方法において、前記水平パリティが追加のエラー訂正コードにより、特にはGF(28)上のリードソロモンコードワードを有するバースト・インジケータ・サブコード(BIS)により又はGF(28)上のリードソロモンコードワードを有する追加のパリティコードにより符号化されることを特徴とする方法。
- 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードを復号する方法であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような方法において、該方法が、
− 前記エラー訂正コードから前記水平パリティを抽出するステップと、
− 前記コードブロックの各行の長さを、請求項1に記載の符号化する方法の間に使用される前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得るステップと、
− 前記減少されたコードブロックの短縮された行を前記水平パリティを使用して復号するステップと、
を有していることを特徴とする方法。 - 請求項10に記載の方法において、入力されたデータストリームを復号して前記コードブロックを得るステップと、該得られたコードブロックにおけるエラー及び消去を、前記得られたコードブロックの行シンボルを前記減少されたコードブロックの行シンボルから前記所定の加算規則とは逆の所定の減算規則に従って減算することにより訂正するステップとを更に有していることを特徴とする方法。
- エラー訂正コードに追加のエラー訂正レイヤを埋め込む装置であって、情報が前記コードのコードワードに符号化され、複数のコードワードがコードブロックの列に配列されるような装置において、
− 前記コードブロックの各行の長さを、所定の加算規則に従って行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得る手段と、
− 前記減少されたコードブロックの短縮された前記行を水平エラー訂正コードを使用して符号化して、水平パリティを得る手段と、
− 前記水平パリティを前記エラー訂正コードに追加のレイヤとして埋め込む手段と、
を有することを特徴とする装置。 - 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードを復号する装置であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような装置において、
− 前記エラー訂正コードから前記水平パリティを抽出する手段と、
− 前記コードブロックの各行の長さを、請求項1に記載の符号化する方法の間に使用される前記所定の加算規則によるのと同一の方法で行シンボルを一緒に加算することにより減少させて、減少されたコードブロックを得る手段と、
− 前記減少されたコードブロックの短縮された行を、前記水平パリティを使用して復号する手段と、
を有していることを特徴とする装置。 - 請求項1に記載の方法により追加のエラー訂正レイヤが埋め込まれたエラー訂正コードのコードワードの形態でデータを記憶する記憶媒体であって、前記エラー訂正コードには水平パリティが追加のレイヤとして埋め込まれ、前記コードの複数のコードワードがコードブロックの列に配列されているような記憶媒体。
- コンピュータ上で実行された場合に該コンピュータに請求項1又は請求項10に記載の方法の前記ステップを実行させるようなプログラムコード手段を有するコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076356 | 2002-04-05 | ||
PCT/IB2003/001003 WO2003085839A1 (en) | 2002-04-05 | 2003-03-14 | Method and apparatus for embedding an additional layer of error correction into an error correcting code |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005522137A JP2005522137A (ja) | 2005-07-21 |
JP2005522137A5 JP2005522137A5 (ja) | 2006-06-01 |
JP4141963B2 true JP4141963B2 (ja) | 2008-08-27 |
Family
ID=28685927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003582910A Expired - Fee Related JP4141963B2 (ja) | 2002-04-05 | 2003-03-14 | エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7188295B2 (ja) |
EP (1) | EP1500200B1 (ja) |
JP (1) | JP4141963B2 (ja) |
KR (1) | KR20040093748A (ja) |
CN (1) | CN100539444C (ja) |
AT (1) | ATE408931T1 (ja) |
AU (1) | AU2003209596A1 (ja) |
DE (1) | DE60323622D1 (ja) |
TW (1) | TW200401971A (ja) |
WO (1) | WO2003085839A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382707B2 (en) | 2003-12-03 | 2008-06-03 | Mediatek Inc. | Recording method and apparatus for optical disk drive |
TWI245272B (en) | 2003-12-03 | 2005-12-11 | Mediatek Inc | Recording method and apparatus for optical disk drive |
US8254218B2 (en) | 2003-12-03 | 2012-08-28 | Mediatek Inc. | Recording method and apparatus for optical disk drive |
US7281193B2 (en) * | 2004-09-27 | 2007-10-09 | Mediatek Inc. | Method and apparatus for decoding multiword information |
US7284183B2 (en) | 2004-11-04 | 2007-10-16 | Mediatek Inc. | Method and apparatus for decoding multiword information |
JP2006190346A (ja) * | 2004-12-28 | 2006-07-20 | Toshiba Corp | エラー訂正処理装置及びエラー訂正処理方法 |
JP2006209928A (ja) * | 2005-01-31 | 2006-08-10 | Sony Corp | 光ディスク製造方法及び装置、光ディスク、並びに、光ディスク再生方法及び装置 |
CN1779833B (zh) * | 2005-09-27 | 2011-05-18 | 威盛电子股份有限公司 | 计算错误检测码的方法 |
CN100533578C (zh) * | 2005-12-30 | 2009-08-26 | 上海乐金广电电子有限公司 | 高密度光盘纠错码解码装置和方法 |
KR100772393B1 (ko) * | 2006-02-08 | 2007-11-01 | 삼성전자주식회사 | 에러 정정 블록, 에러 정정 블록의 생성 방법 및 장치,에러 정정 방법 |
KR101300810B1 (ko) * | 2006-04-03 | 2013-08-26 | 삼성전자주식회사 | 데이터 인코딩 및 디코딩 방법과 그 장치, 저장 매체, 및저장 매체 구동 시스템 |
US8255763B1 (en) * | 2006-11-08 | 2012-08-28 | Marvell International Ltd. | Error correction system using an iterative product code |
US8145975B2 (en) * | 2008-02-28 | 2012-03-27 | Ip Video Communications Corporation | Universal packet loss recovery system for delivery of real-time streaming multimedia content over packet-switched networks |
CN101477823B (zh) * | 2009-01-21 | 2010-12-29 | 凌阳科技股份有限公司 | 一种解码系统与方法 |
DE102010006876B4 (de) * | 2010-02-04 | 2012-10-31 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Kodierung von Daten |
KR20120059806A (ko) * | 2010-12-01 | 2012-06-11 | 한국전자통신연구원 | 에러 정정 부호의 생성방법, 복호 방법 및 그 장치 |
EP2672387B1 (en) * | 2012-06-04 | 2018-08-01 | Amplidata NV | A distributed object storage system |
US8996969B2 (en) * | 2012-12-08 | 2015-03-31 | Lsi Corporation | Low density parity check decoder with miscorrection handling |
KR102254102B1 (ko) | 2015-01-23 | 2021-05-20 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN109787713B (zh) * | 2017-11-15 | 2020-10-09 | 华为技术有限公司 | 一种循环冗余校验crc计算方法和装置 |
US10649841B2 (en) * | 2018-03-05 | 2020-05-12 | Alibaba Group Holding Limited | Supporting multiple page lengths with unique error correction coding via galois field dimension folding |
CN109191151A (zh) * | 2018-08-23 | 2019-01-11 | 东莞市将为防伪科技有限公司 | 一种防伪方法 |
CN109472336B (zh) * | 2018-10-16 | 2023-05-02 | 易宝严选科技(深圳)有限公司 | 一种防伪方法 |
US11031956B2 (en) * | 2019-06-25 | 2021-06-08 | Samsung Electronics Co., Ltd. | Generalized concatenated error correction coding scheme with locality |
CN110489269B (zh) * | 2019-08-16 | 2023-08-15 | 西安紫光国芯半导体有限公司 | 检测纠正三位错误的编码解码方法、编码解码器及处理器 |
CN110492889B (zh) * | 2019-08-16 | 2023-05-30 | 西安紫光国芯半导体有限公司 | 检测纠正两位错误的编码解码方法、编码解码器及处理器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247523A (en) * | 1989-07-12 | 1993-09-21 | Hitachi, Ltd. | Code error correction apparatus |
US5784387A (en) * | 1994-10-31 | 1998-07-21 | International Business Machines Corporation | Method for detecting start-of-frame, end of frame and idle words in a data stream |
JPH08204583A (ja) * | 1995-01-20 | 1996-08-09 | Sanyo Electric Co Ltd | ディジタル信号の処理方法および処理装置 |
ES2255254T3 (es) * | 1998-04-29 | 2006-06-16 | Koninklijke Philips Electronics N.V. | Metodo y dispositivo y soporte para codificar informacion multipalabra. |
JPH11328879A (ja) * | 1998-05-19 | 1999-11-30 | Sony Corp | 誤り訂正装置および光ディスク再生装置 |
EP1940033B1 (en) | 1998-07-27 | 2010-11-17 | Koninklijke Philips Electronics N.V. | Encoding multiword information by wordwise interleaving |
US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
US6625774B1 (en) | 1999-10-29 | 2003-09-23 | Stmicroelectronics, Inc. | Redundancy system and method for locating errors in interleaved code words |
US7356752B2 (en) * | 2000-03-14 | 2008-04-08 | Comtech Telecommunications Corp. | Enhanced turbo product codes |
US7093179B2 (en) * | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
-
2003
- 2003-03-14 DE DE60323622T patent/DE60323622D1/de not_active Expired - Fee Related
- 2003-03-14 WO PCT/IB2003/001003 patent/WO2003085839A1/en active IP Right Grant
- 2003-03-14 AU AU2003209596A patent/AU2003209596A1/en not_active Abandoned
- 2003-03-14 CN CNB038076756A patent/CN100539444C/zh not_active Expired - Fee Related
- 2003-03-14 AT AT03745852T patent/ATE408931T1/de not_active IP Right Cessation
- 2003-03-14 KR KR10-2004-7015810A patent/KR20040093748A/ko active IP Right Grant
- 2003-03-14 EP EP03745852A patent/EP1500200B1/en not_active Expired - Lifetime
- 2003-03-14 US US10/509,478 patent/US7188295B2/en not_active Expired - Fee Related
- 2003-03-14 JP JP2003582910A patent/JP4141963B2/ja not_active Expired - Fee Related
- 2003-04-02 TW TW092107507A patent/TW200401971A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
AU2003209596A8 (en) | 2003-10-20 |
US20050154959A1 (en) | 2005-07-14 |
WO2003085839A1 (en) | 2003-10-16 |
DE60323622D1 (de) | 2008-10-30 |
CN100539444C (zh) | 2009-09-09 |
CN1647392A (zh) | 2005-07-27 |
US7188295B2 (en) | 2007-03-06 |
ATE408931T1 (de) | 2008-10-15 |
JP2005522137A (ja) | 2005-07-21 |
EP1500200A1 (en) | 2005-01-26 |
EP1500200B1 (en) | 2008-09-17 |
TW200401971A (en) | 2004-02-01 |
KR20040093748A (ko) | 2004-11-08 |
AU2003209596A1 (en) | 2003-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4141963B2 (ja) | エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 | |
JP4709485B2 (ja) | オンドライブ統合化セクタ・フォーマットraidの誤り訂正符号システムおよび方法 | |
JP4098245B2 (ja) | 符号化及び復号化の方法 | |
JP4814925B2 (ja) | データ記録方法、記録媒体、および再生装置 | |
US7849379B2 (en) | Device and method for determining a defective area on an optical media | |
JP5025664B2 (ja) | エラー訂正ブロック、エラー訂正ブロックの生成方法及び装置、エラー訂正方法 | |
US8448045B2 (en) | Outer code error correction | |
US7047477B2 (en) | Enhanced coding for informed decoders | |
JP4854588B2 (ja) | ディジタル光メディアにおいて使用されるコードワードおよびコードワードを生成する方法 | |
JP4141964B2 (ja) | エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 | |
JP2009532818A (ja) | データエンコーディング及びデコーディングの方法並びに装置、その方法を具現するためのプログラムが記録された記録媒体、及び記録媒体駆動システム | |
JP2007299393A (ja) | 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置 | |
JP4191043B2 (ja) | 単純な復号化方法及び装置 | |
KR20060039400A (ko) | 복사 방지된 광디스크의 복사방법 | |
JP2005209286A (ja) | データ記録方法、記録媒体及び再生装置 | |
KR20040067102A (ko) | 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법 | |
JP2003173633A (ja) | 光ディスク装置 | |
JP2005142812A (ja) | 誤り訂正方法、誤り訂正回路、および情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |