CN101477823B - 一种解码系统与方法 - Google Patents
一种解码系统与方法 Download PDFInfo
- Publication number
- CN101477823B CN101477823B CN2009100019416A CN200910001941A CN101477823B CN 101477823 B CN101477823 B CN 101477823B CN 2009100019416 A CN2009100019416 A CN 2009100019416A CN 200910001941 A CN200910001941 A CN 200910001941A CN 101477823 B CN101477823 B CN 101477823B
- Authority
- CN
- China
- Prior art keywords
- code word
- protectiveness
- low
- memory
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提出一种解码系统与方法，采用高保护性码字解码装置对突发指示子码进行解码的同时，采用低保护性码字解码装置对长距离码进行解码，以节省已知的解码方法中长距离码的解码需等待突发指示子码完成解码的等待时间，并且通过使用存取速度较快的第一存储器，来存储突发指示子码以及突发指示子码的高保护性码字擦除指示符(BIS erasure indicator)，减少存取速度较慢的第二存储器的使用，使得第二存储器的带宽可以更有效率地应用，进而提升解码效率。
Description
技术领域
本发明涉及光存储介质解码的技术领域，尤其涉及一种高密度记录媒体的解码系统与方法。
背景技术
如图1所示，一纠错码(Error Correction Code，ECC)丛集(cluster)10包括152个长距离码(Long Distance Code，LDC)数据列、一同步(Synchronization，SYNC)数据列11及三个突发指示子码(Burst IndicatorSubcode，BIS)数据列12，其中由该SYNC数据列11及三个BIS数据列12将该LDC数据列分离成4个LDC块13。该原始LDC数据列是不连续的且被交错至不同LDC块13内。在美国专利US 6,378,100、US 6,367,049、US6,604,217、US2003/0208714、及US7,281,193中，已描述了某些ECC编码或解码技术，其中US 6,378,100揭示了一种多重码字信息编码方法，US6,367,049揭示一种利用交错技术的编码方法，US 6,604,217揭示了一种将同步(SYNC)码、BIS码或其动态或静态组合作为擦除(erasure)的解码方法，且US2003/0208714(US6,604,217的延续案)进一步揭示了一种将SYNC码作为擦除指示符的方法。
然而，上文所提及的专利及文章仅提出一种用于解码ECC数据的方法的概念，其未明确地揭示实际的实施方法。针对上述问题，于US 7,281,193公告揭示了一种将同步(SYNC)码、BIS码组合作为策略并可自动切换策略的解码方法。图2是US 7,281,193公告的方框图，于US 7,281,193公告中，将解调解交错后的突发指示子码(BIS)与长距离码(LDC)存储于动态随机存取存储器(Dynamic Random Access Memory)DRAM21之中，长距离码/突发指示子码解码器22(LDC/BIS decoder)从DRAM 21读取突发指示子码进行解码，解码完成之后将突发指示子码擦除指示符(BIS erasure indicator，记录在静态随 机存取存储器(Static Random Access Memory)SRAM 23之中，映射电路27用以建立突发指示子码擦除指示符与长距离码数据之间在ECC丛集中位置上的对应关系。接着长距离码/突发指示子码解码器22从DRAM 21读取长距离码进行解码，同时突发指示子码至长距离码擦除标志生成器28(BIS to LDCerasure generator)将突发指示子码擦除指示符从SRAM 23中读出，生成长距离码的擦除标志传送给长距离码/突发指示子码解码器22解码长距离码使用，以增进长距离码/突发指示子码解码器解码长距离码的效能。
已知高密度记录媒体解码流程中，必须先完成突发指示子码的解码，得到突发指示子码的错误标志信息，再对长距离码进行解码。通过突发指示子码的错误标志信息产生的长距离码的擦除标志，来增进长距离码解码的效能。先前技术US 7,281,193公告所提出的解码方法也是遵照着上述的解码流程执行解码。此种解码流程的缺点是：长距离码的解码需等待突发指示子码解码完成。在未来需要高倍速读取高密度记录媒体的情况下，解码必须相当快速而有效率，因此这段等待时间被浪费掉了。
请参考图3与图4，图3是突发指示子码块(BIS block)的数据格式的示意图。图4是部分突发指示子码的交错映射表的示意图。由图3与图4的突发指示子码块(BIS block)的格式及突发指示子码的交错映射表来看，突发指示子码解交错后的坐标是不连续的(不是顺着每个码的方向)，因此将解调解交错后的突发指示子码存储于DRAM 21中，解码时再存取DRAM 21，是没有效率且占用DRAM 21带宽的。在复杂的系统应用中或是需要高倍速读取高密度记录媒体的情况下，DRAM 21的带宽必须要更有效率地使用，以应付系统效能的需求。由此可知，已知高密度记录媒体的解码系统与方法仍有诸多缺失而有予以改善的必要。
发明内容
本发明的目的是在提供一种解码系统与方法，以节省已知的解码方法中长距离码(LDC)的解码需等待突发指示子码(BIS)完成解码的等待时间，而增加解码速度。
本发明的目的是在提供一种解码系统与方法，以存取速度较快的第一存储器减少存取速度较慢的第二存储器的使用，而提升第二存储器的带宽使用效率，进而提升系统解码性能。
依据本发明的一特色，本发明是提出一种解码系统，包含一高保护性码字解码装置，用以在启动后对高保护性码字予以解码及更正，以产生具有位置信息的高保护性码字擦除指示符；一突发指示子码BIS至长距离码LDC擦除生成装置，用以依据所述高保护性码字擦除指示符产生低保护性码字的擦除比特；一低保护性码字解码装置，用以在所述高保护性码字解码装置启动的同时，启动对低保护性码字的解码及更正，当所述低保护性码字超出所述低保护性码字解码装置的解码能力时，所述低保护性码字解码装置依据所述低保护性码字的擦除比特，以对该低保护性码字解码及更正；一第一存储器，用于存储该高保护性码字；一第二存储器，用于存储该低保护性码字；该高保护性码字解码装置连接至该第一存储器，用于将该高保护性码字予以解码及更正至该第一存储器，以产生高保护性码字擦除指示符；该BIS至LDC擦除生成装置，连接至该第一存储器，获取该高保护性码字擦除指示符以产生该低保护性码字的擦除比特；该低保护性码字解码装置，连接至该第二存储器及该BIS至LDC擦除生成装置，用于对该低保护性码字予以解码及更正至该第二存储器。
依据本发明的另一特色，本发明是提出一种解码系统，包含一高保护性码字解码装置，用以在启动后对高保护性码字予以解码及更正，以产生具有位置信息的高保护性码字擦除指示符；一突发指示子码BIS至长距离码LDC擦除生成装置，用以依据所述高保护性码字擦除指示符产生低保护性码字的擦除比特；一低保护性码字解码装置，用以在所述高保护性码字解码装置启动的同时，启动对低保护性码字的解码及更正，当所述低保护性码字超出所述低保护性码字解码装置的解码能力时，所述低保护性码字解码装置依据所述低保护性码字的擦除比特，以对该低保护性码字解码及更正；一解调装置，接收一调制信号并对该调制信号执行解调运算以产生一解调信号，其中该解调信号包含高保护性码字及低保护性码字；一第一解交错装置，耦合至该解调装置，接收该解调信号，并对该解调信号的高保护性码字执行解交错运算， 以产生解交错高保护性码字；一第一存储器，耦合至该第一解交错装置，用于存储该解交错高保护性码字；一第二存储器，连接至该解调装置，用于存储该解调信号的该低保护性码字；一第二解交错装置，耦合至该第二存储器，以对该低保护性码字执行解交错运算，以产生解交错低保护性码字；该高保护性码字解码装置连接至该第一存储器，用于将该解交错高保护性码字予以解码及更正至该第一存储器，以产生该高保护性码字擦除指示符；该BIS至LDC擦除生成装置，连接至该第一存储器，获取该高保护性码字擦除指示符以产生该低保护性码字的擦除比特；该低保护性码字解码装置，分别连接至该第二存储器、该第二解交错装置和该BIS至LDC擦除生成装置，用于将该解交错低保护性码字予以解码及更正至该第二存储器。
依据本发明的又一特色，本发明是提出一种解码方法，用于对一信号进行解码，该信号包含高保护性码字及低保护性码字，该方法包括：解码时，同时启动对该高保护性码字和该低保护性码字的解码；对该高保护性码字解码得到该高保护性码字擦除指示符，再依据该高保护性码字擦除指示符产生该低保护性码字的擦除比特；对该低保护性码字的解码过程中，对无该擦除比特辅助解码时不可更正的低保护性码字，在该擦除比特产生后，再依据该擦除比特对该不可更正的低保护性码字解码；其中，在该擦除比特产生前如发现有不可更正的低保护性码字，则记录下来，继续对后续码字解码，在该擦除比特产生后再依据该擦除比特对这些不可更正的低保护性码字及未经解码的低保护性码字解码；或者在该擦除比特产生前如发现有不可更正的低保护性码字，则暂停，等待该擦除比特产生，再依据该擦除比特从该不可更正的低保护性码字开始继续解码。
本发明所述的一种解码系统与方法，能够节省已知的解码方法中长距离码(LDC)的解码需等待突发指示子码(BIS)完成解码的等待时间，有效地增加了解码速度。
附图说明
图1是现有技术中一纠错码(ECC)丛集的示意图。
图2是现有技术中一解码系统的方框图。
图3是现有技术中突发指示子码块的数据格式的示意图。
图4是现有技术中部分突发指示子码的交错映射表的示意图。
图5是本发明一实施例解码系统的方框图。
图6是纠错码(ECC)丛集的示意图。
图7是本发明一实施例在没有无法更正码字时的解码的时序图。
图8是本发明一实施例在有无法更正码字时的解码的时序图。
图9是本发明解码系统另一实施例的方框图。
图10是本发明一实施例解码方法的流程图。
图11是图10的解码方法的时序图。
图12是本发明解码方法另一实施例的流程图。
图13是图12的解码方法的时序图。
具体实施方式
请参见图5，其是本发明解码系统500的方框图。该解码系统500包含一解调装置510、一解交错装置520、一第一存储器530、一高保护性码字解码装置540、一BIS至LDC擦除生成装置550、一第二存储器560、一低保护性码字解码装置570、及一同步错误检测装置580。
该解调装置510接收一调制信号并对该调制信号执行解调运算以产生一解调信号。其中，该解调信号为纠错码(ECC)丛集且为8比特。
该解交错装置520耦合至该解调装置510，接收该解调信号并对该解调信号执行解交错运算，以产生高保护性码字及低保护性码字。其中，该高保护性码字(high protective codeword)为突发指示子码(Burst Indicator Subcode，BIS)，该低保护性码字(low protective codeword)为长距离码(Long-DistanceCode，LDC)。
图6是一纠错码(ECC)丛集600的示意图。如图6所示，一纠错码(ECC)丛集600包含三个突发指示子码(BIS)数据列620及四个长距离码(LDC)数据块630。一SYNC(同步)数据列610附加在该纠错码(ECC)丛集600的首列。 每一个长距离码(LDC)数据块630具有38个LDC数据列，故一个纠错码(ECC)丛集600中具有152(＝38×4)个LDC数据列，此外每一个纠错码(ECC)丛集600包含496行。
该纠错码(ECC)丛集600内的LDC数据及BIS数据由该解调装置510解调至8比特后，且接着将LDC数据及BIS数据由该解交错装置520以进行解交错，以产生高保护性码字(BIS)及低保护性码字(LDC)。该LDC数据及BIS数据分别解交错成304个具有248个字节长度的低保护性码字(LDC)及24个具有62个字节的长度的高保护性码字(BIS)，且该解调装置510将该SYNC码字传送至该同步错误检测装置580，用以进行同步错误检测以产生同步擦除指示符。
该第一存储器530耦合至该解交错装置520，用于存储高保护性码字(BIS)。该第一存储器530较佳为一静态随机存取存储器(SRAM)。
该高保护性码字解码装置540连接至该第一存储器530，用于将该高保护性码字(BIS)予以解码及更正至该第一存储器530，以产生具有位置信息的高保护性码字擦除指示符(BIS erasure indicator)。举例而言，若在该高保护性码字解码装置540解码期间检测到错误，则将该高保护性码字擦除指示符(BIS erasure indicator)设定为“1”，否则设定为“0”。并可以通过该高保护性码字擦除指示符(BIS erasure indicator)的存储位置，指示该纠错码(ECC)丛集600中与该高保护性码字擦除指示符(BIS erasure indicator)对应的BIS数据，以建立该纠错码(ECC)丛集600中的该高保护性码字擦除指示符(BISerasure indicator)与LDC数据之间的位置关系。
该BIS至LDC擦除生成装置550连接至该第一存储器530，以依据该高保护性码字擦除指示符产生一低保护性码字(low protective codeword，long-distance code)的擦除比特(erasure bits)。
当低保护性码字解码装置570解码LDC数据时，该BIS至LDC擦除生成器550从第一存储器530撷取该纠错码(ECC)丛集600中的LDC数据附近的BIS数据的该高保护性码字擦除指示符(BIS erasure indicator)。因此，该BIS至LDC擦除生成器550可依据该高保护性码字擦除指示符(BIS erasureindicator)产生低保护性码字(LDC)的擦除比特(erasure bits)。
该第二存储器560连接至该解交错装置520，用于存储该低保护性码字(LDC)。其中，该第二存储器560较佳为一动态随机存取存储器(DRAM)。
该低保护性码字解码装置570连接至该第二存储器560和该BIS至LDC擦除生成装置550，用于将该低保护性码字予以解码及更正至该第二存储器560。该低保护性码字解码装置570在解码时，先对该低保护性码字解码及更正，当该低保护性码字超出该低保护性码字解码装置570解码能力时，该低保护性码字解码装置再依据低保护性码字(LDC)的擦除比特(erasure bits)，以对该低保护性码字解码及更正。
该同步错误检测装置580耦合至该解调装置510及该第一存储器530，以检测该解调信号的同步码的错误，当该解调信号的同步码产生错误时，该同步错误检测装置580产生同步擦除指示符(sync erasure indicators)，并存储于该第一存储器530中。其中，该BIS至LDC擦除生成装置550较佳地还可以依据该高保护性码字擦除指示符(BIS erasure indicator)和该同步擦除指示符(sync erasure indicators)产生该低保护性码字(LDC)的擦除比特(erasurebits)。
该同步擦除指示符(sync erasure indicators)可用于产生该低保护性码字(LDC)的擦除比特(erasure bits)。若当该同步错误检测装置580检测到同步码的错误时，该同步擦除指示符(sync erasure indicators)将设为“1”，否则设为“0”。
对于同步码的错误的判定，由于同步数据列610在编码时，并不会经过调制处理，因此解调装置510会检测出同步码的位置，直接将未解调的同步码传送给同步错误检测装置580，该同步错误检测装置580会分析解调装置510传送过来的同步码是否为合法(legal)的同步码，若此同步码不合法，则被认为是同步码的错误。该同步错误检测装置580在同步码发生错误时，将同步擦除指示符(sync erasure indicators)设为“1”，之后，将该同步擦除指示符(sync erasure indicators)存储于该第一存储器530中。
当低保护性码字解码装置570解码LDC数据时，该BIS至LDC擦除生成器550从第一存储器530撷取与该纠错码(ECC)丛集600中的LDC数据附近的BIS数据的该高保护性码字擦除指示符(BIS erasure indicator)和撷取与 该纠错码(ECC)丛集600中的LDC数据附近的同步码的同步擦除指示符(sync erasure indicators)。因此，该BIS至LDC擦除生成器550较佳地还可依据该同步擦除指示符(sync erasure indicators)和该高保护性码字擦除指示符(BIS erasure indicator)产生低保护性码字(LDC)的擦除比特(erasure bits)。
依据纠错码(ECC)的理论与演算法，在解码过程中可以得知此正在解码的码字(codeword)是否可解码可更正(correctable)。本发明技术利用这个特性，长距离码(LDC)可以在没有擦除比特(erasure bits)的辅助下先进行解码，而与突发指示子码的解码同时进行，直到正在解码的长距离码为不可解码且不可更正的码(uncorrectable codeword)时，再将长距离码的解码动作暂停下来，待突发指示子码(BIS)的解码完成后，利用该BIS至LDC擦除生成装置550从第一存储器530中读取突发指示子码(BIS)的该高保护性码字擦除指示符(BIS erasure indicator)和同步码的同步擦除指示符来产生长距离码(LDC)的擦除比特(erasure bits)，当然，该BIS至LDC擦除生成装置550也可以只根据突发指示子码(BIS)的该高保护性码字擦除指示符来产生长距离码(LDC)的擦除比特，然后将该长距离码的擦除比特传送给该低保护性码字解码装置570，帮助该低保护性码字解码装置570提升其解码效能，完成上述在没有擦除比特(erasure bits)的辅助下被该低保护性码字解码装置570判断为不可解码不可更正的码的解码。
请参考图7，该低保护性码字解码装置570与高保护性码字解码装置540同时开始进行解码。此时因为突发指示子码(BIS)尚未完全解码完成，所以该BIS至LDC擦除生成装置550尚未开始产生擦除比特(erasure bits)。在突发指示子码(BIS)解码的时间内，该低保护性码字解码装置570没有发现不可解码不可更正的长距离码(LDC)，因此可以节省该低保护性码字解码装置570等待该高保护性码字解码装置540解码完成的时间T1。突发指示子码(BIS)完全解码完成后，该BIS至LDC擦除生成装置550即可得到完整的突发指示子码(BIS)的该高保护性码字擦除指示符(BIS erasure indicator)。之后，该低保护性码字解码装置570依据该BIS至LDC擦除生成装置550产生的擦除比特(erasure bits)辅助长距离码(LDC)的解码，可增加该低保护性码字解码装置570的解码效能，同时也节省时间T1。
请参考图8，与图7不同之处在于在该高保护性码字解码装置540对突发指示子码(BIS)解码的时间内，该低保护性码字解码装置570发现不可解码不可更正的长距离码(LDC)，码编号为L。此时长距离码L超出该低保护性码字解码装置570的解码能力范围，故该低保护性码字解码装置570的解码动作随即暂停下来，等待突发指示子码(BIS)的解码完成。突发指示子码(BIS)完全解码完成后，该BIS至LDC擦除生成装置550即可得到完整的突发指示子码(BIS)的该高保护性码字擦除指示符(BIS erasure indicator)，此时该低保护性码字解码装置570会重新进行长距离码L的解码，首先该BIS至LDC擦除生成装置550会从第一存储器530中读取突发指示子码(BIS)的该高保护性码字擦除指示符(BIS erasure indicator)来产生相对应长距离码L的擦除比特(erasure bits)，以提升该低保护性码字解码装置570解码长距离码L的效能。该低保护性码字解码装置570完成长距离码L的解码后，该低保护性码字解码装置570与该BIS至LDC擦除生成装置550会继续动作以完成所有长距离码的解码。在此情况下，可以节省该低保护性码字解码装置570等待高保护性码字解码装置540解码的时间T2。
图9是本发明解码系统900另一实施例的方框图。该解码系统900包含一解调装置510、一第一解交错装置910、一第一存储器530、一高保护性码字解码装置540、一BIS至LDC擦除生成装置550、一第二存储器560、一第二解交错装置920、及一低保护性码字解码装置570。
该解调装置510接收一调制信号并对该调制信号执行解调运算以产生一解调信号。该解调信号为纠错码(ECC)丛集且为8比特，其中该解调信号包含高保护性码字及低保护性码字。该高保护性码字为突发指示子码(BIS)，该低保护性码字为长距离码(LDC)。
该第一解交错装置910耦合至该解调装置510，以接收该解调信号，并对该解调信号的高保护性码字执行解交错运算，以产生解交错高保护性码字。
该第一存储器530耦合至该第一解交错装置910，用于存储该解交错高保护性码字(BIS)。该第一存储器较佳为一静态随机存取存储器(SRAM)。
该高保护性码字解码装置540连接至该第一存储器530，用于将该解交 错高保护性码字予以解码及更正至该第一存储器530，以产生具有位置信息的高保护性码字擦除指示符(BIS erasure indicator)。
该BIS至LDC擦除生成装置550连接至该第一存储器530，以依据该高保护性码字擦除指示符(BIS erasure indicator)产生该低保护性码字(LDC)的擦除比特(erasure bits)。
该第二存储器560连接至该解调装置510，用于存储该解调信号的该低保护性码字(LDC)。该第二存储器较佳为一动态随机存取存储器(DRAM)。
该第二解交错装置920耦合至该第二存储器560，以对该低保护性码字执行解交错运算，而产生解交错低保护性码字。
该低保护性码字解码装置570连接至该第二解交错装置920、该第二存储器560及该BIS至LDC擦除生成装置550，用于将该解交错低保护性码字予以解码及更正至该第二存储器560。
该低保护性码字解码装置570在解码时，先对该低保护性码字解码及更正，当该低保护性码字超出该低保护性码字解码装置570解码能力时，该低保护性码字解码装置570再依据低保护性码字(LDC)的擦除比特(erasurebits)，以对该低保护性码字解码及更正。
该同步错误检测装置580耦合至该解调装置510及该第一存储器530，以检测该解调信号的同步码的错误，当该解调信号的同步码产生错误时，该同步错误检测装置产生同步擦除指示符(sync erasure indicators)，并存储于该第一存储器中530中。该BIS至LDC擦除生成装置550较佳地还可以依据该高保护性码字擦除指示符(BIS erasure indicator)和该同步擦除指示符(syncerasure indicators)产生该擦除比特(erasure bits)。
图9的解码系统900与图5的解码系统500主要差别在于将解交错装置520的功能分别由第一解交错装置910及第二解交错装置920取代，同时更改第二存储器560的连接关系，而产生一新的解码架构。
图10是本发明解码方法的流程图，该解码方法对一信号进行解码，该信号包含高保护性码字及低保护性码字。首先于步骤S101中初始化一码字数目变量(cnt)，并同时启动高保护性码字(BIS)解码及低保护性码字(LDC) 解码。
与以下步骤S102～104并行的一个处理是：对该高保护性码字(BIS)解码，解码完毕后，再依据高保护性码字(BIS)解码得到的该高保护性码字的擦除指示符产生该低保护性码字的擦除比特。
在另一实施例中，在启动高保护性码字(BIS)解码和低保护性码字(LDC)解码之前，先进行同步码错误检测以取得同步擦除指示符(sync erasureindicators)。对该高保护性码字(BIS)解码完毕后，可以依据高保护性码字(BIS)解码得到的该高保护性码字的擦除指示符和该同步擦除指示符来产生该低保护性码字的擦除比特。
于步骤S102中，判断该高保护性码字(BIS)是否解码完毕，若是，执行步骤S105，否则执行步骤S103。
于步骤S103中，判断该低保护性码字是否可更正，若是，更正该低保护性码字，否则记录该不可更正码字至一表格。
此处该低保护性码字可更正是指该低保护性码字可解码或者可在无该擦除比特辅助解码时进行更正后解码。
于步骤S104中，将该码字数目变量加1，并执行步骤S102。
于步骤S105中，判断该表格中所有的不可更正码字是否解码完毕，若是，执行步骤S107，否则执行步骤S106。
于步骤S106中，若判定该表格中的不可更正码字尚未完全解码完毕，依据该高保护性码字的擦除指示符(BIS erasure indicators)产生的该低保护性码字的擦除比特(erasure bits)，对该低保护性码字解码及更正，并执行步骤S105。
于步骤S107中，若步骤S105判定该表格中所有的不可更正码字已经解码完毕，依据该低保护性码字的擦除比特(erasure bits)，继续对还未解码的该低保护性码字解码及更正。
执行完步骤105后，第一次执行步骤107时，需要由该码字数目变量加1处开始对该低保护性码字解码及更正。
于步骤S108中，判断该低保护性码字解码是否解码完毕，若否，将该 码字数目变量加1，并执行步骤S107，若是，则结束解码。
图11是图10的解码方法的时序图，如图11所示，于T0时同时对高保护性码字(BIS)及低保护性码字(LDC)解码。当于X处遇到该低保护性码字无法更正时，记录该不可更正码字至一表格，并继续对该低保护性码字(LDC)解码。当该高保护性码字(BIS)解码完毕后，依据该高保护性码字的擦除指示符(BIS erasure indicators)产生该低保护性码字的擦除比特(erasure bits)，通过该低保护性码字擦除比特(erasure bits)的辅助对该表格中的不可更正码字进行解码(标示O处)。当该表格中所有的不可更正码字解码完毕后，依据该低保护性码字的擦除比特(erasure bits)继续对还未解码的该低保护性码字解码及更正。对记录的不可更正码字的解码也可以放在最后再进行。
图12是本发明解码方法另一实施例的流程图，该解码方法是对一信号进行解码，该信号包含高保护性码字及低保护性码字。首先于步骤S201中初始化一码字数目变量(cnt)，并同时启动高保护性码字(BIS)解码及低保护性码字(LDC)解码。
与以下步骤S203，S206，S207并行的一个处理是：对该高保护性码字(BIS)解码，解码完毕后，再依据高保护性码字(BIS)解码得到的该高保护性码字的擦除指示符产生该低保护性码字的擦除比特。
在另一实施例中，在启动高保护性码字(BIS)解码和低保护性码字(LDC)解码之前，先进行同步码错误检测以取得同步擦除指示符(sync erasureindicators)。对该高保护性码字(BIS)解码完毕后，可以依据高保护性码字(BIS)解码得到的该高保护性码字的擦除指示符和该同步擦除指示符来产生该低保护性码字的擦除比特。
于步骤S202中，判断该高保护性码字(BIS)是否解码完毕，若是，执行步骤S204，否则执行步骤S203。
于步骤S203中，判断该低保护性码字是否不可更正，若是，等待该高保护性码字解码完毕。
于步骤S204中，依据该高保护性码字的擦除指示符(BIS erasureindicators)产生的该低保护性码字的擦除比特(erasure bits)，对该低保护性码 字解码及更正。
于步骤S205中，判断该低保护性码字解码是否解码完毕，若是，结束解码。
于步骤S206中，若步骤S203判定该低保护性码字为可更正，对该低保护性码字解码并更正。
于步骤S207中，将该码字数目变量加1，并执行步骤S202。
于步骤S208中，若步骤S205中判定该低保护性码字解码尚未解码完毕，将该码字数目变量加1，并执行步骤S204。
图13是图12的解码方法的时序图，如图13所示，于T0时同时对高保护性码字(BIS)及低保护性码字(LDC)解码。当于T3时，遇到该低保护性码字无法更正，暂停对该低保护性码字(LDC)解码，并等待该高保护性码字(BIS)解码完毕。当该高保护性码字(BIS)解码完毕后，依据该低保护性码字的擦除比特(erasure bits)继续对该低保护性码字解码及更正。
由前述说明可知，已知高密度记录媒体的解码流程为：解调→解交错→突发指示子码(BIS)解码-＞长距离码(LDC)解码。长距离码(LDC)通常需要等到突发指示子码(BIS)解码完成之后，才有足够的突发指示子码(BIS)的高保护性码字擦除指示符(BIS erasure indicator)，来设定长距离码的擦除比特(erasure bits)，以增进低保护性码字解码装置570解码长距离码(LDC)的解码效能。而本发明技术则是突发指示子码(BIS)的解码动作与长距离码(LDC)的解码动作可以同时进行，如此可以节省等待突发指示子码(BIS)解码完成的时间。
又，以突发指示子码(BIS)块的格式而言，突发指示子码解交错后的坐是不连续的，亦即不是顺着每个码的方向。若是将突发指示子码(BIS)以方便解码的形式存储于DRAM之中，例如突发指示子码(BIS)块顺着每个码方向的形式，在解交错后写入DRAM及解码后再读取DRAM中错误的比特进行更正写回DRAM，这些存取DRAM的动作是没有效率且浪费时间的。
因此本发明的一实施例提出一种解码系统与方法，先解交错后再存储产生的高保护性码字(BIS)及低保护性码字(LDC)，可以缩短解码所耗费的时 间，且可以有效率地使用DRAM，节省DRAM的带宽，提升高密度记录媒体的解码效率，符合日后需要高倍速读取高密度记录媒体的需求。
本发明技术可使得高保护性码字解码装置540与低保护性码字解码装置570同时对突发指示子码(BIS)与长距离码(LDC)进行解码的动作，节省已知的解码方法中长距离码(LDC)的解码需等待突发指示子码(BIS)完成解码的等待时间，并且通过使用存取速度较快的第一存储器530，来存储突发指示子码(BIS)以及突发指示子码的高保护性码字擦除指示符(BIS erasureindicator)，减少存取速度较慢的第二存储器560的使用，使得第二存储器560的带宽可以更有效率地应用，提升高密度记录媒体的解码效率，符合日后需要高倍速读取高密度记录媒体的需求。
虽然本发明所揭露的实施方式如上，但是所述的内容并非用来直接限定本发明的专利保护范围。任何本发明所属技术领域中具有通常技术知识的人员，在不脱离本发明所提出的精神和范围的前提下，可以在实施的形式上及细节上作一些更改。本发明的专利保护范围，仍须以所附的权利要求书范围所界定为准。
Claims (10)
1.一种解码系统，其特征在于，包含：
一高保护性码字解码装置，用以在启动后对高保护性码字予以解码及更正，以产生具有位置信息的高保护性码字擦除指示符；
一突发指示子码BIS至长距离码LDC擦除生成装置，用以依据所述高保护性码字擦除指示符产生低保护性码字的擦除比特；
一低保护性码字解码装置，用以在所述高保护性码字解码装置启动的同时，启动对低保护性码字的解码及更正，当所述低保护性码字超出所述低保护性码字解码装置的解码能力时，所述低保护性码字解码装置依据所述低保护性码字的擦除比特，以对该低保护性码字解码及更正；
一第一存储器，用于存储该高保护性码字；
一第二存储器，用于存储该低保护性码字；
该高保护性码字解码装置连接至该第一存储器，用于将该高保护性码字予以解码及更正至该第一存储器，以产生高保护性码字擦除指示符；
该BIS至LDC擦除生成装置，连接至该第一存储器，获取该高保护性码字擦除指示符以产生该低保护性码字的擦除比特；
该低保护性码字解码装置，连接至该第二存储器及该BIS至LDC擦除生成装置，用于对该低保护性码字予以解码及更正至该第二存储器。
2.如权利要求1所述的系统，其特征在于，还包含：
一解交错装置，耦合至该第一存储器及该第二存储器，接收一解调信号并对该解调信号执行解交错运算，以产生该高保护性码字及该低保护性码字。
3.如权利要求2所述的系统，其特征在于，还包含：
一解调装置，耦合至该解交错装置，接收一调制信号并对该调制信号执行解调运算以产生该解调信号。
4.如权利要求3所述的系统，其特征在于，还包含：
一同步错误检测装置，耦合至该解调装置及该第一存储器，以检测该解调信号的同步码的错误，当该解调信号的同步码产生错误时，该同步错误检测装置产生同步擦除指示符，并存储于该第一存储器中；
其中，该BIS至LDC擦除生成装置依据该高保护性码字擦除指示符及该同步擦除指示符产生该擦除比特。
5.如权利要求1所述的系统，其特征在于：
该第一存储器为一静态随机存取存储器；
该第二存储器为一动态随机存取存储器。
6.一种解码系统，其特征在于，包含：
一高保护性码字解码装置，用以在启动后对高保护性码字予以解码及更正，以产生具有位置信息的高保护性码字擦除指示符；
一突发指示子码BIS至长距离码LDC擦除生成装置，用以依据所述高保护性码字擦除指示符产生低保护性码字的擦除比特；
一低保护性码字解码装置，用以在所述高保护性码字解码装置启动的同时，启动对低保护性码字的解码及更正，当所述低保护性码字超出所述低保护性码字解码装置的解码能力时，所述低保护性码字解码装置依据所述低保护性码字的擦除比特，以对该低保护性码字解码及更正；
一解调装置，接收一调制信号并对该调制信号执行解调运算以产生一解调信号，其中该解调信号包含高保护性码字及低保护性码字；
一第一解交错装置，耦合至该解调装置，接收该解调信号，并对该解调信号的高保护性码字执行解交错运算，以产生解交错高保护性码字；
一第一存储器，耦合至该第一解交错装置，用于存储该解交错高保护性码字；
一第二存储器，连接至该解调装置，用于存储该解调信号的该低保护性码字；
一第二解交错装置，耦合至该第二存储器，以对该低保护性码字执行解交错运算，以产生解交错低保护性码字；
该高保护性码字解码装置连接至该第一存储器，用于将该解交错高保护性码字予以解码及更正至该第一存储器，以产生该高保护性码字擦除指示符；
该BIS至LDC擦除生成装置，连接至该第一存储器，获取该高保护性码字擦除指示符以产生该低保护性码字的擦除比特；
该低保护性码字解码装置，分别连接至该第二存储器、该第二解交错装置和该BIS至LDC擦除生成装置，用于将该解交错低保护性码字予以解码及更正至该第二存储器。
7.如权利要求6所述的系统，其特征在于，还包含：
一同步错误检测装置，耦合至该解调装置及该第一存储器，以检测该解调信号的同步码的错误，当该解调信号的同步码产生错误时，该同步错误检测装置产生同步擦除指示符，并存储于该第一存储器中；
其中，该BIS至LDC擦除生成装置依据该高保护性码字擦除指示符及该同步擦除指示符产生该擦除比特。
8.如权利要求6所述的系统，其特征在于：
该第一存储器为一静态随机存取存储器；
该第二存储器为一动态随机存取存储器。
9.一种解码方法，用于对一信号进行解码，该信号包含高保护性码字及低保护性码字，其特征在于，包括：
解码时，同时启动对该高保护性码字和该低保护性码字的解码；
对该高保护性码字解码得到该高保护性码字擦除指示符，再依据该高保护性码字擦除指示符产生该低保护性码字的擦除比特；
对该低保护性码字的解码过程中，对无该擦除比特辅助解码时不可更正的低保护性码字，在该擦除比特产生后，再依据该擦除比特对该不可更正的低保护性码字解码；
其中：
在该擦除比特产生前如发现有不可更正的低保护性码字，则记录下来，继续对后续码字解码，在该擦除比特产生后再依据该擦除比特对这些不可更正的低保护性码字及未经解码的低保护性码字解码；或者
在该擦除比特产生前如发现有不可更正的低保护性码字，则暂停，等待该擦除比特产生，再依据该擦除比特从该不可更正的低保护性码字开始继续解码。
10.如权利要求9所述的解码方法，其特征在于，该信号还包含同步码：
在启动解码之前，还包括对该信号的同步码进行检错以得到同步擦除指示符；
该低保护性码字的擦除比特是依据该高保护性码字擦除指示符和该同步擦除指示符产生的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100019416A CN101477823B (zh) | 2009-01-21 | 2009-01-21 | 一种解码系统与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100019416A CN101477823B (zh) | 2009-01-21 | 2009-01-21 | 一种解码系统与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101477823A CN101477823A (zh) | 2009-07-08 |
| CN101477823B true CN101477823B (zh) | 2010-12-29 |
Family
ID=40838514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100019416A Expired - Fee Related CN101477823B (zh) | 2009-01-21 | 2009-01-21 | 一种解码系统与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101477823B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106162318A (zh) * | 2015-04-28 | 2016-11-23 | 晨星半导体股份有限公司 | 时间解交错电路与执行时间解交错处理的方法 |
| US10387246B2 (en) * | 2017-06-26 | 2019-08-20 | Western Digital Technologies, Inc. | Method and system for scanning for erased flash memory pages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085839A1 (en) * | 2002-04-05 | 2003-10-16 | Koninklijke Philips Electronics N.V. | Method and apparatus for embedding an additional layer of error correction into an error correcting code |
| EP1453209A2 (en) * | 2003-02-25 | 2004-09-01 | Samsung Electronics Co., Ltd. | Apparatus and method generating error flags for errors and erasures decoding |
| CN1643598A (zh) * | 2002-09-02 | 2005-07-20 | Lg电子株式会社 | 纠正高密度记录介质上的数据的方法 |
-
2009
- 2009-01-21 CN CN2009100019416A patent/CN101477823B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085839A1 (en) * | 2002-04-05 | 2003-10-16 | Koninklijke Philips Electronics N.V. | Method and apparatus for embedding an additional layer of error correction into an error correcting code |
| CN1643598A (zh) * | 2002-09-02 | 2005-07-20 | Lg电子株式会社 | 纠正高密度记录介质上的数据的方法 |
| EP1453209A2 (en) * | 2003-02-25 | 2004-09-01 | Samsung Electronics Co., Ltd. | Apparatus and method generating error flags for errors and erasures decoding |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101477823A (zh) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192499B1 (en) | Device and method for extending error correction beyond one sector time | |
| CN100444271C (zh) | 产生用于纠错的错误标记的装置和方法 | |
| EP1500200B1 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
| US6594794B1 (en) | Reed-Solomon decoding of data read from DVD or CD supports | |
| US20080270714A1 (en) | Block Interleaving with Memory Table of Reduced Size | |
| CN1779838B (zh) | 执行可变数量的纠错重复的数字信号处理方法和装置 | |
| WO2000023997A2 (en) | Multi-level error detection and correction technique for data storage recording device | |
| KR910001056B1 (ko) | 정보기억장치 | |
| US6662335B1 (en) | Method and apparatus for accessing DVD data | |
| US20100277823A1 (en) | Magnetic disc controller and method | |
| CN101477823B (zh) | 一种解码系统与方法 | |
| US7747925B2 (en) | Apparatus and method for error correction code striping | |
| CN101919694A (zh) | 一种多导联动态切换的心电数据存储方法 | |
| WO2007114564A1 (en) | Method and apparatus to data encode and decode, storage medium having recorded thereon program to implement the method, and system to drive the storage medium | |
| CN101729193A (zh) | 编码方法和装置、解码方法和装置以及编解码系统 | |
| GB2432691A (en) | Two dimensional error correction | |
| US8291286B2 (en) | Decoding system and method for high-density recording medium | |
| TWI260863B (en) | Method and apparatus for decoding multiword information | |
| CN102270484B (zh) | 光储存媒体的写入方法及装置 | |
| JP2008192208A (ja) | 磁気ディスクコントローラおよび方法 | |
| EP2345033B1 (en) | Method and apparatus for erasure decoding an ecc coded bitstream | |
| JP2000057712A (ja) | データ再生装置およびこれを具備した電子機器 | |
| CN102377517B (zh) | Fm多路信号的处理装置 | |
| JPH07303094A (ja) | Ｆｍ多重放送受信機 | |
| JP2004055065A (ja) | データ処理装置およびデータ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101229 Termination date: 20180121 |