CN111060807A - 基于SoC的高速集成电路测试平台及其测试方法 - Google Patents

Abstract

本发明涉及一种基于SoC的高速集成电路测试平台，包括主板，以及分别与主板电连接的互联底板或/和扩展结构或/和外设结构，所述主板包括主板异构SoC处理器，以及与所述主板异构SoC处理器连接的内部支持电路、配置与外围调用电路；主板异构SoC处理器包括设置在同一芯片内的主板ARM处理器和与所述主板ARM处理器连接的主板FPGA可编程逻辑器件。本发明公开了一种基于SoC的可靠、高精、高速集成电路测试平台，能够提升半导体集成电路测试效率、提高兼容性和通信性能。

Description

基于SoC的高速集成电路测试平台及其测试方法

技术领域

本发明涉及电路测试领域，尤其涉及集成电路测试平台领域，具体涉及一种基于SoC的高速集成电路测试平台及其检测方法。

背景技术

集成电路测试技术基本原理。集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出响应和预期输出进行比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。成电路测试的基本模型如图1所示。

被测电路DUT(Device Under Test)可作为一个已知功能的实体，测试依据原始输入X和网络功能集F(x),确定原始输出响应Y,并分析Y是否表达了电路网络的实际输出。因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输入应用于被测器件，并分析其输出的正确性，最后经过分析处理得到测试结果。

集成电路测试技术基本过程。随着半导体技术的飞速发展，集成电路的集成度不断提高，芯片尺寸的不断缩小，单位面积功耗和引脚数不断增加，测试的难度和费用也越来越高。当前大规模数字集成电路测试已完全依赖于自动测试设备(Automatic TestEquipment, ATE)。对于测试工程师而言，主要任务是根据被测器件的产品规范，利用ATE的软、硬件资源对DUT施加激励信号，收集响应信号，最后将输出响应信号与预期要得到的信号进行对比，经过数据分析并得到结论。

常见集成电路测试仪架构。现阶段常见的集成电路测试多为混合信号集成电路测试系统，当前主流混合集成电路测试系统的体系结构大多数是基于总线、模块化、标准化概念。常见的总线结构为自定义总线结构。

自定义总线结构是由集成电路测试系统的发展历史决定的。早期的数字测试系统和模拟测试系统出现时，标准总线的概念尚未确立，各厂商根据自身产品沿革，只开发适配与自身产品的设备。近年来由于国内外集成电路产业高速发展，电路的密度增加，电路也高度的集成化，逐步的形成了较为统一的“模块化”外设（接口与协议仍难以统一），如图2所示。

全球半导体市场在2017年高速增长21.6%以后，2018年全球半导体行业增长变换，根据美国半导体产业协会(SIA)发布的数据2018年全球半导体销售额同比2017年增长约13.7%。从区域划分来看，中国作为最大的半导体应用市场，年度销售增长20.5%；美洲销售年增长16.4%；欧洲年增长12.1%；日本年增长9.2%；亚太及其它地区年增17.4%。而在半导体与集成电路的封装测试行业，根据国家统计局数据显示，IC的封测占比为33.6%。

在高速发展的封测市场环境中，伴随着半导体与集成电路市场需求的上升，半导体与集成电路厂商对产能的要求日益加剧，而产能的提升通常可通过如下方式提升：

（1）通过增加生产人力资源，延长设备工作时间，提升设备利用率，从而提升产能；

（2）通过改良技术从而提升生产与测试设备的效率，从而提升产能；

（3）通过增加生产与测试设备的数目提升产能。

在上述现有技术的基础上，传统的集成电路测试系统，如图3所示，其设备采用的多为基于PCI/PCIe的测试结构，大批量数据通常利用PCIe的高速通信完成，端口通信两种板卡均可实现，基于这两种传统的PC总线虽然能够对板卡进行良好的管理与通信，但是对于需要高速、高同步、高扩展性的集成电路测试系统而言，板卡存在扩展上限，并且，多板卡的同步结构难以实现。如图3所示，现有技术中板卡1~板卡8由于PCIe与PCI协议约束，其不能在总线层级进行并发传输，此外，此种传输方式的传输带宽将被PCIe 的Switch所限制，传输速率容易达到上限，此外，其扩展性受到限制。

发明内容

本发明克服了现有技术的不足，提供一种基于SoC的可靠、高精、高速集成电路测试平台，能够提升半导体集成电路测试效率、提高兼容性和通信性能。

为达到上述目的，本发明采用的技术方案为：一种基于SoC的高速集成电路测试平台，包括主板，以及分别与主板电连接的互联底板或/和扩展结构或/和外设结构，所述主板包括主板异构SoC处理器，以及与所述主板异构SoC处理器连接的内部支持电路、配置与外围调用电路；主板异构SoC处理器包括设置在同一芯片内的主板ARM处理器和与所述主板ARM处理器连接的主板FPGA可编程逻辑器件。

本发明一个较佳实施例中，异构SoC处理器中的主板FPGA可编程逻辑器件包括与所述主板ARM处理器互联的主板总线互联结构，以及与所述主板总线互联结构互联的板卡管理接口控制器、RAM控制器、主板总线控制器、中断处理器、同步信号发生器、时钟信号发生器、主板FPGA外设控制器。

本发明一个较佳实施例中，内部支持电路包括与所述主板异构SoC处理器电连接的时钟源、电源管理电路、外设接口、网络接口、内存。

本发明一个较佳实施例中，主板还与互联底板电连接，所述互联底板上设置有用于连接所述主板的主板接口，以及分别与所述主板接口电连接的并行总线接口、数字信号接口、模拟电源接口、远程配置电路。

本发明一个较佳实施例中，所述并行总线接口、数字信号接口用于连接所述扩展结构；所述扩展结构包括与所述主板电连接的若干个IO类扩展卡和若干个存储类扩展卡；所述IO类扩展卡包括与所述互联底板互联的IO类扩展卡FPGA可编程逻辑器件和IO类扩展卡FPGA配置电路，以及与所述IO类扩展卡FPGA可编程逻辑器件电连接的测试电路一，和与测试电路一电连接的扩展接口；所述存储类扩展卡包括与所述互联底板互联的存储类异构SoC处理器和存储类异构SoC处理器配置电路，以及与所述存储类异构SoC处理器电连接的测试电路二，和与测试电路二电连接的测试接口。

本发明一个较佳实施例中，所述IO类扩展卡FPGA可编程逻辑器件，包括设置在同一芯片内的IO类总线控制器、IO类端口寄存器、IO类板卡执行逻辑器；所述IO类总线控制器与所述互联底板连接。

本发明一个较佳实施例中，存储类异构SoC处理器包括，设置在同一芯片内的存储类扩展卡FPGA可编程逻辑器件以及与所述存储类扩展卡FPGA可编程逻辑器件互联的存储类ARM处理器；所述存储类扩展卡FPGA可编程逻辑器件包括与所述互联底板互联的存储类总线控制器、存储类总线互联结构、存储类板卡执行逻辑器；所述存储类总线互联结构与所述存储类ARM处理器互联。

本发明一个较佳实施例中，IO类扩展卡FPGA可编程逻辑器件，包括所述互联底板连接的IO类总线控制器、IO类端口寄存器、IO类板卡执行逻辑器。

本发明一个较佳实施例中，存储类异构SoC处理器包括与所述互联底板互联的存储类总线控制器、存储类总线互联结构、存储类板卡执行逻辑器，以及与所述存储类总线互联结构互联的存储类ARM处理器。

本发明一个较佳实施例中，IO类总线控制器和所述存储类总线控制器内均包括分别连接所述互联底板的总线译码器、中断控制器。

本发明一个较佳实施例中，一种基于SoC的高速集成电路测试平台的测试方法：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；

步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；

步骤3，检测主板中测试参数；测试参数符合需求启动测试；

步骤4，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡；

步骤5，检测选择的扩展结构；主板检测选择的IO类扩展卡，满足检测时板卡状态后；

步骤6，启动测试；由选用的IO类扩展卡中的测试电路一进行集成电路测试；

步骤7，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤8，反馈测试参数，主板读取IO类扩展卡将测试参数，IO类扩展卡将测试参数反馈至主板；

步骤9，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

本发明一个较佳实施例中，基于SoC的高速集成电路测试平台的测试方法：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；

步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；

步骤3，录入测试参数；外设结构中的用户机或工控机发送测试参数给存储类扩展卡，存储类扩展卡写入录入测试参数；

步骤4，启动测试，外设结构中的用户机或工控机驱动主板，主板发送检测请求至存储类扩展卡，检测存储类扩展卡中的测试参数和主板中的测试信号，满足要求，启动集成电路测试；

步骤5，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡或/和存储类扩展卡；

步骤6，检测选择的扩展结构；主板检测选择的IO类扩展卡或/和存储类扩展卡，满足检测所需的板卡状态；

步骤7，启动测试；由选用的IO类扩展卡中的测试电路一或/和存储类扩展卡中的测试电路二，进行集成电路测试；存储类扩展卡能将写入的测试参数读取并写入测试数据；

步骤8，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤9，反馈测试参数，主板读取IO类扩展卡或/和存储类扩展卡测试参数，IO类扩展卡或/和存储类扩展卡将测试参数反馈至主板；

步骤10，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

本发明解决了背景技术中存在的缺陷，本发明的有益效果：

一种基于SoC的可靠、高精、高速集成电路测试平台，能够提升半导体集成电路测试效率、提高兼容性和通信性能。

本发明具备如下优点：

本发明围绕ARM与FPGA可编程逻辑器件的异构架构实现，通过ARM实现测试机的轻量级Linux系统，保证调度的高效，并利用SoC内的FPGA可编程逻辑器件，编写针对集成电路测试而设计的总线控制器，并挂载在系统总线之上，保证各测试设备、电路、接口的实时高速驱动。此外，测试平台支持多种高速/低速、串行/并行接口，为待测器件提供高速并行的测试环境，同时支持插入多高达32个(理论最大为64个)半导体/集成电路专用功能卡与测试卡，从而大幅度提升半导体与集成电路的测试效率，进而提高生产厂商的产能。

（1）利用专为集成电路测试设计的总线提升测试效率；

本发明将传统PC总线进行优化，并加入同步结构、定时结构，构成了专为集成电路定制的高速复合总线。该总线利用FPGA编辑器逻辑实现，作为总线外设IP，并挂载在SoC内的片内高速总线之上，故在FPGA可编程逻辑器件使用硬件逻辑实时稳定控制总线的同时，也能得益于异构SoC内的片内高速总线与轻量化的Linux系统对于资源的合理调配，从而从系统层到底层硬件均做到了高速，高响应速度，短总线周期，从而实现主机与外设扩展卡的高速同步通信。

在通信时间被大幅度优化的同时，通过利用FPGA可编程逻辑器件对中断响应部分进行了特殊操作，使其能够自动化的完成固定式的中断后的系统响应逻辑，从而减少CPU的占用率，提升测试效率。

（2）通过远程配置减少系统成本；

本发明在外设板卡上、互联底板上、主板上均提供了专用的远程配置电路，使开发人员通过以太网能够远程接入该高速测试平台的系统内，对主板、各类扩展卡进行远程升级，有效的减少维护成本，同时提升维护效率，也降低了设计风险。

（3）灵活的板卡管理结构；

本发明在主板上提供了串行通信接口，能够使主板通过互联底板方便的访问到板卡上的只读存储器件中，获取到板卡信息，从而在系统内进行管理。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是现有技术中的集成电路测试基本原理图；

图2是现有技术中的通用测试系统结构图；

图3是现有技术中的传统PC的PCIe/PCI结构图；

图4是本发明中测试平台主板结构示意图；

图5是本发明中互联底板结构图(俯视结构图)；

图6是本发明中测试平台内IO类外设卡结构示意图；

图7是本发明中测试平台内存储类外设卡结构示意图；

图8是本发明中测试平台主板结构；

图9是本发明中IO类扩展卡FPGA实现结构；

图10是本发明中存储类扩展卡结构；

图11是本发明中测试平台软件结构图；

图12是本发明中基于SoC的集成电路测试设备通信结构；

图13是本发明中IO类、存储类外设板卡通信流程。

具体实施方式

现在结合附图和实施例对本发明作进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

本发明利用异构SoC处理器实现，在异构SoC处理器中FPGA可编程逻辑器件中添加了专用的并行总线控制器，中断控制器，并将其挂载在SoC处理器内部总线中。本发明中利用异构SoC处理器，大批量的数据传输能使用千兆以太网实现，并可升级为万兆以太网与光通信。而端口类通信，能直接使用主板对扩展卡进行通信完成。

如图4~图13所示，本发明公开的一种基于SoC的高速集成电路测试平台，包括主板，以及分别与主板电连接的互联底板和扩展结构和外设结构；主板包括主板异构SoC处理器，以及与主板异构SoC处理器连接的内部支持电路、配置与外围调用电路。主板异构SoC处理器包括主板ARM处理器和与主板ARM处理器连接的主板FPGA可编程逻辑器件。主板异构SoC处理器中的主板FPGA可编程逻辑器件包括与主板ARM处理器互联的主板总线互联结构，以及与主板总线互联结构互联的板卡管理接口控制器、RAM控制器、主板总线控制器、中断处理器、同步信号发生器、时钟信号发生器、主板FPGA外设控制器。

进一步的，主板异构SoC处理器可按需选择，主板异构SoC处理器能采用Xilinx的Zynq7000S，Zynq7000，Zynq Ultrascale+系列，Zynq RFSoC系列；Intel(原Altera)的Cyclone V SoC系列，Arria V SoC系列，Arria 10 SoC系列，Stratix 10 SoC系列，AgilexSoC系列等异构SoC。

具体的，内部支持电路包括与主板异构SoC处理器电连接的时钟源、电源管理电路、外设接口、网络接口、内存。外设接口包括IO外设接口、USB Host接口、高速复合总线接口。配置与外围调用电路包括与主板异构SoC处理器电连接的JTAG调试接口、Uart调试接口、EMMC存储器、QSPI Flash存储器、SD卡。进一步的，网络接口包括以太网接口，以太网接口，通过Linux系统支持，具备了完整TCP/IP协议栈，提供与用户机之间的可靠传输。电源管理电路还包括保护电路。

本发明一个较佳实施例中，如图主板还与互联底板电连接，互联底板上设置有用于连接主板的主板接口，以及分别与主板接口电连接的并行总线接口、数字信号接口、模拟电源接口、远程配置电路。并行总线接口、数字信号接口用于连接扩展结构；扩展结构包括与主板电连接的多个IO类扩展卡和多个存储类扩展卡。

具体的，扩展结构可按照功能分类，可分为测试用扩展卡与通信用扩展卡，也可按照通信类型分类，可分为IO类扩展板卡与存储类扩展板卡。本发明侧重于通信结构，故按通信类型进行分类。测试平台在插入以上不同种类的扩展结构后，协同完成集成电路的整体测试流程。

进一步的，主板插入主板接口，互联底板提供与主板应的连接器，并提供可靠的固定装置，将主板的高速通信信号接入至互联底板的主板接口，与此同时，ATX通过互联底板为主板进行供电。并行总线接口作为高速复合总线接口的一部分，提供主板与互联底板上外设结构利用并行总线通信的能力，从而获取极短的通信周期(总线周期≈62.5ns/16bit，总线通信周期≈1.1us)。数字信号接口包含串行通信协议接口（UART,IIC,SPI），同步接口，定时器输出接口，所有输出接口考虑负载情况，均带有驱动器。远程配置电路，为外设卡提供远程配置功能，减少后期维护成本。模拟电源接口，为外设测试板卡提供模拟供电。

本发明一个较佳实施例中，如图6所示，IO类扩展卡包括与互联底板互联的IO类扩展卡FPGA可编程逻辑器件和IO类扩展卡FPGA配置电路，以及与IO类扩展卡FPGA可编程逻辑器件电连接的测试电路一，和与测试电路一电连接的扩展接口。IO类扩展卡FPGA可编程逻辑器件，包括设置在同一芯片内的IO类总线控制器、IO类端口寄存器、IO类板卡执行逻辑器。IO类总线控制器包括分别连接互联底板的总线译码器、中断控制器。

进一步的，IO类扩展卡由于FPGA具备较强的通用性，可按需选择型号，IO类扩展卡能够选用Intel的Cyclone 10 LP系列，Cyclone IV E系列，Xilinx的Spantan6系列，Artix7系列，Lattice的MXO2，MXO3系列，国产紫光同创的Logos PGL22G系列等。

本发明一个较佳实施例中，如图7所示，存储类扩展卡包括与互联底板互联的存储类异构SoC处理器和存储类异构SoC处理器配置电路，以及与存储类异构SoC处理器电连接的测试电路二，和与测试电路二电连接的测试接口。存储类异构SoC处理器包括设置在同一芯片内的存储类扩展卡FPGA可编程逻辑器件以及与存储类扩展卡FPGA可编程逻辑器件互联的存储类ARM处理器；存储类扩展卡FPGA可编程逻辑器件包括与所述互联底板互联的存储类总线控制器、存储类总线互联结构、存储类板卡执行逻辑器；存储类总线互联结构与所述存储类ARM处理器互联。存储类异构SoC处理器包括与互联底板互联的存储类总线控制器、存储类总线互联结构、存储类板卡执行逻辑器，以及与存储类总线互联结构互联的存储类ARM处理器。存储类总线控制器内均包括分别连接互联底板的总线译码器、中断控制器。

进一步的，存储类异构SoC处理器可按需选择，存储类异构SoC处理器可考虑使用Xilinx的Zynq7000S，Zynq7000，Zynq Ultrascale+系列，Zynq RFSoC系列；Intel(原Altera)的Cyclone V SoC系列，Arria V SoC系列，Arria 10 SoC系列，Stratix 10 SoC系列，Agilex SoC系列等异构SoC。

本发明一个较佳实施例中，一种基于SoC的高速集成电路测试平台中直接调用IO类扩展卡中测试电路一的测试方法：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；

步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；

步骤3，检测主板中测试参数；测试参数符合需求启动测试；

步骤4，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡；

步骤5，检测选择的扩展结构；主板检测选择的IO类扩展卡，满足检测时板卡状态后；

步骤6，启动测试；由选用的IO类扩展卡中的测试电路一进行集成电路测试；

步骤7，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤8，反馈测试参数，主板读取IO类扩展卡将测试参数，IO类扩展卡将测试参数反馈至主板；

步骤9，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

本发明一个较佳实施例中，如图13所示，基于SoC的高速集成电路测试平台中调用IO类扩展卡或/和存储类扩展卡的测试方法：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；步骤3，录入测试参数；外设结构中的用户机或工控机发送测试参数给存储类扩展卡，存储类扩展卡写入录入测试参数；步骤4，启动测试，外设结构中的用户机或工控机驱动主板，主板发送检测请求至存储类扩展卡，检测存储类扩展卡中的测试参数和主板中的测试信号，满足要求，启动集成电路测试； 步骤5，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡或/和存储类扩展卡；步骤6，检测选择的扩展结构；主板检测选择的IO类扩展卡或/和存储类扩展卡，满足检测所需的板卡状态；步骤7，启动测试；由选用的IO类扩展卡中的测试电路一或/和存储类扩展卡中的测试电路二，进行集成电路测试；存储类扩展卡能将写入的测试参数读取并写入测试数据；步骤8，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤9，反馈测试参数，主板读取IO类扩展卡或/和存储类扩展卡测试参数，IO类扩展卡或/和存储类扩展卡将测试参数反馈至主板；步骤10，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

以上依据本发明的理想实施例为启示，通过上述的说明内容，相关人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定技术性范围。

Claims (10)

1.一种基于SoC的高速集成电路测试平台，包括主板，以及分别与主板电连接的互联底板或/和扩展结构或/和外设结构，其特征在于：所述主板包括主板异构SoC处理器，以及与所述主板异构SoC处理器连接的内部支持电路、配置与外围调用电路；主板异构SoC处理器包括设置在同一芯片内的主板ARM处理器和与所述主板ARM处理器连接的主板FPGA可编程逻辑器件。

2.根据权利要求1所述的基于SoC的高速集成电路测试平台，其特征在于：所述异构SoC处理器中的主板FPGA可编程逻辑器件包括与所述主板ARM处理器互联的主板总线互联结构，以及与所述主板总线互联结构互联的板卡管理接口控制器、RAM控制器、主板总线控制器、中断处理器、同步信号发生器、时钟信号发生器、主板FPGA外设控制器。

3.根据权利要求1所述的基于SoC的高速集成电路测试平台，其特征在于：所述内部支持电路包括与所述主板异构SoC处理器电连接的时钟源、电源管理电路、外设接口、网络接口、内存。

4.根据权利要求1所述的基于SoC的高速集成电路测试平台，其特征在于：所述主板还与互联底板电连接，所述互联底板上设置有用于连接所述主板的主板接口，以及分别与所述主板接口电连接的并行总线接口、数字信号接口、模拟电源接口、远程配置电路。

5.根据权利要求4所述的基于SoC的高速集成电路测试平台，其特征在于：所述并行总线接口、数字信号接口用于连接所述扩展结构；所述扩展结构包括与所述主板电连接的若干个IO类扩展卡和若干个存储类扩展卡；

所述IO类扩展卡包括与所述互联底板互联的IO类扩展卡FPGA可编程逻辑器件和IO类扩展卡FPGA配置电路，以及与所述IO类扩展卡FPGA可编程逻辑器件电连接的测试电路一，和与测试电路一电连接的扩展接口；

所述存储类扩展卡包括与所述互联底板互联的存储类异构SoC处理器和存储类异构SoC处理器配置电路，以及与所述存储类异构SoC处理器电连接的测试电路二，和与测试电路二电连接的测试接口。

6.根据权利要求5所述的基于SoC的高速集成电路测试平台，其特征在于：所述IO类扩展卡FPGA可编程逻辑器件，包括设置在同一芯片内的IO类总线控制器、IO类端口寄存器、IO类板卡执行逻辑器；所述IO类总线控制器与所述互联底板连接。

7.根据权利要求6所述的基于SoC的高速集成电路测试平台，其特征在于：所述存储类异构SoC处理器包括，设置在同一芯片内的存储类扩展卡FPGA可编程逻辑器件以及与所述存储类扩展卡FPGA可编程逻辑器件互联的存储类ARM处理器；所述存储类扩展卡FPGA可编程逻辑器件包括与所述互联底板互联的存储类总线控制器、存储类总线互联结构、存储类板卡执行逻辑器；所述存储类总线互联结构与所述存储类ARM处理器互联。

8.根据权利要求7所述的基于SoC的高速集成电路测试平台，其特征在于：所述IO类总线控制器和所述存储类总线控制器内均包括分别连接所述互联底板的总线译码器、中断控制器。

9.权利要求1~8中任一权利要求所述的高速集成电路测试平台的测试方法，其特征在于：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；

步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；

步骤3，检测主板中测试参数；测试参数符合需求启动测试；

步骤4，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡；

步骤5，检测选择的扩展结构；主板检测选择的IO类扩展卡，满足检测时板卡状态后；

步骤6，启动测试；由选用的IO类扩展卡中的测试电路一进行集成电路测试；

步骤7，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤8，反馈测试参数，主板读取IO类扩展卡将测试参数，IO类扩展卡将测试参数反馈至主板；

步骤9，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

10.根据权利要求9所述的基于SoC的高速集成电路测试平台的测试方法，其特征在于：

步骤1，启动测试平台；给与主板电连接的外设结构中的用户机或工控机供电；

步骤2，外设结构中的用户机或工控机发送测试信号给主板，主板接收测试信号；

步骤3，录入测试参数；外设结构中的用户机或工控机发送测试参数给存储类扩展卡，存储类扩展卡写入录入测试参数；

步骤4，启动测试，外设结构中的用户机或工控机驱动主板，主板发送检测请求至存储类扩展卡，检测存储类扩展卡中的测试参数和主板中的测试信号，满足要求，启动集成电路测试；

步骤5，选择测试所需的扩展结构；主板选择测试中需要的对应的IO类扩展卡或/和存储类扩展卡；

步骤6，检测选择的扩展结构；主板检测选择的IO类扩展卡或/和存储类扩展卡，满足检测所需的板卡状态；

步骤7，启动测试；由选用的IO类扩展卡中的测试电路一或/和存储类扩展卡中的测试电路二，进行集成电路测试；存储类扩展卡能将写入的测试参数读取并写入测试数据；

步骤8，中断测试；主板向扩展结构发送中断信号，测试完成后，发送中断信号中断测试；

步骤9，反馈测试参数，主板读取IO类扩展卡或/和存储类扩展卡测试参数，IO类扩展卡或/和存储类扩展卡将测试参数反馈至主板；

步骤10，反馈汇总测试参数，主板将总参数反馈给外设结构中的用户机或工控机。

Images