CN108681497A - 一种cpci总线测试装置及方法 - Google Patents

Abstract

本发明提供了一种CPCI总线测试装置及方法，涉及数据传输总线自动化测试技术领域，包括：测试结果显示器、逻辑控制器、待测CPCI主板连接组件、CPCI信号分配路由器、标准PCI网卡控制器和ATX电源。逻辑控制器分别与ATX电源、标准PCI网卡控制器和CPCI信号分配路由器相连接，标准PCI网卡控制器、CPCI信号分配路由器、待测CPCI主板连接组件顺次相连，ATX电源分别与待测CPCI主板连接组件和标准PCI网卡控制器相连接，待测CPCI主板连接组件包括25p连接器和22p连接器，测试结果显示器与逻辑控制器相连接。该技术方案实现了CPCI主板的自动化测试，提高了CPCI主板测试的效率，同时降低了CPCI主板测试的人力成本，缓解了现有的CPCI主板存在总线检测效率低、人力成本高技术问题。

Description

一种CPCI总线测试装置及方法

技术领域

本发明涉及数据传输总线自动化测试技术领域，尤其是涉及一种CPCI总线测试装置及方法。

背景技术

目前，6U CPCI主板均含有CPCI总线功能，且支持CPCI规范，抗震动冲击能力和可靠散热能力得到增强，但是测试CPCI总线的效率偏低，尤其在大量生产含有CPCI总线功能的主板情况下，给测试人员带来很大的压力，劳动强度偏大。而传统测试6U CPCI总线功能是通过在标准的6U CPCI背板上先安装7个标准的外设板，同时主槽上插接好被测CPCI主板，在主板上连接好显示器、键盘和鼠标，再将ATX电源安装到背板上，手动给被测CPCI主板加电，等待主板启动并进入操作系统桌面，加载全部CPCI外设板驱动后，再手动运行外设板对应的测试程序，分别测试每块CPCI外设板的功能，直到所有测试程序都测试正常说明CPCI总线功能测试正常，最后将被测主板手动关机断电。因此，现有的测试CPCI总线技术需要通过人工手动运行外设板的测试程序，不仅流程复杂，耗时长，导致了现有的CPCI主板存在总线检测效率低、人力成本高的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种CPCI总线测试装置及方法，以缓解现有的CPCI主板存在的总线检测效率低、人力成本高的技术问题。

第一方面，本发明实施例提供了一种CPCI总线测试装置，包括：测试结果显示器、逻辑控制器、待测CPCI主板连接组件、CPCI信号分配路由器、标准PCI网卡控制器和ATX电源；

逻辑控制器分别与ATX电源、标准PCI网卡控制器和CPCI信号分配路由器相连接，标准PCI网卡控制器、CPCI信号分配路由器、待测CPCI主板连接组件顺次相连；

ATX电源分别与待测CPCI主板连接组件和标准PCI网卡控制器相连接；

待测CPCI主板连接组件包括25p连接器和22p连接器；

测试结果显示器与逻辑控制器相连接。

进一步的，本发明实施例提供的CPCI总线测试装置中，逻辑控制器包括控制器网口和控制器网卡；控制器网口和控制器网卡与标准PCI网卡控制器连接。

进一步的，本发明实施例提供的CPCI总线测试装置中， 25p连接器采用ERNI923190连接器， 22p连接器采用ERNI 914796连接器。

进一步的，本发明实施例提供的CPCI总线测试装置中， ATX电源的输出电压为+5V和+3.3V。

进一步的，本发明实施例提供的CPCI总线测试装置中， CPCI信号分配路由器内还包括EPM7128STI100译码芯片。

第二方面，本发明实施例提供了一种CPCI总线测试方法，采用如上述实施例中的测试装置，包括：

将外部的待测CPCI主板连接在待测CPCI主板连接组件上，通过ATX电源为逻辑控制器提供常电，并进行端口初始化；

逻辑控制器对其输入端进行扫描，判断是否接收到开始测试指令，当未接收到开始测试指令时，重复执行当前步骤，当接收到开始测试指令后，继续执行下述步骤；

判断与待测CPCI主板连接的待测CPCI主板连接组件的7个逻辑槽是否全部测试完毕，如全部测试完毕，则重复上一步骤，如未完成全部测试则继续执行下述步骤；

逻辑控制器通过调节CPCI信号分配路由器和译码器，依次连通标准PCI网卡控制器与待测CPCI主板连接组件的7个逻辑槽，并启动ATX电源分别为标准PCI网卡控制器和待测CPCI主板连接组件供电；

判断在逻辑控制器设定的倒计时内，待测CPCI主板是否进入桌面并完成控制器网卡配置，且控制器网卡正常运行，如否，则重复执行本步骤，如是，则继续执行下述步骤；

通过逻辑控制器内部的控制器网口和控制器网卡芯片，采用ping命令测试待测CPCI主板的网络通道，将测试结果存储并输出至测试结果显示器。

进一步的，本发明实施例提供的CPCI总线测试方法，还包括：

将待测CPCI主板复位，延时2秒后断开待测CPCI主板供电的ATX电源。

进一步的，本发明实施例提供的CPCI总线测试方法中，测试结果显示器还用于显示当前测试进度。

本发明实施例带来了以下有益效果：本发明实施例所提供的CPCI总线测试装置及方法，其中，装置包括：测试结果显示器、逻辑控制器、待测CPCI主板连接组件、CPCI信号分配路由器、标准PCI网卡控制器和ATX电源。逻辑控制器分别与ATX电源、标准PCI网卡控制器和CPCI信号分配路由器相连接，标准PCI网卡控制器、CPCI信号分配路由器、待测CPCI主板连接组件顺次相连，ATX电源分别与待测CPCI主板连接组件和标准PCI网卡控制器相连接，待测CPCI主板连接组件包括25p连接器和22p连接器，测试结果显示器与逻辑控制器相连接。该技术方案通过采用逻辑控制器与标准PCI网卡控制器相结合的技术，实现了CPCI主板的自动化测试，提高了CPCI主板测试的效率，进而提高了其主板量产速度，同时降低了CPCI主板测试的人力成本，从而缓解了现有的CPCI主板存在的总线检测效率低、人力成本高的技术问题。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种CPCI总线测试装置的结构图；

图2为本发明实施例提供的一种CPCI总线测试方法的流程图。

图标：

100-测试结果显示器；200-逻辑控制器；300-待测CPCI主板连接组件；310-25p连接器；320-22p连接器；400-CPCI信号分配路由器；500-标准PCI网卡控制器；600-ATX电源。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，CPCI主板的传统测试方法是通过在标准的6U CPCI背板上先安装7个标准的外设板，同时主槽上插接好被测CPCI主板，在主板上连接好显示器、键盘和鼠标，再将ATX电源安装到背板上，手动给被测CPCI主板加电，手动运行外设板对应的测试程序，分别测试每块CPCI外设板的功能，可见， CPCI总线测试多基于手动操作，其测试效率偏低，尤其在大量生产含有CPCI总线功能的主板情况下，给测试人员带来很大的压力，劳动强度偏大，基于此，本发明实施例提供的一种CPCI总线测试装置及方法，可以提高了CPCI主板测试的效率，降低了CPCI主板测试的人力成本。

实施例一：

参见图1，本发明实施例所提供的一种CPCI总线测试装置的结构图。本发明实施例提供的一种CPCI总线测试装置，包括：测试结果显示器100、逻辑控制器200、待测CPCI主板连接组件300、CPCI信号分配路由器400、标准PCI网卡控制器500和ATX电源600。该测试装置采用待测CPCI主板连接组件提供了对外的标准6U CPCI槽，用于安装待测CPCI主板，完成基本连接后，启动测试，测试装置实现64bit CPCI主板总线的自动化测试，并将测试结果进行直观的显示。

逻辑控制器200分别与ATX电源600、标准PCI网卡控制器500和CPCI信号分配路由器400相连接，标准PCI网卡控制器500、CPCI信号分配路由器400、待测CPCI主板连接组件300顺次相连。逻辑控制器200选用的是ST公司的STM32F107VCT6 ARM微控制器，用于将标准PCI网卡按顺序接入被测6U CPCI主板，还用于将测试结果存储并显示到测试结果显示器中。进一步的，本发明实施例提供的CPCI总线测试装置中，逻辑控制器200包括控制器网口和控制器网卡；控制器网口和控制器网卡与标准PCI网卡控制器连接。进一步的，本发明实施例提供的CPCI总线测试装置中，标准PCI网卡控制器500选用的是Intel公司的NH82546GB网卡控制器芯片，当连接到6U CPCI主板的CPCI总线后，主板在启动过程中对其初始化后可实现以太网功能。

ATX电源600分别与待测CPCI主板连接组件300和标准PCI网卡控制器500相连接。进一步的，本发明实施例提供的CPCI总线测试装置中，ATX电源600采用金河田公司的型号为腾龙650的电源，ATX电源的输出电压为+5V和+3.3V。ATX电源为待测CPCI主板连接组件和标准PCI网卡控制器的输出电压为+5V，ATX电源为逻辑控制器提供的输出电压为+3.3V。

待测CPCI主板连接组件300包括25p连接器310和22p连接器320。进一步的，本发明实施例提供的CPCI总线测试装置中，25p连接器310采用ERNI 923190连接器， 22p连接器320采用ERNI 914796连接器，待测CPCI主板连接组件300主要用于安装6U CPCI主板，将主板上的CPCI总线与测试装置连接。

测试结果显示器100与逻辑控制器200相连接。本发明实施例提供的CPCI总线测试装置中，测试结果显示器100选用的是LED点阵显示器，主要用于实时显示CPCI总线自动化测试的测试结果。

进一步的，本发明实施例提供的CPCI总线测试装置中，CPCI信号分配路由器400采用IDT公司的QS3253高速开关芯片，CPCI信号分配路由器400内还包括ALTERA公司的EPM7128STI100译码芯片。CPCI信号分配路由器400用于在逻辑控制器的控制下，经过EPM7128STI100芯片译码作用，实现连接或断开被测6U CPCI主板和标准PCI网卡的连接。

本发明实施例提供的CPCI总线测试装置的工作过程为：先将被测的6U CPCI主板安装到测试装置的待测CPCI主板连接组件上，接入ATX电源的+3.3VSB常电，为逻辑控制器供电，逻辑控制器完成端口的初始化后，逻辑控制器对其输入端进行扫描，判断是否接收到开始测试指令，直到扫描到“开始测试”指令后，逻辑控制器继续判断与待测CPCI主板连接的待测CPCI主板连接组件的7个逻辑槽是否全部测试完毕，如未完成全部测试则通过调节CPCI信号分配路由器和译码器，依次连通标准PCI网卡控制器与待测CPCI主板连接组件的7个逻辑槽，并启动ATX电源分别为标准PCI网卡控制器和待测CPCI主板连接组件供电，同时逻辑控制器开始倒计时，逻辑控制器判断在逻辑控制器设定的倒计时内，当待测CPCI主板进入系统桌面后，并完成控制器网卡芯片配置，且控制器网卡芯片工作正常后，逻辑控制器通过其内部的控制器网口和控制器网卡芯片，采用ping命令测试待测CPCI主板的网络通道是否连通，将测试结果存储并输出至测试结果显示器，最后，将被测6U CPCI主板复位，延时2秒后自动切断被测6U CPCI主板的电源。另外，在测试待测CPCI主板连接组件的7个逻辑槽时，每次给被测6U CPCI主板加电测试CPCI总线前，微控制器都会按CPCI规范要求向网卡芯片提供不同的CPCI总线资源，如不同的中断路由、不同的IDSEL号和不同的仲裁通道。如果已完成CPCI总线测试，则逻辑控制器会一直扫描“开始测试”指令，直到扫描到该指令为止，执行下一次测试。

本发明实施例所提供的CPCI总线测试装置，包括：测试结果显示器、逻辑控制器、待测CPCI主板连接组件、CPCI信号分配路由器、标准PCI网卡控制器和ATX电源。逻辑控制器分别与ATX电源、标准PCI网卡控制器和CPCI信号分配路由器相连接，标准PCI网卡控制器、CPCI信号分配路由器、待测CPCI主板连接组件顺次相连，ATX电源分别与待测CPCI主板连接组件和标准PCI网卡控制器相连接，待测CPCI主板连接组件包括25p连接器和22p连接器，测试结果显示器与逻辑控制器相连接。该技术方案通过采用逻辑控制器与标准PCI网卡控制器相结合的技术，实现了CPCI主板的自动化测试，提高了CPCI主板测试的效率，进而提高了其主板量产速度，同时降低了CPCI主板测试的人力成本，从而缓解了现有的CPCI主板存在的总线检测效率低、人力成本高的技术问题。

实施例二：

参见图2，本发明实施例提供的一种CPCI总线测试方法的流程图。本发明实施例提供的一种CPCI总线测试方法，包括：

步骤一：将外部的待测CPCI主板连接在待测CPCI主板连接组件上，通过ATX电源为逻辑控制器提供常电，并进行端口初始化。逻辑控制器选用的是ST公司的STM32F107VCT6 ARM微控制器，用于将标准PCI网卡按顺序接入被测6U CPCI主板，还用于将测试结果存储并显示到测试结果显示器中。进一步的，逻辑控制器包括控制器网口和控制器网卡；控制器网口和控制器网卡与标准PCI网卡控制器连接。进一步的，待测CPCI主板连接组件包括25p连接器和22p连接器。进一步的，本发明实施例提供的CPCI总线测试方法中，25p连接器采用ERNI923190连接器，22p连接器采用ERNI 914796连接器，待测CPCI主板连接组件主要用于安装6U CPCI主板，将主板上的CPCI总线与测试装置连接。进一步的，本发明实施例提供的CPCI总线测试方法中，ATX电源采用金河田公司的型号为腾龙650的电源，ATX电源的输出电压为+5V和+3.3V。ATX电源为待测CPCI主板连接组件和标准PCI网卡控制器的输出电压为+5V，ATX电源为逻辑控制器提供的输出电压为+3.3V。

步骤二：逻辑控制器对其输入端进行扫描，判断是否接收到开始测试指令，当未接收到开始测试指令时，重复执行当前步骤二，当接收到开始测试指令后，继续执行下述步骤三。

步骤三：逻辑控制器判断与待测CPCI主板连接的待测CPCI主板连接组件的7个逻辑槽是否全部测试完毕，如全部测试完毕，则重复上一步骤二，如未完成全部测试则继续执行下述步骤四。

步骤四：逻辑控制器通过调节CPCI信号分配路由器和译码器，依次连通标准PCI网卡控制器与待测CPCI主板连接组件的7个逻辑槽，并启动ATX电源分别为标准PCI网卡控制器和待测CPCI主板连接组件供电。进一步的，本发明实施例提供的CPCI总线测试方法中，CPCI信号分配路由器采用IDT公司的QS3253高速开关芯片，CPCI信号分配路由器内还包括ALTERA公司的EPM7128STI100译码芯片。CPCI信号分配路由器用于在逻辑控制器的控制下，经过EPM7128STI100芯片译码作用，实现连接或断开被测6U CPCI主板和标准PCI网卡的连接。

步骤五：逻辑控制器判断在逻辑控制器设定的倒计时内，待测CPCI主板是否进入桌面并完成控制器网卡配置，且控制器网卡正常运行，如否，则重复执行本步骤五，如是，则继续执行下述步骤六。

步骤六：逻辑控制器通过其内部的控制器网口和控制器网卡芯片，采用ping命令测试待测CPCI主板的网络通道，将测试结果存储并输出至测试结果显示器。

进一步的，本发明实施例提供的CPCI总线测试方法，还包括：

步骤七：逻辑控制器将待测CPCI主板复位，延时2秒后断开待测CPCI主板与供电ATX电源的连接。

进一步的，本发明实施例提供的CPCI总线测试方法中，测试结果显示器还用于显示当前测试进度。本发明实施例提供的CPCI总线测试方法中，测试结果显示器选用的是LED点阵显示器。

本发明实施例所提供的CPCI总线测试方法，包括：将被测的6U CPCI主板安装到测试装置的待测CPCI主板连接组件上，接入ATX电源常电，逻辑控制器进行初始化，并对其输入端进行扫描，直到扫描到“开始测试”指令后，逻辑控制器继续判断与待测CPCI主板连接的待测CPCI主板连接组件的7个逻辑槽是否全部测试完毕，如未完成全部测试，则通过调节CPCI信号分配路由器和译码器，依次连通标准PCI网卡控制器与待测CPCI主板连接组件的7个逻辑槽，并启动ATX电源分别为标准PCI网卡控制器和待测CPCI主板连接组件供电，当待测CPCI主板进入系统桌面后，并完成控制器网卡芯片配置，且控制器网卡芯片工作正常后，逻辑控制器通过其内部的控制器网口和控制器网卡芯片，采用ping命令测试待测CPCI主板的网络通道是否连通，将测试结果存储并输出至测试结果显示器。该技术方案通过采用逻辑控制器与标准PCI网卡控制器相结合的技术，实现了CPCI主板的自动化测试，提高了CPCI主板测试的效率，进而提高了其主板量产速度，同时降低了CPCI主板测试的人力成本，从而缓解了现有的CPCI主板存在的总线检测效率低、人力成本高的技术问题。

在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种CPCI总线测试装置，其特征在于，包括：测试结果显示器、逻辑控制器、待测CPCI主板连接组件、CPCI信号分配路由器、标准PCI网卡控制器和ATX电源；

所述逻辑控制器分别与所述ATX电源、标准PCI网卡控制器和CPCI信号分配路由器相连接，所述标准PCI网卡控制器、CPCI信号分配路由器、待测CPCI主板连接组件顺次相连；

所述ATX电源分别与所述待测CPCI主板连接组件和标准PCI网卡控制器相连接；

所述待测CPCI主板连接组件包括25p连接器和22p连接器；

所述测试结果显示器与所述逻辑控制器相连接。

2.根据权利要求1所述的装置，其特征在于，所述逻辑控制器包括控制器网口和控制器网卡；所述控制器网口和控制器网卡与所述标准PCI网卡控制器连接。

3.根据权利要求1所述的装置，其特征在于，所述25p连接器采用ERNI 923190连接器，所述22p连接器采用ERNI 914796连接器。

4.根据权利要求1所述的装置，其特征在于，所述ATX电源的输出电压为+5V和+3.3V。

5.根据权利要求1所述的装置，其特征在于，所述CPCI信号分配路由器内还包括EPM7128STI100译码芯片。

6.一种CPCI总线测试方法，采用如权利要求1所述的测试装置，其特征在于，包括：

将外部的待测CPCI主板连接在待测CPCI主板连接组件上，通过ATX电源为逻辑控制器提供常电，并进行端口初始化；

逻辑控制器对其输入端进行扫描，判断是否接收到开始测试指令，当未接收到开始测试指令时，重复执行当前步骤，当接收到开始测试指令后，继续执行下述步骤；

判断与待测CPCI主板连接的待测CPCI主板连接组件的7个逻辑槽是否全部测试完毕，如全部测试完毕，则重复上一步骤，如未完成全部测试则继续执行下述步骤；

逻辑控制器通过调节CPCI信号分配路由器和译码器，依次连通标准PCI网卡控制器与待测CPCI主板连接组件的7个逻辑槽，并启动ATX电源分别为标准PCI网卡控制器和待测CPCI主板连接组件供电；

判断在逻辑控制器设定的倒计时内，待测CPCI主板是否进入桌面并完成控制器网卡配置，且控制器网卡正常运行，如否，则重复执行本步骤，如是，则继续执行下述步骤；

通过逻辑控制器内部的控制器网口和控制器网卡芯片，采用ping命令测试待测CPCI主板的网络通道，将测试结果存储并输出至测试结果显示器。

7.根据权利要求6所述的方法，其特征在于，还包括：

将待测CPCI主板复位，延时2秒后断开待测CPCI主板供电的ATX电源。

8.根据权利要求6所述的方法，其特征在于，所述测试结果显示器还用于显示当前测试进度。