CN113419164A - 芯片测试与引脚复用单元、芯片测试与引脚复用方法 - Google Patents
芯片测试与引脚复用单元、芯片测试与引脚复用方法 Download PDFInfo
- Publication number
- CN113419164A CN113419164A CN202110971169.1A CN202110971169A CN113419164A CN 113419164 A CN113419164 A CN 113419164A CN 202110971169 A CN202110971169 A CN 202110971169A CN 113419164 A CN113419164 A CN 113419164A
- Authority
- CN
- China
- Prior art keywords
- chip
- pins
- module
- signal
- pin multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请实施例公开了芯片测试与引脚复用单元、芯片测试与引脚复用方法。芯片测试与引脚复用单元,应用于芯片,芯片包括M个芯片功能单元、M个引脚和芯片测试与引脚复用单元,芯片功能单元和引脚一一对应;芯片测试与引脚复用单元包括芯片测试模块、引脚复用模块、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数,N的取值为M的取值的2倍,从而通过复用芯片已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
Description
技术领域
本申请涉及集成电路测试领域,具体涉及芯片测试与引脚复用单元、芯片测试与引脚复用方法。
背景技术
在芯片量产之前,芯片需要进入各类芯片测试的测试模式。在测试模式下,该芯片可以通过内置的测试电路对其进行芯片测试。然后,在完成测试之后,该芯片由测试模式进入到正常芯片功能的工作模式,并通过内置的芯片功能电路执行相关的芯片功能,从而保证芯片的出片和运行的质量。
然而,目前芯片的测试模式往往都是利用单独的引脚(PIN脚)进行。这就造成在芯片设计、芯片集成和芯片封装等环节上需要额外新增PIN脚以用于芯片测试,从而导致芯片的体积增大,以及增加芯片在设计、集成和封装上的成本等。
发明内容
本申请提供了一种芯片测试与引脚复用单元和芯片测试与引脚复用方法,以期望通过复用芯片已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
第一方面,本申请提供一种芯片测试与引脚复用单元,应用于芯片,所述芯片包括M个芯片功能单元、M个引脚和所述芯片测试与引脚复用单元,所述芯片功能单元和所述引脚一一对应;所述芯片测试与引脚复用单元包括芯片测试模块、引脚复用模块、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数,N的取值为M的取值的2倍;
所述芯片测试模块通过M个所述第一开关模块和所述引脚复用模块连接M个所述引脚;
所述芯片功能单元各自通过一个所述第二开关模块和所述引脚复用模块连接所述芯片功能单元所对应的一个所述引脚;
所述引脚复用模块分别连接M个所述引脚、M个所述第一开关模块和M个所述第二开关模块;
所述芯片测试模块,用于通过复用M个所述芯片功能单元各自所对应的所述引脚以对所述芯片进行芯片测试;
所述芯片功能单元,用于执行所述芯片功能单元所具备的芯片功能;
所述引脚复用模块,用于通过控制M个所述第一开关模块和M个所述第二开关模块以使得所述芯片测试模块复用M个所述芯片功能单元各自所对应的所述引脚。
可见,本申请的芯片测试与引脚复用单元通过复用芯片已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
另外,由于引脚复用模块可以控制M个第一开关模块和M个第二开关模块,从而可以将M个引脚多次反复分配给芯片测试模块所使用,进而保证芯片可以多次反复进出测试模式,提升芯片测试的效率,以及提高芯片的利用效益。
第二方面,本申请提供一种芯片测试与引脚复用方法,应用于芯片,所述芯片包括M个芯片功能单元、M个引脚和芯片测试与引脚复用单元,所述芯片功能单元和所述引脚一一对应,所述芯片测试与引脚复用单元包括芯片测试模块、引脚复用模块、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数,N的取值为M的取值的2倍;所述方法包括:
在所述芯片上电处于待机状态下,接收唤醒信号,所述唤醒信号用于触发所述芯片进入检测状态;
在所述芯片进入所述检测状态下,通过所述引脚复用模块从M个所述引脚中检测到的信号来控制M个所述第一开关模块和M个所述第二开关模块以使得所述芯片测试模块复用M个所述芯片功能单元各自所对应的所述引脚。
可见,本申请通过复用芯片已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
另外,由于引脚复用模块可以控制M个第一开关模块和M个第二开关模块,从而可以将M个引脚多次反复分配给芯片测试模块所使用,进而保证芯片可以多次反复进出测试模式,提升芯片测试的效率,以及提高芯片的利用效益。
第三方面,本申请提供一种芯片,包括M个芯片功能单元、M个引脚和第一方面中的芯片测试与引脚复用单元,所述芯片功能单元和所述引脚一一对应,M的取值为大于1的整数。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍。显而易见地,下面描述的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种芯片的结构示意图;
图2是本申请实施例提供的又一种芯片的结构示意图;
图3至图6是本申请实施例提供的一种芯片的状态控制与转变的结构示意图;
图7是本申请实施例提供的一种芯片测试与引脚复用方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接、电气连接、可拆卸连接、弹性连接、直接相连、通过中间媒介间接相连、间隔连接等,对此不作具体限制。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。下面结合附图,对本申请实施例进行详细介绍。
请参阅图1,图1是本申请实施例提供的一种芯片的结构示意图。其中,芯片10可以包括:M个芯片功能单元(如芯片功能单元1201、芯片功能单元1202等)、M个引脚(如引脚1301、引脚1302等)和芯片测试与引脚复用单元110,芯片测试与引脚复用单元110可以包括芯片测试模块1101、引脚复用模块1102、M个第一开关模块(如第一开关模块1103、第一开关模块1104等)和M个第二开关模块(如第二开关模块1105、第二开关模块1106),M的取值为大于1的整数,N的取值为M的取值的2倍。
其中,芯片功能单元和引脚可以一一对应。可以理解的是,芯片10已有的芯片功能单元各自对应有引脚。
例如,芯片功能单元1201对应引脚1301、芯片功能单元1202对应引脚1302。
其中,芯片测试模块1101可以通过M个第一开关模块和引脚复用模块1102连接M个引脚。
例如,芯片测试模块1101通过第一开关模块1103、第一开关模块1104和引脚复用模块1102连接引脚1301、引脚1302。
其中,芯片功能单元各自可以通过一个第二开关模块和引脚复用模块1102连接芯片功能单元所对应的一个引脚。
例如,芯片功能单元1201通过第二开关模块1105和引脚复用模块1102连接引脚1301、芯片功能单元1202通过第二开关模块1106和引脚复用模块1102连接引脚1302。
其中,引脚复用模块1102可以分别连接M个引脚、M个第一开关模块和M个第二开关模块。
例如,引脚复用模块1102分别连接引脚1301、引脚1302、第一开关模块1103、第一开关模块1104、第二开关模块1105、第二开关模块1106。
其中,芯片测试模块1101,可以用于通过复用M个芯片功能单元各自所对应的引脚以对芯片10进行芯片测试。
例如,芯片测试模块1101通过复用引脚1301和引脚1302以对芯片10进行芯片测试。
其中,芯片功能单元,可以用于执行芯片功能单元所具备的芯片功能。另外,不同的芯片功能单元可能执行芯片10的不同芯片功能。
其中,引脚复用模块1102,可以用于通过控制M个第一开关模块和M个第二开关模块以使得芯片测试模块1101复用M个芯片功能单元各自所对应的引脚。可以理解的是,引脚复用模块1102可以控制M个第一开关模块和M个第二开关模块和通断状态。
例如,引脚复用模块1102通过控制第一开关模块1103、第一开关模块1104、第二开关模块1105和第二开关模块1106的通断状态以使得芯片测试模块1101复用芯片功能单元1201所对应的引脚1301以及芯片功能单元1202所对应的引脚1302。
需要说明的是,在芯片量产之前,芯片需要进入各类芯片测试的测试模式。在测试模式下,该芯片可以通过内置的测试电路对其进行芯片测试。然后,在完成测试之后,该芯片由测试模式进入到正常芯片功能的工作模式,并通过内置的芯片功能电路执行相关的芯片功能,从而保证芯片的出片和运行的质量。
然而,目前芯片的测试模式往往都是利用单独的引脚(PIN脚)进行。这就造成在芯片设计、芯片集成和芯片封装等环节上需要额外新增PIN脚以用于芯片测试,从而导致芯片的体积增大,以及增加芯片在设计、集成和封装上的成本等。
例如,在图2中,芯片20额外增加了两个引脚以用于芯片测试,即引脚2301和引脚2302,而该两个引脚与芯片功能单元所对应的引脚(芯片功能单元2201对应引脚2303、芯片功能单元2202对应引脚2304)无关。虽然芯片20可以通过芯片测试模块2101重复利用引脚2301和引脚2302以进入测试模式,但是当芯片20完成测试而进入到工作模式以使用芯片功能单元时,额外增加的该两个引脚将处于空闲浪费状态。因此,在芯片的引脚资源尤为紧张的情况下,额外增加用于芯片测试的引脚将增大芯片的体积,以及增加芯片在设计/集成/封装上的成本等。
基于此,本申请实施例的引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以使得芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,再由芯片测试模块通过复用的M个引脚对芯片10进行芯片测试。
可见,本申请实施例的芯片测试与引脚复用单元110通过复用芯片10已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
另外,由于引脚复用模块1102可以控制M个第一开关模块和M个第二开关模块,从而可以将M个引脚多次反复分配给芯片测试模块1101所使用,进而保证芯片10可以多次反复进出测试模式,提升芯片测试的效率,以及提高芯片的利用效益。
结合上述描述,下面对本申请实施例的引脚复用模块1102进行具体说明。
具体的,引脚复用模块1102,可以具体用于通过M个引脚检测第一信号;第一信号可以用于触发引脚复用模块110通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101或者M个芯片功能单元使用。
需要说明的是,本申请的引脚复用模块1102可以通过M个引脚检测芯片10外部的信号以确定是将M个引脚分配给芯片测试模块1101使用还是分配给M个芯片功能模块使用。
例如,若芯片10需要进入测试模式,且引脚复用模块1102通过M个引脚检测到第一信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用。
若芯片10需要进入工作模式,或者芯片10需要由测试模式进入到工作模式,且引脚复用模块1102通过M个引脚检测到第一信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
可选的,第一信号可以包括上拉电压信号或者下拉电压信号。
其中,若引脚复用模块1102通过M个引脚检测到芯片10外的上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用;若引脚复用模块1102通过M个引脚检测到芯片10外的下拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
同理可知,当在芯片10的外部向M个引脚施加下拉电压时,将M个引脚分配给芯片测试模块1101使用,对此不作具体限制。
示例性的,请参阅图3。芯片10上电后处于待机状态。当有唤醒信号产生时,芯片10进入检测状态,并在检测状态下通过引脚复用模块1102对外部向M个引脚施加的信号进行检测。
若引脚复用模块1102通过该M个引脚检测到上拉电压信号,则控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用,从而实现芯片10进入测试模式。
若引脚复用模块1102通过该M个引脚检测到下拉电压信号,则控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用,从而实现芯片10进入工作模式。
若芯片10需要由测试模式进入到工作模式,且引脚复用模块1102通过该M个引脚检测到下拉电压信号,则控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用,从而实现芯片10由测试模式进入到工作模式。
在工作模式下,芯片10可以根据当前状态选择是否进入待机状态,如此不断循环,从而根据实际需求保证芯片10在测试模式和工作模式之间的随意切换,以及实现对M个引脚的复用目的。
具体的,引脚复用模块1102,可以具体用于通过M个引脚在预设时间内检测是否存在第二信号;第二信号可以用于触发引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块使用;其中,若在预设时间内检测到第二信号,则引脚复用模块1102将M个引脚分配给芯片测试模块1101使用;若在预设时间内未检测到第二信号,则引脚复用模块1102将M个引脚分配给M个芯片功能单元使用。
需要说明的是,与上述不同的是,本申请还考虑不需要检测外部的信号来触发引脚复用模块1102将M个引脚分配给M个芯片功能单元使用,而是直接通过在预设时间内是否检测有第二信号来确定。若在预设时间内检测到第二信号,则将M个引脚分配给芯片测试模块1101使用;若在预设时间内非检测到第二信号,则将M个引脚分配给M个芯片功能单元使用,从而有利于提高处理效率。
可选的,第二信号可以包括上拉电压信号或者下拉电压信号。
其中,若在预设时间内检测到上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用;若在预设时间内未检测到上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
示例性的,请参阅图4。芯片10上电后处于待机状态。当有唤醒信号产生时,芯片10进入检测状态,并在检测状态下通过引脚复用模块1102对预设时间内是否外部向M个引脚PIN施加的信号进行检测。
若引脚复用模块1102在预设时间内通过该M个引脚检测到第二信号,则控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用,从而实现芯片10进入测试模式。
若引脚复用模块1102在预设时间内通过该M个引脚未检测到上拉电压信号,则控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用,从而实现芯片10进入工作模式。
若芯片10需要由测试模式进入到工作模式,则通过检测信号以退出测试模式(可以通过引脚复用模块1102检测第一信号以退出测试模式,也可以通过芯片测试模块1101检测信号以退出测试模式,具体于下文描述),从而实现芯片10由测试模式进入到工作模式。
在工作模式下,芯片10可以根据当前状态选择是否进入待机状态,如此不断循环,从而根据实际需求保证在测试模式和工作模式之间的随意切换,以及实现对M个引脚的复用目的。
结合上述描述,下面对本申请实施例的芯片测试模块1101进行具体说明。
具体的,芯片测试模块1101,可以具体用于在M个引脚分配给芯片测试模块1101使用下,通过M个引脚检测第三信号;第三信号可以用于触发芯片测试模块1101向引脚复用模块1102发送第四信号;第四信号用于触发引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
需要说明的是,M个引脚分配给芯片测试模块1101使用,可以理解为,芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,或者芯片10进入测试模式。因此,当芯片10需要由测试模式进入工作模式时,芯片测试模块1101可以通过M个引脚检测第三信号,并由第三信号触发芯片测试模块1101向引脚复用模块1102发送第四信号,最后由第四信号触发引脚复用模块1102将M个引脚分配给M个芯片功能单元使用,从而实现芯片10由测试模式进入工作模式。
可选的,第三信号可以包括以下至少之一:内部集成电路(Inter-IntegratedCircuit,I2C)协议信号、串行外设接口(Serial Peripheral Interface,SPI)协议信号、联合测试工作组(Joint Test Action Group,JTAG)协议信号。
需要说明的是,若第三信号包括I2C协议信号,而I2C协议通常为两线式串行总线,则M的取值可以为2,即芯片测试模块复用芯片10已有的2个芯片功能单元各自所对应的引脚,从而通过两线通信协议(I2C)实现芯片10由测试模式进入工作模式。
若第三信号包括SPI协议信号,而SPI协议通常为三线式或四线式串行总线,则M的取值可以为3或4,即芯片测试模块复用芯片10已有的3或4个芯片功能单元各自所对应的引脚,从而通过三线或四线通信协议(SIP)实现芯片10由测试模式进入工作模式。
若第三信号包括JTAG协议信号,而JTAG协议通常为四线式串行总线,则M的取值可以为4,即芯片测试模块复用芯片10已有的4个芯片功能单元各自所对应的引脚,从而通过四线通信协议(JTAG)实现芯片10由测试模式进入工作模式。
可选的,第四信号可以由芯片测试模块1101和引脚复用模块1102所支持的协议接口确定,如串行接口、同步串行接口、I2C协议接口。
示例性的,请参阅图5或图6。结合上述图3或图4可知,在图5或图6中,若芯片10需要由测试模式进入到工作模式,且引脚复用模块1102通过该M个引脚检测到第三信号,则芯片测试模块1101向引脚复用模块1102发送第四信号,并由引脚复用模块110控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用,从而实现芯片10进入工作模式。
具体的,芯片测试模块1101,可以具体用于在M个引脚分配给芯片测试模块1101使用下,通过M个引脚检测第五信号;第五信号可以用于确定针对芯片的芯片测试策略,芯片测试策略包括以下至少之一:读取芯片的内部运行状态、调试并校准芯片的内部电路、烧写配置参数到芯片的存储器。
其中,配置参数可以用于对芯片10进行更新升级、芯片检测等。
需要说明的是,在芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,或者芯片10进入测试模式的情况下,芯片测试模块1101可以通过M个引脚检测到的第五信号来读取芯片10的内部运行状态、调试并校准芯片10的内部电路、烧写配置参数到芯片10的存储器等。
可选的,第五信号可以包括以下至少之一:I2C协议信号、SPI协议信号、JTAG协议信号。
需要说明的是,若第五信号包括I2C协议信号,而I2C协议通常为两线式串行总线,则M的取值可以为2,即芯片测试模块复用芯片10已有的2个芯片功能单元各自所对应的引脚,从而通过两线通信协议(I2C)实现对芯片10进行芯片测试。
若第五信号包括SPI协议信号,而SPI协议通常为三线式或四线式串行总线,则M的取值可以为3或4,即芯片测试模块复用芯片10已有的3或4个芯片功能单元各自所对应的引脚,从而通过三线或四线通信协议(SIP)实现对芯片10进行芯片测试。
若第五信号包括JTAG协议信号,而JTAG协议通常为四线式串行总线,则M的取值可以为4,即芯片测试模块复用芯片10已有的4个芯片功能单元各自所对应的引脚,从而通过四线通信协议(JTAG)实现对芯片10进行芯片测试。
与上述实施例一致,下面本申请实施例将从方法示例的角度介绍上述芯片测试与引脚复用单元的执行步骤,请参阅图7。图7是本申请实施例提供的一种芯片测试与引脚复用方法的流程示意图,该方法应用于芯片10,芯片10包括M个芯片功能单元、M个引脚和芯片测试与引脚复用单元110,芯片功能单元和引脚一一对应,芯片测试与引脚复用单元110可以包括芯片测试模块1101、引脚复用模块1102、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数,N的取值为M的取值的2倍;该方法包括如下步骤:
S710、在芯片上电处于待机状态下,接收唤醒信号,该唤醒信号用于触发芯片进入检测状态。
S720、在芯片进入检测状态下,通过引脚复用模块从M个引脚中检测到的信号来控制M个第一开关模块和M个第二开关模块以使得芯片测试模块复用M个芯片功能单元各自所对应的引脚。
需要说明的是,首先,芯片10在待机状态下需要进行唤醒信号的检测,并在检测到唤醒信号后由待机状态进入检测状态。其中,唤醒信号可以由芯片10内部模式所支持的通信协议确定,如串行信号、同步串行信号等。
其次,芯片10在检测状态下进行信号的检测,以确定是进入检测状态还是工作状态。其中,在测试模式下,芯片10可以通过芯片测试模块对其进行芯片测试;在工作模式下,芯片10可以通过M个芯片功能单元执行相关的芯片功能。
最后,芯片10中的引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以使得芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,使得芯片10进入测试模式,最终由芯片测试模块1101通过复用的M个引脚对芯片10进行芯片测试。
可以看出,本申请通过复用芯片已有芯片功能单元所对应的引脚以实现芯片测试,而无需额外为芯片测试新增独立的引脚,从而有利于减少芯片在设计、封装和集成等环节上的引脚,进而有利于减小芯片的体积,以及降低芯片在设计、集成和封装上的成本。
另外,由于引脚复用模块可以控制M个第一开关模块和M个第二开关模块,从而可以将M个引脚多次反复分配给芯片测试模块所使用,进而保证芯片可以多次反复进出测试模式,提升芯片测试的效率,以及提高芯片的利用效益。
具体的,S730中的通过引脚复用模块从M个引脚中检测到的信号来控制M个第一开关模块和M个第二开关模块以使得芯片测试模块复用M个芯片功能单元各自所对应的引脚,可以包括:通过引脚复用模块从M个引脚中检测到第一信号,第一信号可以用于触发引脚复用模块通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块或者M个芯片功能单元使用。
需要说明的是,本申请的引脚复用模块1102可以通过M个引脚检测芯片10外部的信号以确定是将M个引脚分配给芯片测试模块1101使用还是分配给M个芯片功能模块使用。
例如,若芯片10需要进入测试模式,且引脚复用模块1102通过M个引脚检测到第一信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用。
若芯片10需要进入工作模式,或者芯片10需要由测试模式进入到工作模式,且引脚复用模块1102通过M个引脚检测到第一信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
可选的,第一信号可以包括上拉电压信号或者下拉电压信号。
其中,若引脚复用模块1102通过M个引脚检测到芯片10外的上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用;若引脚复用模块1102通过M个引脚检测到芯片10外的下拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
同理可知,当在芯片10的外部向M个引脚施加下拉电压时,将M个引脚分配给芯片测试模块1101使用,对此不作具体限制。
示例性的,请参阅上述的图3,在此不再赘述。
具体的,S730中的通过引脚复用模块从M个引脚中检测到的信号来控制M个第一开关模块和M个第二开关模块以使得芯片测试模块复用M个芯片功能单元各自所对应的引脚,可以包括:通过引脚复用模块在预设时间内从M个引脚中检测是否存在第二信号,第二信号可以用于触发引脚复用模块通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块使用;其中,若在预设时间内检测到第二信号,则将M个引脚分配给芯片测试模块使用;若在预设时间内未检测到第二信号,则将M个引脚分配给M个芯片功能单元使用。
需要说明的是,与上述不同的是,本申请还考虑不需要检测外部的信号来触发引脚复用模块1102将M个引脚分配给M个芯片功能单元使用,而是直接通过在预设时间内是否检测有第二信号来确定。若在预设时间内检测到第二信号,则将M个引脚分配给芯片测试模块1101使用;若在预设时间内非检测到第二信号,则将M个引脚分配给M个芯片功能单元使用,从而有利于提高处理效率。
可选的,第二信号可以包括上拉电压信号或者下拉电压信号。
其中,若在预设时间内检测到上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给芯片测试模块1101使用;若在预设时间内未检测到上拉电压信号,则引脚复用模块1102通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
示例性的,请参阅上述的图4,在此不再赘述。
具体的,本申请还可以包括:在芯片测试模块复用M个芯片功能单元各自所对应的引脚下,通过芯片测试模块从M个引脚中检测第三信号,第三信号用于触发芯片测试模块向引脚复用模块发送第四信号,第四信号用于触发引脚复用模块通过控制M个第一开关模块和M个第二开关模块以将M个引脚分配给M个芯片功能单元使用。
需要说明的是,M个引脚分配给芯片测试模块1101使用,可以理解为,芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,或者芯片10进入测试模式。因此,当芯片10需要由测试模式进入工作模式时,芯片测试模块1101可以通过M个引脚检测第三信号,并由第三信号触发芯片测试模块1101向引脚复用模块1102发送第四信号,最后由第四信号触发引脚复用模块1102将M个引脚分配给M个芯片功能单元使用,从而实现芯片10由测试模式进入工作模式。
可选的,第三信号可以包括以下至少之一:I2C协议信号、SPI协议信号、JTAG协议信号。
需要说明的是,本申请可以通过两线通信协议(I2C)、通过三线或四线通信协议(SIP、JTAG)实现芯片10由测试模式进入工作模式。
可选的,第四信号可以由芯片测试模块1101和引脚复用模块1102所支持的协议接口确定,如串行接口、同步串行接口、I2C协议接口。
示例性的,请参阅上述的图5或图6,在此不再赘述。
具体的,本申请还可以包括:在芯片测试模块复用M个芯片功能单元各自所对应的引脚下,通过芯片测试模块从M个引脚中检测第五信号,第五信号用于确定针对芯片的芯片测试策略,芯片测试策略包括以下至少之一:读取芯片的内部运行状态、调试并校准芯片的内部电路、烧写配置参数到芯片的存储器。
其中,配置参数可以用于对芯片10进行更新升级、芯片检测等。
需要说明的是,在芯片测试模块1101复用M个芯片功能单元各自所对应的引脚,或者芯片10进入测试模式的情况下,芯片测试模块1101可以通过M个引脚检测到的第五信号来读取芯片10的内部运行状态、调试并校准芯片10的内部电路、烧写配置参数到芯片10的存储器等。
可选的,第五信号可以包括以下至少之一:I2C协议信号、SPI协议信号、JTAG协议信号。
需要说明的是,本申请可以通过两线通信协议(I2C)、三线或四线通信协议(SIP、JTAG)实现对芯片10进行芯片测试,如读取芯片的内部运行状态、调试并校准芯片的内部电路、烧写配置参数到芯片的存储器等。
以上对本申请实施例所提供的芯片测试与引脚复用单元、芯片测试与引脚复用方法进行了详细介绍,本文中应用了具体实施例对本申请实施例所涉及的原理和实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请实施例的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请实施例的限制。
Claims (10)
1.一种芯片测试与引脚复用单元,其特征在于,应用于芯片,所述芯片包括M个芯片功能单元、M个引脚和所述芯片测试与引脚复用单元,所述芯片功能单元和所述引脚一一对应;所述芯片测试与引脚复用单元包括芯片测试模块、引脚复用模块、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数;
所述芯片测试模块通过M个所述第一开关模块和所述引脚复用模块连接M个所述引脚;
所述芯片功能单元各自通过一个所述第二开关模块和所述引脚复用模块连接所述芯片功能单元所对应的一个所述引脚;
所述引脚复用模块分别连接M个所述引脚、M个所述第一开关模块和M个所述第二开关模块;
所述芯片测试模块,用于通过复用M个所述芯片功能单元各自所对应的所述引脚以对所述芯片进行芯片测试;
所述芯片功能单元,用于执行所述芯片功能单元所具备的芯片功能;
所述引脚复用模块,用于通过控制M个所述第一开关模块和M个所述第二开关模块以使得所述芯片测试模块复用M个所述芯片功能单元各自所对应的所述引脚。
2.根据权利要求1所述的芯片测试与引脚复用单元,其特征在于,所述引脚复用模块,具体用于通过M个所述引脚检测第一信号;
所述第一信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给所述芯片测试模块或者M个所述芯片功能单元使用。
3.根据权利要求2所述的芯片测试与引脚复用单元,其特征在于,所述第一信号包括上拉电压信号或者下拉电压信号。
4.根据权利要求1所述的芯片测试与引脚复用单元,其特征在于,所述引脚复用模块,具体用于通过M个所述引脚在预设时间内检测是否存在第二信号;
所述第二信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给所述芯片测试模块使用;其中,
若在所述预设时间内检测到所述第二信号,则所述引脚复用模块将M个所述引脚分配给所述芯片测试模块使用;
若在所述预设时间内未检测到所述第二信号,则所述引脚复用模块将M个所述引脚分配给M个所述芯片功能单元使用。
5.根据权利要求1所述的芯片测试与引脚复用单元,其特征在于,所述芯片测试模块,具体用于在M个所述引脚分配给所述芯片测试模块使用下,通过M个所述引脚检测第三信号;
所述第三信号用于触发所述芯片测试模块向所述引脚复用模块发送第四信号;
所述第四信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给M个所述芯片功能单元使用。
6.根据权利要求5所述的芯片测试与引脚复用单元,其特征在于,所述第三信号包括以下至少之一:内部集成电路I2C协议信号、串行外设接口SPI协议信号、联合测试工作组JTAG协议信号。
7.根据权利要求1所述的芯片测试与引脚复用单元,其特征在于,所述芯片测试模块,具体用于在M个所述引脚分配给所述芯片测试模块使用下,通过M个所述引脚检测第五信号;
所述第五信号用于确定针对所述芯片的芯片测试策略,所述芯片测试策略包括以下至少之一:读取所述芯片的内部运行状态、调试并校准所述芯片的内部电路、烧写配置参数到所述芯片的存储器。
8.一种芯片测试与引脚复用方法,其特征在于,应用于芯片,所述芯片包括M个芯片功能单元、M个引脚和芯片测试与引脚复用单元,所述芯片功能单元和所述引脚一一对应,所述芯片测试与引脚复用单元包括芯片测试模块、引脚复用模块、M个第一开关模块和M个第二开关模块,M的取值为大于1的整数,N的取值为M的取值的2倍;所述方法包括:
在所述芯片上电处于待机状态下,接收唤醒信号,所述唤醒信号用于触发所述芯片进入检测状态;
在所述芯片进入所述检测状态下,通过所述引脚复用模块从M个所述引脚中检测到的信号来控制M个所述第一开关模块和M个所述第二开关模块以使得所述芯片测试模块复用M个所述芯片功能单元各自所对应的所述引脚。
9.根据权利要求8所述的方法,其特征在于,所述通过所述引脚复用模块从M个所述引脚中检测到的信号来控制M个所述第一开关模块和M个所述第二开关模块以使得所述芯片测试模块复用M个所述芯片功能单元各自所对应的所述引脚,包括:
通过所述引脚复用模块从M个所述引脚中检测到第一信号,所述第一信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给所述芯片测试模块或者M个所述芯片功能单元使用;或者,
通过所述引脚复用模块在预设时间内从M个所述引脚中检测是否存在第二信号,所述第二信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给所述芯片测试模块使用;其中,若在所述预设时间内检测到所述第二信号,则将M个所述引脚分配给所述芯片测试模块使用;若在所述预设时间内未检测到所述第二信号,则将M个所述引脚分配给M个所述芯片功能单元使用。
10.根据权利要求8或9所述的方法,其特征在于,还包括:
在所述芯片测试模块复用M个所述芯片功能单元各自所对应的引脚下,通过所述芯片测试模块从M个所述引脚中检测第三信号,所述第三信号用于触发所述芯片测试模块向所述引脚复用模块发送第四信号,所述第四信号用于触发所述引脚复用模块通过控制M个所述第一开关模块和M个所述第二开关模块以将M个所述引脚分配给M个所述芯片功能单元使用;或者,
在所述芯片测试模块复用M个所述芯片功能单元各自所对应的引脚下,通过所述芯片测试模块从M个所述引脚中检测第五信号,所述第五信号用于确定针对所述芯片的芯片测试策略,所述芯片测试策略包括以下至少之一:读取所述芯片的内部运行状态、调试并校准所述芯片的内部电路、烧写配置参数到所述芯片的存储器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110971169.1A CN113419164B (zh) | 2021-08-24 | 2021-08-24 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
CN202111401031.4A CN115718248A (zh) | 2021-08-24 | 2021-08-24 | 一种芯片测试与引脚复用单元和相关方法和相关芯片 |
PCT/CN2022/102128 WO2023024694A1 (zh) | 2021-08-24 | 2022-06-29 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110971169.1A CN113419164B (zh) | 2021-08-24 | 2021-08-24 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111401031.4A Division CN115718248A (zh) | 2021-08-24 | 2021-08-24 | 一种芯片测试与引脚复用单元和相关方法和相关芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113419164A true CN113419164A (zh) | 2021-09-21 |
CN113419164B CN113419164B (zh) | 2021-11-26 |
Family
ID=77719441
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111401031.4A Pending CN115718248A (zh) | 2021-08-24 | 2021-08-24 | 一种芯片测试与引脚复用单元和相关方法和相关芯片 |
CN202110971169.1A Active CN113419164B (zh) | 2021-08-24 | 2021-08-24 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111401031.4A Pending CN115718248A (zh) | 2021-08-24 | 2021-08-24 | 一种芯片测试与引脚复用单元和相关方法和相关芯片 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN115718248A (zh) |
WO (1) | WO2023024694A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI792795B (zh) * | 2021-12-22 | 2023-02-11 | 凌陽科技股份有限公司 | 具自動切換功能之小晶片系統及其訊號溝通方法 |
WO2023024694A1 (zh) * | 2021-08-24 | 2023-03-02 | 深圳英集芯科技股份有限公司 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
WO2023126813A1 (en) * | 2021-12-28 | 2023-07-06 | Ati Technologies Ulc | On-chip distribution of test data for multiple dies |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117214663B (zh) * | 2023-09-14 | 2024-03-29 | 南京天易合芯电子有限公司 | 一种系统级芯片测试板的应用方法 |
CN117434428B (zh) * | 2023-12-18 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 芯片校准系统、芯片校准模式进入方法及芯片 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6668332B1 (en) * | 2000-02-15 | 2003-12-23 | International Business Machines Corporation | Functional clock observation controlled by JTAG extensions |
CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
CN103716034A (zh) * | 2013-12-31 | 2014-04-09 | 上海贝岭股份有限公司 | 一种芯片引脚复用电路 |
CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
CN203675086U (zh) * | 2013-12-31 | 2014-06-25 | 上海贝岭股份有限公司 | 一种芯片引脚复用电路 |
CN205749803U (zh) * | 2016-05-06 | 2016-11-30 | 北京华力创通科技股份有限公司 | 民用卫星通信基带芯片 |
CN208797639U (zh) * | 2018-10-17 | 2019-04-26 | 深圳市富满电子集团股份有限公司 | 移动电源引脚复用电路、复用引脚的使用电路及移动电源 |
CN111225472A (zh) * | 2020-01-20 | 2020-06-02 | 珠海智融科技有限公司 | 温度检测和led驱动的引脚复用电路、电源芯片和引脚复用电路的工作方法 |
CN112039516A (zh) * | 2020-09-04 | 2020-12-04 | 珠海昇生微电子有限责任公司 | 一种芯片引脚复用电路和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100200361B1 (ko) * | 1996-08-13 | 1999-06-15 | 윤종용 | 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로 |
CN103066985B (zh) * | 2012-12-06 | 2016-02-17 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
CN104345265B (zh) * | 2013-07-26 | 2018-06-05 | 北京兆易创新科技股份有限公司 | 一种芯片测试方法和装置 |
CN106209066B (zh) * | 2016-08-17 | 2023-03-14 | 杰华特微电子股份有限公司 | 一种芯片引脚复用的方法及芯片 |
CN110647485B (zh) * | 2019-09-23 | 2021-04-06 | 大唐半导体科技有限公司 | 一种芯片及其管脚复用的实现方法 |
CN115718248A (zh) * | 2021-08-24 | 2023-02-28 | 深圳英集芯科技股份有限公司 | 一种芯片测试与引脚复用单元和相关方法和相关芯片 |
-
2021
- 2021-08-24 CN CN202111401031.4A patent/CN115718248A/zh active Pending
- 2021-08-24 CN CN202110971169.1A patent/CN113419164B/zh active Active
-
2022
- 2022-06-29 WO PCT/CN2022/102128 patent/WO2023024694A1/zh unknown
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6668332B1 (en) * | 2000-02-15 | 2003-12-23 | International Business Machines Corporation | Functional clock observation controlled by JTAG extensions |
CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
CN103716034A (zh) * | 2013-12-31 | 2014-04-09 | 上海贝岭股份有限公司 | 一种芯片引脚复用电路 |
CN203675086U (zh) * | 2013-12-31 | 2014-06-25 | 上海贝岭股份有限公司 | 一种芯片引脚复用电路 |
CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
CN205749803U (zh) * | 2016-05-06 | 2016-11-30 | 北京华力创通科技股份有限公司 | 民用卫星通信基带芯片 |
CN208797639U (zh) * | 2018-10-17 | 2019-04-26 | 深圳市富满电子集团股份有限公司 | 移动电源引脚复用电路、复用引脚的使用电路及移动电源 |
CN111225472A (zh) * | 2020-01-20 | 2020-06-02 | 珠海智融科技有限公司 | 温度检测和led驱动的引脚复用电路、电源芯片和引脚复用电路的工作方法 |
CN112039516A (zh) * | 2020-09-04 | 2020-12-04 | 珠海昇生微电子有限责任公司 | 一种芯片引脚复用电路和方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023024694A1 (zh) * | 2021-08-24 | 2023-03-02 | 深圳英集芯科技股份有限公司 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
TWI792795B (zh) * | 2021-12-22 | 2023-02-11 | 凌陽科技股份有限公司 | 具自動切換功能之小晶片系統及其訊號溝通方法 |
WO2023126813A1 (en) * | 2021-12-28 | 2023-07-06 | Ati Technologies Ulc | On-chip distribution of test data for multiple dies |
Also Published As
Publication number | Publication date |
---|---|
CN115718248A (zh) | 2023-02-28 |
CN113419164B (zh) | 2021-11-26 |
WO2023024694A1 (zh) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113419164B (zh) | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 | |
JP6888772B2 (ja) | 無線バッテリー管理システム及びこれを含むバッテリーパック | |
JP5209618B2 (ja) | 走査試験をサポートする論理装置と方法 | |
US6665806B1 (en) | Power saving for a portable information processing apparatus using switch that shuts off power to sub memory block when in battery mode and supplies power when in AC mode | |
CN101910972B (zh) | 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信系统、以及接口电压切换方法 | |
EP0619548B1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
CN102263904B (zh) | 双摄像头的控制方法、系统及具有双摄像头的电子设备 | |
US20040255216A1 (en) | Test apparatus and test method | |
US9563398B2 (en) | Impedance-based flow control for a two-wire interface system with variable frame length | |
US20080120058A1 (en) | Multi-cpu mobile terminal and multi-cpu test system and method | |
CN108205393B (zh) | 半导体设备、人机接口设备及电子装置 | |
CN210986071U (zh) | 数字信号接口电路、芯片与电子设备 | |
CN105071484B (zh) | 一种具有数据交换功能的终端的充电方法和装置 | |
CN212009556U (zh) | 一种通用串行总线控制电路 | |
CN110704288B (zh) | 一种信息处理方法、电子设备 | |
CN200986699Y (zh) | 多处理器的开机切换电路 | |
CN114335764B (zh) | 控制方法及装置、储能系统及非易失性计算机可读存储介质 | |
CN114720850A (zh) | 电源芯片的ft测试系统 | |
CN209282342U (zh) | 一种检测在位状态的电池系统及移动终端 | |
CN113342726A (zh) | 一种i2c总线系统、具有外加电压工作模式的芯片和方法 | |
JP2012088059A (ja) | 電圧検出装置 | |
KR102044212B1 (ko) | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 | |
CN107193705B (zh) | 一种芯片调试方法及装置 | |
CN112955826A (zh) | 选通电路、通信电路、通信控制方法及设备 | |
CN216531281U (zh) | 接口复用电路、接口复用装置及电表 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |