CN104345265B - 一种芯片测试方法和装置 - Google Patents

Abstract

本发明提供了一种芯片测试方法和装置，以解决为了测试芯片在芯片上额外增加管脚，造成芯片面积和设计成本增加的问题。所述方法包括：接收到扫描指令后产生扫描模式信号；扫描模式信号令芯片处于扫描测试模式或工作模式；当芯片处于扫描测试模式时，利用扫描模式信号并复用芯片的多个原有工作管脚产生对应的扫描所需信号；利用扫描所需信号进行芯片测试操作。本发明在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

Description

一种芯片测试方法和装置

技术领域

本发明涉及电子技术领域，特别是涉及一种芯片测试方法和装置。

背景技术

为了提高芯片的质量和可靠性，在芯片设计过程中对芯片的数字部分增加了可测试性设计（Design for Testability，DFT）。DFT是将时序电路中的触发器改为带有扫描端的触发器，再额外增加一些控制逻辑，以达到可测试性的目的。通常，DFT需要专门的测试管脚，比如扫描测试模式（SCAN_MODE）、扫描使能（SCAN_EN）、扫描复位（SCAN_RST）、扫描串行输入数据（SCAN_DI）、扫描串行输出数据（SCAN_DO）和扫描串行时钟（SCAN_CLK）等6个管脚组成。

如果为了对芯片进行测试，在芯片上额外增加上述6个管脚，会增加芯片的面积，也会带来很大的芯片设计成本。特别是对于管脚少面积小的芯片来说，增加的设计成本尤为巨大。

发明内容

本发明提供一种芯片测试方法和装置，以解决为了测试芯片在芯片上额外增加管脚，造成芯片面积和设计成本增加的问题。

为了解决上述问题，本发明提供了一种芯片测试方法，包括：

接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式；

当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号；

利用所述扫描所需信号进行芯片测试操作。

优选的，所述扫描模式信号令所述芯片处于扫描测试模式或工作模式，包括：

当所述扫描模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电上电操作而产生的低电平的扫描模式信号，将所述扫描模式切换到所述工作模式；

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将所述工作状态切换到所述扫描测试模式。

优选的：当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效；

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

优选的：所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

优选的，所述当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号，包括：

当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的多个数据信号，产生多个复用信号；

分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号；

利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号；

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

优选的，所述利用所述扫描所需信号进行芯片测试操作之后，所述方法还包括：

断开所述芯片的电源供应，重新对所述芯片进行上电操作；

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。

本发明还提供了一种芯片测试装置，包括：

扫描模式信号产生模块，用于接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式；

扫描所需信号产生模块，用于当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号；

芯片测试模块，用于利用所述扫描所需信号进行芯片测试操作。

优选的，所述扫描模式信号令所述芯片处于扫描测试模式或工作模式，包括：

当所述扫描模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电，由所述扫描模式切换到所述工作模式；

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将所述工作状态切换到所述扫描测试模式。

优选的：当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效；

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

优选的：所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

优选的，所述扫描所需信号产生模块，包括：

复用信号产生子模块，用于当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的数据信号，产生多个复用信号；

扫描输入信号产生子模块，用于分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号；

扫描串行输出数据信号获得子模块，用于利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号；

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

优选的，所述装置还包括：

重新上电模块，用于在所述芯片测试模块利用所述扫描所需信号进行芯片测试操作之后，断开所述芯片的电源供应，重新对所述芯片进行上电操作；

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。

与现有技术相比，本发明包括以下优点：

在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，具体可以复用芯片的输入管脚产生扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号（当芯片上设置有时钟管脚时，可以复用时钟管脚产生扫描串行时钟信号），还可以复用芯片的输出管脚产生扫描串行输出数据信号。同时增加一条扫描指令在芯片内部产生扫描模式信号。通过调整扫描模式信号是高电平还是低电平，控制上述扫描所需信号是否有效。当上述扫描所需信号有效时，利用扫描模式信号通过一系列的组合形成的测试向量，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

附图说明

图1是本发明实施例一中的一种芯片测试方法流程图；

图2是本发明实施例二中的一种芯片测试方法流程图；

图3是本发明实施例二中的一种芯片测试方法的原理示意图；

图4是本发明实施例三中的一种芯片测试装置结构图；

图5是本发明实施例四中的一种芯片测试装置结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

对芯片的数字部分增加DFT，需要在芯片内部产生扫描所需信号，例如SCAN_EN信号、SCAN_RST信号、SCAN_DI信号、SCAN_DO信号和SCAN_CLK信号。本发明实施例不需要在芯片上增加额外的管脚产生上述扫描所需信号，而是复用芯片的原有工作管脚产生上述扫描所需信号，再利用扫描所需信号对芯片进行测试，不增加额外的管脚节省了芯片的面积，同时也降低了芯片的设计成本。

下面通过列举几个具体的实施例详细介绍本发明提供的一种芯片测试方法和装置。

实施例一

本发明实施例一提供了一种芯片测试方法。

参照图1，示出了本发明实施例一中的一种芯片测试方法流程图。

步骤100，接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式。

可以通过芯片的原有输入引脚输入扫描指令，接收到扫描指令后按照该扫描指令在芯片内部产生扫描模式信号。

针对不同的芯片，上述输入扫描指令的原有输入引脚可以有不同的选择，具体可以根据芯片的实际情况而定。

上述扫描测试模式为对芯片进行扫描测试时的一种模式；上述工作模式为芯片在正常工作时的一种模式，芯片不能同时处于扫描测试模式和工作模式状态下，芯片或者处于扫描测试模式，或者处于工作模式。

步骤102，当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号。

上述多个原有工作管脚是指芯片在工作模式下，进行正常工作时所使用的管脚。上述扫描所需信号是指芯片处于扫描测试模式时，为了实现对芯片的测试所使用到的信号。

复用芯片的原有工作管脚产生扫描所需信号是本方案的关键技术点，可以避免在芯片上增加额外的管脚。

步骤104，利用所述扫描所需信号进行芯片测试操作。

可以使用上述扫描所需信号将完成芯片各部分功能的触发器串成一串扫描链，串成扫描链的过程可以借助综合工具，如Design_compiler综合产生；通过控制扫描所需信号的组合方式而产生一系列的测试向量，测试芯片的所有单元。上述测试所需信号的不同组合可以认为是不同的测试向量，可以通过自动测试图形向量生成（Automatic TestPattern Generation，ATPG）工具产生。芯片的所有单元可以理解为芯片的整个逻辑设计所用到的单元，包括反相器、与非门、或非门、触发器等等。

本发明实施例通过采用上述方案，在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，具体可以复用芯片的输入管脚产生扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号（当芯片上设置有时钟管脚时，可以复用时钟管脚产生扫描串行时钟信号），还可以复用芯片的输出管脚产生扫描串行输出数据信号。同时增加一条扫描指令在芯片内部产生扫描模式信号。通过调整扫描模式信号是高电平还是低电平，控制上述扫描所需信号是否有效。当上述扫描所需信号有效时，利用扫描模式信号通过一系列的组合形成的测试向量，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

实施例二

详细介绍本发明实施例提供的一种芯片测试方法。

参照图2，示出了本发明实施例二中的一种芯片测试方法流程图。

步骤200，接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式。

优选的，上述扫描模式信号可以令芯片处于两种模式状态下，分别为：

（1）、所述扫描模式信号令所述芯片处于扫描测试模式：

当所述扫描模式信号为高电平时，所述芯片保持在所述扫描测试模式或由所述工作模式进入所述扫描测试模式。

如果芯片当前状态处于扫描测试模式下，此时产生高电平的扫描模式信号，则芯片仍然保持在扫描测试模式状态下。

如果芯片当前状态处于工作模式下，此时产生高电平的扫描模式信号，则芯片由工作模式进入扫描测试模式。

并且，当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效。

（2）、所述扫描模式信号令所述芯片处于工作模式：

当所述扫描模式信号为低电平时，所述芯片保持在所述工作模式或由所述扫描测试模式进入所述工作模式。

如果芯片当前状态处于工作模式下，此时产生低电平的扫描模式信号，则芯片仍然保持在工作模式状态下。

如果芯片当前状态处于扫描测试模式下，此时通过掉电上电操作产生低电平的扫描模式信号则芯片由扫描测试模式进入工作模式。

并且，当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

步骤202，当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号。

所述多个原有工作管脚至少包括多个输入管脚和输出管脚。

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

当芯片上没有时钟管脚时，可以利用一个输入管脚代替。

优选的，上述步骤202可以包括以下子步骤：

子步骤2021，当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的多个数据信号，产生多个复用信号。

在扫描测试模式下，每个输入管脚对应一个复用信号，如通过输入管脚G1产生复用信号X1；通过输入管脚G2产生复用信号X2。

子步骤2022，分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号。

借助上述子步骤2021中的举例，又例如，将扫描模式信号S与复用信号X1进行与操作，产生与输入管脚G1对应的扫描输入信号R1；将扫描模式信号S与复用信号X2进行与操作，产生与输入管脚G2对应的扫描输入信号R2。

子步骤2023，利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号。

上述子步骤2023还可以理解为复用芯片的输出管脚产生扫描串行输出数据信号。

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

步骤204，利用所述扫描所需信号进行芯片测试操作。

可以将上述扫描所需信号组合成不同的测试向量，对芯片的各单元进行扫描测试。

步骤206，断开所述芯片的电源供应，重新对所述芯片进行上电操作。

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。

在对芯片进行扫描测试之后，可以通过断电之后再上电的方式，使芯片重新进入工作模式。

由上可知，当所述扫描模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电上电操作而产生的低电平的扫描模式信号，将所述扫描模式切换到所述工作模式。

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将所述工作状态切换到所述扫描测试模式。

假设芯片的原有工作管脚主要由PAD_IN1管脚、PAD_IN2管脚、PAD_IN3管脚和PAD_OUT管脚等输入输出管脚以及PAD_CLK时钟管脚等组成，如图3所示。其中，PAD_IN1管脚、PAD_IN2管脚、PAD_IN3管脚是芯片的输入管脚，PAD_OUT管脚是芯片的输出管脚，PAD_CLK管脚是时钟管脚，如果芯片没有时钟管脚，可以用一个输入管脚代替。不同的芯片中管脚的作用不同。

通过输入扫描指令（SCAN_COMMAND）产生SCANMODE信号，并通过复用原有工作管脚进行与操作产生扫描所需信号，包括SCAN_RST信号、SCAN_EN信号、SCAN_DI信号、SCAN_CLK信号和SCAN_DO信号。

SCANMODE信号=1后，在芯片的工作模式下使用的PAD1_CUS信号、PAD2_CUS信号、PAD3_CUS信号和CLK_CUS信号全部失效，等于0；此时，SCAN_RST信号与PAD_IN1管脚对应，SCAN_EN信号与PAD_IN2管脚对应，SCAN_DI信号与PAD_IN3管脚对应，SCAN_CLK信号与PAD_CLK管脚对应，SCAN_DO信号与PAD_OUT管脚对应。

SCANMODE信号=0后，在芯片的扫描测试模式下使用的SCAN_RST信号、SCAN_EN信号、SCAN_DI信号和SCAN_CLK信号全部失效，等于0；此时PAD_CUS1信号与PAD_IN1管脚对应，PAD_CUS2信号与PAD_IN2管脚对应，PAD_CUS3信号与PAD_IN3管脚对应，CLK_CUS信号与PAD_CLK管脚对应，DO信号与PAD_OUT管脚与对应。

在芯片处于扫描测试模式下，利用上述扫描所需信号对芯片的各单元进行扫描测试。

本发明实施例通过采用上述方案，在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，具体可以复用芯片的输入管脚产生扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号（当芯片上设置有时钟管脚时，可以复用时钟管脚产生扫描串行时钟信号），还可以复用芯片的输出管脚产生扫描串行输出数据信号。同时增加一条扫描指令在芯片内部产生扫描模式信号。通过调整扫描模式信号是高电平还是低电平，控制上述扫描所需信号是否有效。当上述扫描所需信号有效时，利用扫描模式信号通过一系列的组合形成的测试向量，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

实施例三

详细介绍本发明实施例三提供的一种芯片测试装置。

参照图4，示出了本发明实施例三中的一种芯片测试装置结构图。

所述一种芯片测试装置可以包括下列模块：

扫描模式信号产生模块400，扫描所需信号产生模块402，以及，芯片测试模块404。

下面分别详细介绍各模块的功能以及各模块之间的关系。

扫描模式信号产生模块400，用于接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式。

扫描所需信号产生模块402，用于当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号。

芯片测试模块404，用于利用所述扫描所需信号进行芯片测试操作。

本发明实施例通过采用上述方案，在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，具体可以复用芯片的输入管脚产生扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号（当芯片上设置有时钟管脚时，可以复用时钟管脚产生扫描串行时钟信号），还可以复用芯片的输出管脚产生扫描串行输出数据信号。同时增加一条扫描指令在芯片内部产生扫描模式信号。通过调整扫描模式信号是高电平还是低电平，控制上述扫描所需信号是否有效。当上述扫描所需信号有效时，利用扫描模式信号通过一系列的组合形成的测试向量，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

实施例四

详细介绍本发明实施例四提供的一种芯片测试装置。

参照图5，示出了本发明实施例四中的一种芯片测试装置结构图。

所述一种芯片测试装置可以包括下列模块和子模块：

扫描模式信号产生模块500，扫描所需信号产生模块502，芯片测试模块504，以及，重新上电模块506。

其中，上述扫描所需信号产生模块502可以包括下列子模块：

复用信号产生子模块5021，扫描输入信号产生子模块5022，以及，扫描串行输出数据信号获得子模块5023。

下面分别详细介绍各模块、各子模块的功能以及各模块、各子模块之间的关系。

扫描模式信号产生模块500，用于接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式。

优选的，所述扫描模式信号令所述芯片处于扫描测试模式，包括：

当所述扫描模式信号为高电平时，所述芯片工作在扫描测试模式下。。

当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效。

优选的，所述扫描模式信号令所述芯片处于工作模式，包括：

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

扫描所需信号产生模块502，用于当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号。

优选的，所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

优选的，所述扫描所需信号产生模块502可以包括下列子模块：

复用信号产生子模块5021，用于当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的多个数据信号，产生多个复用信号。

扫描输入信号产生子模块5022，用于分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号。

扫描串行输出数据信号获得子模块5023，用于利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号。

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

芯片测试模块504，用于利用所述扫描所需信号进行芯片测试操作。

重新上电模块506，用于在所述芯片测试模块504利用所述扫描所需信号进行芯片测试操作之后，断开所述芯片的电源供应，重新对所述芯片进行上电操作。

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。

由上可知，当所述扫描模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电上电操作而产生的低电平的扫描模式信号，将所述扫描模式切换到所述工作模式。

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将所述工作状态切换到所述扫描测试模式。

本发明实施例通过采用上述方案，在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，具体可以复用芯片的输入管脚产生扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号（当芯片上设置有时钟管脚时，可以复用时钟管脚产生扫描串行时钟信号），还可以复用芯片的输出管脚产生扫描串行输出数据信号。同时增加一条扫描指令在芯片内部产生扫描模式信号。通过调整扫描模式信号是高电平还是低电平，控制上述扫描所需信号是否有效。当上述扫描所需信号有效时，利用扫描模式信号通过一系列的组合形成的测试向量，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本发明实施例所提供的一种芯片测试方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种芯片测试方法，其特征在于，包括：

通过芯片的原有输入引脚接收到扫描指令后在所述芯片内部产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式；

当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号；所述扫描所需信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号、扫描串行时钟信号和扫描串行输出数据信号；

利用所述扫描所需信号进行芯片测试操作。

2.根据权利要求1所述的方法，其特征在于，所述扫描模式信号令所述芯片处于扫描测试模式或工作模式，包括：

当所述扫描测试模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电上电操作而产生的低电平的扫描模式信号，将所述扫描测试模式切换到所述工作模式；

当所述扫描测试模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将工作状态切换到所述扫描测试模式。

3.根据权利要求2所述的方法，其特征在于：

当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效；

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

4.根据权利要求1所述的方法，其特征在于：

所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

5.根据权利要求4所述的方法，其特征在于，所述当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号，包括：

当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的多个数据信号，产生多个复用信号；

分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号；

利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号；

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

6.根据权利要求1所述的方法，其特征在于，所述利用所述扫描所需信号进行芯片测试操作之后，所述方法还包括：

断开所述芯片的电源供应，重新对所述芯片进行上电操作；

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。

7.一种芯片测试装置，其特征在于，包括：

扫描模式信号产生模块，用于通过芯片的原有输入引脚接收到扫描指令后在所述芯片内部产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式；

扫描所需信号产生模块，用于当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号；所述扫描所需信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号、扫描串行时钟信号和扫描串行输出数据信号；

芯片测试模块，用于利用所述扫描所需信号进行芯片测试操作。

8.根据权利要求7所述的装置，其特征在于，所述扫描模式信号令所述芯片处于扫描测试模式或工作模式，包括：

当所述扫描测试模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电，由所述扫描测试模式切换到所述工作模式；

当所述扫描测试模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将工作状态切换到所述扫描测试模式。

9.根据权利要求8所述的装置，其特征在于：

当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效；

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

10.根据权利要求7所述的装置，其特征在于：

所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

11.根据权利要求10所述的装置，其特征在于，所述扫描所需信号产生模块，包括：

复用信号产生子模块，用于当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的数据信号，产生多个复用信号；

扫描输入信号产生子模块，用于分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号；

扫描串行输出数据信号获得子模块，用于利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号；

其中，所述扫描输入信号和所述扫描串行输出数据信号共同组成所述扫描所需信号，所述扫描输入信号包括扫描使能信号、扫描复位信号、扫描串行输入数据信号和扫描串行时钟信号。

12.根据权利要求7所述的装置，其特征在于，所述装置还包括：

重新上电模块，用于在所述芯片测试模块利用所述扫描所需信号进行芯片测试操作之后，断开所述芯片的电源供应，重新对所述芯片进行上电操作；

对所述芯片进行上电操作之后，所述芯片进入所述工作模式，在所述工作模式下产生的工作信号有效。