CN103309781A - 基于dsp与fpga的单倍率同步动态内存的检测方法 - Google Patents
基于dsp与fpga的单倍率同步动态内存的检测方法 Download PDFInfo
- Publication number
- CN103309781A CN103309781A CN201310267551XA CN201310267551A CN103309781A CN 103309781 A CN103309781 A CN 103309781A CN 201310267551X A CN201310267551X A CN 201310267551XA CN 201310267551 A CN201310267551 A CN 201310267551A CN 103309781 A CN103309781 A CN 103309781A
- Authority
- CN
- China
- Prior art keywords
- dsp
- fpga
- multiplying power
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及一种基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：在一DSP中编写程序，该程序通过FPGA内存控制器对单倍率同步动态内存进行读写比较，从而确定内存是否出现读写错误。本发明采用了FPGA来实现测试仪，既降低了设计风险，又使成本由原来的数十万元降为数百元，设计周期也由原来的一年降为不到一个月，提高了设计效率。
Description
技术领域
本发明涉及内存检测技术领域，特别是一种基于DSP与FPGA的单倍率同步动态内存的检测方法。
背景技术
目前单倍率同步内存测试有两种实现方案：
一 、采用专用集成电路（ASIC）设计SDRAM控制芯片实现对其的读写，采用IC实现，至少需要一年以上的周期，成本较高，流片需要十万元的费用，且风险较大，一旦设计上出现错误，将导致上百万元的损失，所以该方案不能满足实际需求。
二 、采用ARM芯片上的SDRAM控制器。ARM上集成了SDRAM接口，可以直接使用这个接口与SDRAM连接就可对其进行读写与比较。其优点是比较简单，只要编写相关的用户程序即可，且成本较低周期较快。但是缺点也很明显的，ARM上的SDRAM接口参数已经固定，无法按照要求进行调整。
发明内容
为克服上述问题，本发明的目的是提供一种基于DSP与FPGA的单倍率同步动态内存的检测方法。
本发明采用以下方案实现：一种基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：在一DSP中编写程序，该程序通过FPGA内存控制器对单倍率同步动态内存进行读写比较，从而确定内存是否出现读写错误。
在本发明一实施例中，所述的DSP能对FPGA内存控制器中的寄存器进行修改，实现单倍率内存各种方式的读写。
在本发明一实施例中，所述的读写包括：随机读写、顺序读写或猝发读写。
在本发明一实施例中，所述DSP通过D/A转换提供给单倍率同步动态内存电源电压，使FPGA对单倍率同步动态内存读写的同时，也能改变该单倍率同步动态内存的工作电压。
在本发明一实施例中，所述的DSP能实现在线升级。
本发明采用了FPGA来实现测试仪，既降低了设计风险，又使成本由原来的数十万元降为数百元，设计周期也由原来的一年降为不到一个月，提高了设计效率.。基于DSP与FPGA的单倍率同步动态内存测试仪，其不仅具有FPGA的高速处理性能，还实现了DSP对FPGA控制，提高了编程的灵活性。
附图说明
图1是本发明硬件连接原理示意图。
图2是本发明DSP程序流程示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步描述。以下实施例用于说明本发明，不是用来限制本发明。
本实施例提供一种基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：在一DSP中编写程序，该程序通过FPGA内存控制器对单倍率同步动态内存进行读写比较，从而确定内存是否出现读写错误。硬件连接如图1所示。
FPGA是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物，是可编程逻辑器件中集成度最高的一种。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。本发明通过硬件描述语言对FPGA内部的逻辑模块和I/O模块的重新配置，实现用户的逻辑，即使在设计错误的情况下，仅仅通过修改硬件描述语言即可实现硬件电路的修改。硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。
本发明既降低了设计风险，又使成本由原来的数十万元降为数百元，设计周期也由原来的一年降为不到一个月，提高了设计效率.。基于DSP与FPGA的单倍率同步动态内存测试仪，其不仅具有FPGA的高速处理性能，还实现了DSP对FPGA控制，提高了编程的灵活性。请参见图2，图2是DSP程序流程示意图。本发明具体实现手段主要表现在：
1、在DSP中编写程序产生从00000000h到ffffffffh的数据，用这些数据通过FPGA内存控制器对单倍率内存读写比较，确定内存是否出现读写错误的问题。
2、DSP也可对FPGA内存控制器中的寄存器进行修改，实现单倍率内存各种方式的读写。如随机读写，顺序读写，猝发读写，这样更容易发现故障的内存。
3、DSP通过D/A转换提供给单倍率内存电源电压，使FPGA对内存读写的同时也可改变它的工作电压，模仿工作电压不稳时可能会出现的内存故障。
此外，修改DSP的程序即可方便的实现升级，由于采用了DSP，其信号输出电压为3.3v,可与FPGA直接相连，避免了电平转化，减少了亚稳态故障的发生，提高了测试的准确性。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (5)
1.一种基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：在一DSP中编写程序，该程序通过FPGA内存控制器对单倍率同步动态内存进行读写比较，从而确定内存是否出现读写错误。
2.根据权利要求1所述的基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：所述的DSP能对FPGA内存控制器中的寄存器进行修改，实现单倍率内存各种方式的读写。
3.根据权利要求2所述的基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：所述的读写包括：随机读写、顺序读写或猝发读写。
4.根据权利要求1所述的基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：所述DSP通过D/A转换提供给单倍率同步动态内存电源电压，使FPGA对单倍率同步动态内存读写的同时，也能改变该单倍率同步动态内存的工作电压。
5.根据权利要求1所述的基于DSP与FPGA的单倍率同步动态内存的检测方法，其特征在于：所述的DSP能实现在线升级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310267551.XA CN103309781B (zh) | 2013-06-28 | 2013-06-28 | 基于dsp与fpga的单倍率同步动态内存的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310267551.XA CN103309781B (zh) | 2013-06-28 | 2013-06-28 | 基于dsp与fpga的单倍率同步动态内存的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103309781A true CN103309781A (zh) | 2013-09-18 |
| CN103309781B CN103309781B (zh) | 2016-05-04 |
Family
ID=49135032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310267551.XA Expired - Fee Related CN103309781B (zh) | 2013-06-28 | 2013-06-28 | 基于dsp与fpga的单倍率同步动态内存的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103309781B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104731677A (zh) * | 2013-12-24 | 2015-06-24 | 中国科学院沈阳自动化研究所 | 安全仪表变送器外部sram高可靠性存储与诊断方法 |
| CN106155565A (zh) * | 2015-03-31 | 2016-11-23 | 池州职业技术学院 | 一种基于动态内存的高速硬盘 |
| CN106443423A (zh) * | 2016-08-30 | 2017-02-22 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201859658U (zh) * | 2010-11-29 | 2011-06-08 | 成都傅立叶电子科技有限公司 | 嵌入式sdram存储模块 |
| CN102356385A (zh) * | 2009-03-20 | 2012-02-15 | 高通股份有限公司 | 存储器存取控制器、系统及用于最优化存储器存取时间的方法 |
-
2013
- 2013-06-28 CN CN201310267551.XA patent/CN103309781B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102356385A (zh) * | 2009-03-20 | 2012-02-15 | 高通股份有限公司 | 存储器存取控制器、系统及用于最优化存储器存取时间的方法 |
| CN201859658U (zh) * | 2010-11-29 | 2011-06-08 | 成都傅立叶电子科技有限公司 | 嵌入式sdram存储模块 |
Non-Patent Citations (2)
| Title |
|---|
| 陈康，何明华: "《基于FPGA的同步动态随机存储器测试仪的实现》", 《贵州大学学报（自然科学版）》 * |
| 陈康: "《基于FPGA的双倍率动态存储器读写误码检测仪的实现》", 《福州大学学报（自然科学版）》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104731677A (zh) * | 2013-12-24 | 2015-06-24 | 中国科学院沈阳自动化研究所 | 安全仪表变送器外部sram高可靠性存储与诊断方法 |
| CN104731677B (zh) * | 2013-12-24 | 2017-02-15 | 中国科学院沈阳自动化研究所 | 安全仪表变送器外部sram高可靠性存储与诊断方法 |
| CN106155565A (zh) * | 2015-03-31 | 2016-11-23 | 池州职业技术学院 | 一种基于动态内存的高速硬盘 |
| CN106443423A (zh) * | 2016-08-30 | 2017-02-22 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
| CN106443423B (zh) * | 2016-08-30 | 2019-10-11 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103309781B (zh) | 2016-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
| CN104885212B (zh) | 利用分区多跳网络的裸片堆叠装置 | |
| CN103744009A (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| CN103376400A (zh) | 芯片测试方法及芯片 | |
| CN103678745A (zh) | 一种用于fpga的跨平台多层次集成设计系统 | |
| US20200006306A1 (en) | Configurable random-access memory (ram) array including through-silicon via (tsv) bypassing physical layer | |
| CN103116069B (zh) | 芯片频率的测试方法、装置及系统 | |
| CN208607658U (zh) | 一种可调整逻辑电平的i2c电平转换电路 | |
| CN103700407A (zh) | 一种基于航空应用的国产化存储器应用验证方法 | |
| CN103095289B (zh) | 一种信号延迟控制电路 | |
| CN103309781B (zh) | 基于dsp与fpga的单倍率同步动态内存的检测方法 | |
| CN102495356B (zh) | 扫描链异步复位寄存器复位端口处理方法 | |
| CN103023467B (zh) | 基于扫描方式的寄存器复位方法及装置 | |
| CN103870617A (zh) | 低频芯片自动布局布线方法 | |
| CN104200846A (zh) | 一种嵌入式prom测试系统及实现方法 | |
| CN105718644A (zh) | 一种现场可编程门阵列网表生成方法及装置 | |
| CN202216989U (zh) | 基于fifo结构总线控制方式的直流电子负载 | |
| CN104615837A (zh) | 一种fpga的物理实现方法及装置 | |
| US8918690B2 (en) | Decreasing power supply demand during BIST initializations | |
| CN107807890A (zh) | 内嵌sdram存储器的fpga、布局方法、设备及电路板 | |
| CN102156789B (zh) | Fpga约束文件自动生成系统及方法 | |
| CN203909724U (zh) | 一种block ram级联实现结构 | |
| CN105630120B (zh) | 一种加载处理器硬件配置字的方法及装置 | |
| CN103678249A (zh) | 基于存储器接口的扩展设备及其时钟调试方法 | |
| CN204406848U (zh) | 基于双fpga芯片的验证开发板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160504 Termination date: 20190628 |