CN104731677B - 安全仪表变送器外部sram高可靠性存储与诊断方法 - Google Patents

Abstract

本发明涉及安全仪表变送器外部SRAM高可靠性存储与诊断方法。本发明用于在MCU运行的过程中对外部SRAM进行数据存储和数据诊断，MCU首先将基础数据写入CPLD，CPLD将所述基础数据处理成另一差异性数据，在MCU的写信号控制下将所述基础数据写入一片SRAM中，将所述差异性数据写入另一片SRAM中；CPLD在接收到MCU的读信号时，将两个数据从两片SRAM中读入到CPLD中，进行数据诊断，如果数据诊断无错误，则将所述基础数据送入MCU，否则产生报警信号。本发明具备了存储和诊断的两种功能，不仅能够实时的对数据进行存储和诊断，还能诊断出SRAM软故障引起的故障失效，而且主控制器运行开销比较小，主控制器利用率比较高。

Description

安全仪表变送器外部SRAM高可靠性存储与诊断方法

技术领域

本发明涉及安全仪表变送器外部SRAM存储与诊断方法，属于工业过程控制领域。

背景技术

在石油、化工、冶金和核电等工业过程控制领域，对生产过程的安全性要求非常严格，对环境的检测和控制越发重要，安全仪表变送器能够检测生产环境的关键性参数，为确保生产过程的安全可靠运行发挥了非常重要的作用。

为了确保安全仪表变送器可靠地运行，需对安全仪表变送器进行周期性诊断，外部易失性存储器作为安全仪表变送器的重要组成部分，对它的诊断不可缺少，那么，找到一种安全可靠和实用的存储和诊断方法，是安全仪表变送器研究与开发的一个重点。

外部易失性存储器诊断方法大多数是基于MCU利用诊断程序定时的对外部存储器诊断的方法，当需要对存储器某一块地址区域诊断时，都会先将这块区域的数据拷贝到某一空闲区域，然后才能对这块区域进行诊断，所以占用MCU时间较多，MCU的利用率较低，由于安全仪表变送器安全功能较多，程序量较大，因此，将MCU从耗时的存储器诊断程序中解放出来是很必要的；由于对存储器的诊断是定期进行的，不能实时的对数据进行诊断，对软故障引起的数据错误是不能诊断，而且由于拷贝过程中容易产生数据位的跳变，增加了存储器失效的可能性。因此，本发明克服上述的问题，能够对外部存储器进行实时的安全可靠的存储和诊断，且占用MCU时间比较少，MCU开销比较小。

发明内容

针对现有技术中存在的上述不足之处，本发明要解决的技术问题是提供一种安全仪表变送器外部SRAM存储与诊断方法，做为安全仪表变送器的核心部分，主要用于变送器的外部SRAM存储与诊断。

本发明为实现上述目的所采用的技术方案是：一种安全仪表变送器外部SRAM高可靠性存储与诊断方法，用于在MCU运行的过程中对外部SRAM进行数据存储和数据诊断，包括以下步骤：

MCU首先将基础数据写入CPLD，CPLD将所述基础数据处理成另一差异性数据，在MCU的写信号控制下将所述基础数据写入一片SRAM中，将所述差异性数据写入另一片SRAM中；

CPLD在接收到MCU的读信号时，将两个数据从两片SRAM中读入到CPLD中，进行数据诊断，如果数据诊断无错误，则将所述基础数据送入MCU；否则产生报警信号。

所述CPLD采用程序流的监控方法对自身运行的逻辑进行诊断，具体为：在每个程序路径设定固有的标志位，当程序运行的路径和固有的标志位冲突时，CPLD自身运行的逻辑产生错误，则通过故障引脚产生报警信号。

所述MCU还对CPLD的运行进行诊断，具体为：MCU在规定时间窗内检测CPLD分离时基的心跳信号，当在时间窗的监控范围内没检测到或检测到多个心跳信号时，则CPLD的运行逻辑是错误的，MCU进入故障处理程序。

所述MCU的地址总线和数据总线分别接于CPLD的一端，两片SRAM公用的地址总线和两片SRAM各自的数据总线分别接于CPLD的另外一端。

所述两片SRAM共用地址总线，数据总线分开。

本发明是用来实现安全仪表变送器外部SRAM存储与诊断的方法，为安全仪表变送器的安全工作提供了保证。它具有如下优点：

1.实时性好，对主控制器依赖性小。本发明应用CPLD实现数据的存储和诊断，响应快，实时性好，对主控制器的依赖性小，可以把主控制器从繁重的SRAM的诊断程序中解放出来。

2.可靠性高。本发明应用硬件冗余技术和CPLD的诊断技术，能做到不管是SRAM发生失效还是CPLD发生失效都会及时的诊断出来，及时向系统报警，使安全变送器进入安全的状态，可靠性较高。

3.通用性强。对于功能要求较高的安全仪表变送器来说，外部SRAM是不可缺少的组成部分，本发明能实现实时性的存储和数据诊断，对SRAM和MCU的参数没有特殊要求，通用性强。

附图说明

图1是本发明安全仪表外部SRAM存储与诊断功能图；

图2是本发明CPLD数据存储和数据诊断逻辑图；

图3是本发明MCU数据存储和诊断流程图；

图4是本发明CPLD数据存储和诊断流程图。

具体实施方式

下面结合附图及实施例对本发明做进一步的详细说明。

本发明是基于安全仪表变送器外部SRAM存储和诊断进行的，如图1所示，采用双SRAM作为系统的冗余，采用CPLD进行存储和诊断，增加了诊断的实时性，采用MCU对CPLD进行诊断，增加了存储系统的可靠性。

在上述的存储系统中，CPLD和SRAM组成的系统可以看成一个整体的SRAM，MCU进行数据的读写的时候，只要将读写信号和片选信号送给CPLD，CPLD就会完成数据的存储和诊断功能，大大减轻了MCU的负担。对于CPLD来说，在MCU进行操作的过程中，地址信号和数据信号会送到CPLD，CPLD通过读写控制端口判断是读信号还是写信号，当检测到写操作时，CPLD对数据处理后分别存储到两片SRAM里，当检测到读信号时，CPLD会读出两片SRAM的数据，进行数据校验，如果数据校验没有发生错误，那么将数据送出到数据总线，以供MCU读取，当检测到故障时，会通过报警端口将故障信号传给MCU，使MCU进入故障处理模式，保证系统的安全；在CPLD对数据进行处理的同时还会实时的进行自诊断工作，通过程序流向的监视和心跳信号的监视来判断CPLD处于正常的工作状态；主MCU通过分离时基的时间窗监视程序和故障监视程序来判断CPLD处于正常的工作状态，当CPLD分离时基的心跳信号不在主MCU的时间窗范围或检测到CPLD有故障报警信号时，MCU进入故障处理程序，不会进行任何的不安全操作，保证系统的安全运行。

数据的实时存储和诊断功能是CPLD的存储逻辑和数据诊断功能块来实现的，如图2所示，首先CPLD会检测外部时钟，对外部时钟进行分频，形成整个存储系统一个时钟基准，已达到CPLD在存储过程中时钟的同步；在存储的过程中，对于地址总线，当检测到OE信号为低电平时，OE信号使能，地址信号的v7、v8三态门打开，将地址信号经过CPLD送给两片SRAM；当CPLD判断到写信号时，写信号和OE信号共同作用打开三态门v1，将MCU的数据信号送到数据锁存器锁存形成data4[15:0]，在同步时钟的控制下，将数据data4[15:0]按位取反形成data5[15:0]，在使能信号OE和写信号的作用下三态门v2、v3打开，分别将data4[15:0]和data5[15:0]数据送出到SRAM1和SRAM2，两片SRAM会在写信号的控制下将数据存储到相应的地址区域。在存储的过程中，当检测到OE信号使能，在读信号使能的情况下，三态门v4和v5打开，分别将SRAM1和SRAM2的数据读入到data6[15:0]和data9[15:0]，data6[15:0]经过数据锁存形成data8[15:0]，data9[15:0]在按位取反后形成data7[15:0]，data6[15:0]和data7[15:0]进行按位的数据比较和数据校验，当数据校验正确，检验正确信号chek1反向后和OE使能信号异或后控制v6的三态门打开，使数据data[15:0]经三态门送出到数据总线，供MCU读取数据，当数据校验产生错误时，CPLD会通过fult引脚将故障信号送给MCU，MCU检测到故障信号后进入故障处理程序，同时信号chek1反向后和OE使能信号异或后关断三态门v6，使数据不能通过数据总线送入到MCU，保证读取数据的安全。

图3为MCU数据存储和诊断流程图。具体流程为：首先从MCU会定时启动分离时基的时间窗监视程序和故障信号诊断程序，当定时时间到进入到时间中断程序，分离时基的时间窗监视程序会监测CPLD的分离时基的心跳信号，当在一个时间窗周期内没有发现心跳信号或在一个时间窗周期内有多个心跳信号产生时，判定CPLD产生运行故障，进入故障处理程序，反之进入故障报警监测程序，当程序监测到有故障信号，那么进入故障处理程序，当程序监测没有故障信号返回到开始状态进行下一周期的运行；当定时的时间中断没有启动，程序会进入到对存储器的读写操作，当有写操作时，那么MCU会通过地址总线、数据总线和控制端口对CPLD进行写操作，当有读操作时，那么MCU会通过地址总线、数据总线和控制端口对CPLD进行写操作，其中对SRAM的数据诊断由CPLD完成。

图4为CPLD数据存储和诊断流程图。具体流程为：首先CPLD会时刻监视自身的诊断故障，当监视到故障产生，会进入到故障报警程序，将故障信号发送给MCU；当没有故障产生时，当检测到有写操作时，CPLD会打开控制数据写入的三态门，将数据锁存到锁存器中，同时会对两片SRAM写入的数据进行处理，最后在写信号和片选信号的作用下将处理的数据分别写出给两片SRAM，这样完成一次写操作；当自诊断没有故障发生，CPLD检测到读信号，CPLD会使能读信号，从两片SRAM中分别读取数据放入缓冲区，同时CPLD会通过数据诊断功能块对读入的两种数据进行数据校验，当诊断数据正常，那么会打开输出的三态门将数据送入数据总线，MCU可以从数据总线上获取数据，反之，若数据校验产生错误，会进入到故障报警程序，并且关闭数据总线的三态门，使数据不能发送到数据总线，确保数据不会被MCU误操作读出，保证数据的安全。

Claims (4)

1.一种安全仪表变送器外部SRAM高可靠性存储与诊断方法，其特征在于，用于在MCU运行的过程中对外部SRAM进行数据存储和数据诊断，包括以下步骤：

MCU首先将基础数据写入CPLD，CPLD将所述基础数据处理成另一差异性数据，在MCU的写信号控制下将所述基础数据写入一片SRAM中，将所述差异性数据写入另一片SRAM中；

CPLD在接收到MCU的读信号时，将两个数据从两片SRAM中读入到CPLD中，进行数据诊断，如果数据诊断无错误，则将所述基础数据送入MCU；否则产生报警信号；

所述两片SRAM共用地址总线，数据总线分开。

2.根据权利要求1所述的安全仪表变送器外部SRAM高可靠性存储与诊断方法，其特征在于，所述CPLD采用程序流的监控方法对自身运行的逻辑进行诊断，具体为：在每个程序路径设定固有的标志位，当程序运行的路径和固有的标志位冲突时，CPLD自身运行的逻辑产生错误，则通过故障引脚产生报警信号。

3.根据权利要求1所述的安全仪表变送器外部SRAM高可靠性存储与诊断方法，其特征在于，所述MCU还对CPLD的运行进行诊断，具体为：MCU在规定时间窗内检测CPLD分离时基的心跳信号，当在时间窗的监控范围内没检测到或检测到多个心跳信号时，则CPLD的运行逻辑是错误的，MCU进入故障处理程序。

4.根据权利要求1所述的安全仪表变送器外部SRAM高可靠性存储与诊断方法，其特征在于，所述MCU的地址总线和数据总线分别接于CPLD的一端，两片SRAM公用的地址总线和两片SRAM各自的数据总线分别接于CPLD的另外一端。