CN101359512A - 一种外部存储器的检测方法和装置 - Google Patents

Abstract

本发明提供了一种外部存储器的检测方法和装置，其中，外部存储器的检测方法包括：将外部存储器接口模块的接口总线切换到外部存储器检测模块；产生伪随机码；根据所述伪随机码对所述外部存储器进行读写校验。本发明的方法自动将伪随机码一次性写入外部存储器，并读回。通过比较写入与读回的数据是否相同来判断外部存储器正常与否，最后自动将外部存储器清0。本发明不需要CPU来读写外部存储器的地址，从而在检测时不占用CPU的资源，减轻了CPU的负担，提高了检测速度。并且，本发明实现起来非常容易，降低了系统开发的难度，提高了系统的可靠性。

Description

一种外部存储器的检测方法和装置

技术领域

本发明涉及检测技术，尤其涉及对外部存储器进行快速校验的方法和装置。

背景技术

随着网络需求的高速发展，外部存储器的使用已非常普遍。上电初始化时对外部存储器进行校验的需求也快速发展。目前的设计一般通过CPU间接读写外部存储器某些地址来完成对外部存储器的检测。例如，一种随机存储器的检测方法及电路的专利中公开了以下方法，利用CPU接口电路向测试数据表中写入测试数据，进行测试数据配置，并启动随机存储器检测；CPU还可通过此接口电路读取检测状态寄存器中的内容，以掌握检测状态及结果。但是，通过CPU检测外部存储器时占用了很多CPU的资源，检测时间长，不全面，影响了CPU的工作效率。

发明内容

为了在上电初始化对外部存储器进行检测时不占用CPU资源，本发明提供了一种自动将伪随机码一次性写入外部存储器，并读回，通过比较写入与读回的数据是否相同来判断外部存储器正常与否，最后自动将外部存储器清0的方法。本发明的外部存储器的检测方法，包括：

将外部存储器接口模块的接口总线切换到外部存储器检测模块；

产生伪随机码；

根据所述伪随机码对所述外部存储器进行读写校验。

所述将外部存储器接口模块的接口总线切换到外部存储器检测模块的步骤具体为：

在执行启动命令时，将外部存储器接口模块的接口总线切换到外部存储器检测模块，不执行启动命令时，将外部存储器接口模块的接口总线切换到其它逻辑。

所述产生伪随机码的步骤具体为：

判断伪随机码同步复位命令的值，如果伪随机码同步复位命令为1，置伪随机码为初始值，如果伪随机码同步复位命令为0，且伪随机码产生使能为1，则生成伪随机码。

所述读写校验的步骤具体为：

将生成的第一伪随机码序列写入外部存储器；

读取写入存储器中的数据；

判断读取的数据与生成的所述第一伪随机码序列是否对应相同，如果不相同，则输出检测失败信号，如果相同，则执行下一步；

判断读取的数据个数是否等于预先设置存储的数据数量，如果不相等，返回所述读取写入存储器中的数据的步骤，如果相等，则输出检测成功信号。

所述将生成的第一伪随机码序列写入外部存储器的步骤之后进一步包括：判断写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则返回所述将生成的第一伪随机码序列写入外部存储器的步骤，如果相等，则读取写入存储器中的数据。

所述读写校验的步骤之后还包括：对外部存储器清零的步骤，具体为：

将0写入外部存储器；

判断写入外部存储器的0的个数是否等于所述预设的数量标准，如果不等，则返回将0写入外部存储器的步骤，如果等于，则结束清零操作。

本发明还提供了一种外部存储器的检测装置，包括：

外部存储器接口切换模块，用于将外部存储器接口模块的接口总线切换到外部存储器检测模块；

伪随机码生成模块，用于根据所述外部存储器检测模块的命令产生伪随机码；

外部存储器检测模块，用于根据所述伪随机码对所述外部存储器进行读写校验。

所述外部存储器接口切换模块包括：

判断单元，用来判断是否执行启动命令；

切换单元，根据判断出的是否执行启动命令，执行切换操作，如果判断出执行启动命令，则将外部存储器接口模块的接口总线切换到外部存储器检测模块，如果不执行，则将外部存储器接口模块的接口总线切换到其它逻辑。

所述外部存储器检测模块包括：

第一伪随机码序列写入单元，用于将生成的第一伪随机码序列写入外部存储器；

伪随机码读取单元，用于读取写入外部存储器的数据；

第二判断单元，用于判断读取的所述写入外部存储器的数据与所述第一伪随机码序列是否对应相同，如果不相同，则输出检测外部存储器失败的信号，如果相同，则输出检测数据成功的信号；

第三判断单元，用于判断读取的所述写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则所述伪随机码读取单元继续读取所述写入外部存储器的数据，如果相等，则输出检测成功信号并结束检测。

所述外部存储器的检测装置还包括第一判断单元，用于判断所述写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则由所述第一伪随机码序列写入单元继续将生成的第一伪随机码序列写入外部存储器，如果相等，则由伪随机码读取单元读取写入外部存储器的数据。

所述外部存储器检测模块还包括：

外部存储器清零单元，用于在所述第三判断单元判断出读取的所述第一伪随机码序列个数等于预先设置存储的数据数量后，将0写入外部存储器，并判断写入外部存储器的0的个数是否等于预先设置存储的数据数量，如果不等，则继续将0写入外部存储器，如果相等，则输出检测成功信号并结束外部存储器检测和清零操作。

与现有技术相比，本发明具有以下有益效果：

本发明设计了一个外部存储器检测装置，利用该检测装置产生的伪随机码对外部存储器进行检测，而不需要CPU来读写外部存储器的地址，从而在检测时不占用的资源，减轻了CPU的负担，提高了检测速度。并且，本发明实现起来非常容易，降低了系统开发的难度，并且提高了系统的可靠性。

附图说明

图1为本发明的外部存储器的检测方法流程图；

图2为本发明的步骤1的流程图；

图3为本发明的步骤2的流程图；

图4为本发明的步骤3的流程图；

图5为本发明的外部存储器的检测装置结构示意图。

具体实施方式

为了满足对外部存储器校验的需要，本发明以现场可编程门阵列(FPGA，Field Programmable Gate Array)的方式，对用线性乘同余法生成伪随机码来全面检测外部存储器所有地址空间的过程进行描述。

下面结合附图对本发明的具体实施方式作进一步详细说明。

本发明的实施例的外部存储器可以是同步静态随机读写存储器(ssram，Synchronous Static Random Access Memory)或者其它类型的存储器。

参考图1，图1为本发明的外部存储器的检测方法流程图，包括：

步骤1，将外部存储器接口模块的接口总线切换到外部存储器检测模块Ram_Selftest，该步骤参考图2；

该步骤具体为：

在执行启动命令Clr_test_ram时，如果检测到Clr_test_ram的电平为1，就将外部存储器接口模块的接口总线切换到外部存储器检测模块Ram_Selftest，执行下一步，开始对外部存储器进行检测；

如果电平为0，就将外部存储器接口模块的接口总线切换到其它逻辑。

步骤2，产生伪随机码；

在Clr_test_ram的电平为1时，如果检测到伪随机码同步复位命令pseudo_sclr为1，则将伪随机码初始值复位为pseudo_ini。当检测到pseudo_sclr为0，且伪随机码生成命令pseudo_en为1时，生成伪随机码。上述步骤是一个循环的过程，重复判断出pseudo_sclr的值为1或pseudo_sclr的值为0且pseudo_en为1时，重复执行上述步骤，参考图3所示。

步骤3，根据生成的伪随机码对外部存储器进行读写校验并清零。该步骤参考图4。

该步骤具体为：

上电复位后，对各寄存器赋予初始值；

上述赋初始值的步骤主要是CPU根据外部存储器的数据宽度及其深度，为外部存储器检测模块预设一个数量标准ram_test_lenth，该数量标准可以为外部存储器能够存储的最大数据数量。

在检测到电平为1时，产生伪随机码同步复位命令pseudo_sclr＝1，将伪随机码复位为初始值，如果检测到电平为0，就不产生伪随机码同步复位命令，直到检测到电平为1再产生伪随机码同步复位命令；

伪随机码产生使能pseudo_en＝1时，生成第一伪随机码序列；

将生成的第一伪随机码序列写入外部存储器；

判断写入外部存储器的数据个数是否等于预设的数量标准ram_test_lenth，如果相等，表明存储器的地址空间已经全部写满，则执行下一步，如果不相等，则返回将生成的第一伪随机码序列写入外部存储器的步骤，重复执行；

当然，上述数量标准也可以是介于零和最大存储数据量之间的任意值，如果是最大存储数据量，就可以对所有的地址空间进行检测，从而能够提高检测的可靠性。

根据伪随机码同步复位命令pseudo_sclr＝1，将伪随机码复位为初始值；

伪随机码产生使能pseudo_en＝1，生成与第一伪随机码序列相同的第二伪随机码序列；

读取写入存储器中的数据；

判断读取的数据与生成的第二伪随机码序列是否相同，在判断时，要依照伪随机码产生的顺序进行判断，例如，第1个读取的数据要与第1个第二伪随机码比较，第5个读取的数据与第5个第二伪随机码比较。如果不相同，则输出检测失败命令ram_check_fail，用电平1表示。如果相同，则输出检测成功命令ram_check_fail，用电平0表示，继续执行下一步。

判断读取的数据个数是否等于ram_test_lenth，如果相等，执行下一步，如果不相等，返回读取写入外部存储器的数据的步骤，重复执行；

将0写入外部存储器；

判断写入外部存储器的0的个数是否等于ram_test_lenth，如果等于，则执行下一步，如果不等，则返回将0写入外部存储器的步骤；

结束外部存储器自检和清零操作，并置检测结束信号Clr_test_ram_finish为1。

上述步骤中，判断读取的数据与生成的第二伪随机码序列是否相同的步骤与判断读取的数据个数是否等于ram_test_lenth的步骤可以颠倒过来，先判断读取的数据个数是否等于ram_test_lenth，然后判断读取的数据与生成的第二伪随机码序列是否相同。

本发明还提供了一种外部存储器的检测装置，参考图5所示，图5包括：外部存储器接口切换模块、伪随机码生成模块和外部存储器检测模块。外部存储器接口切换模块Ram_Selftest_Mux，用于将外部存储器接口模块的接口总线切换到外部存储器检测模块Ram_Selftest。外部存储器接口切换模块通过接口总线与外部存储器接口ram_interface连接，外部存储器接口再通过外部存储器总线与外部存储器连接。

外部存储器接口切换模块具体包括判断单元和切换单元，其中：在执行启动命令Clr_test_ram时，判断单元用来判断电平，如果判断出电平是1，则切换单元将外部存储器接口模块的接口总线切换到外部存储器检测模块Ram_Selftest，如果判断出电平是0，则切换单元将外部存储器接口模块的接口总线切换到其它逻辑。

在启动命令Clr_test_ram＝1时，外部存储器检测模块的伪随机码同步复位命令产生单元产生伪随机码同步复位命令pseudo_sclr＝1，将伪随机码初始值置为pseudo_ini；当pseudo_sclr为0，且伪随机码生成命令pseudo_en为1时，生成伪随机码。

在执行上文中描述的切换到外部存储器检测模块开始检测的步骤和生成伪随机码的步骤以及下面要具体说明的检测外部存储器的步骤之前，都要执行上电复位的步骤，现有技术中一般也都是这样操作的，这里不再赘述。下面对检测外部存储器的步骤进行详细说明。

在上电复位后，CPU会根据存储器的数据宽度及其深度预设一个数量标准ram_test_lenth，在后面的过程中会用到这个数量标准来进行比较。

在Clr_test_ram＝1时，外部存储器检测模块的伪随机码同步复位命令产生单元产生伪随机码同步复位命令pseudo_sclr＝1，将伪随机码复位；然后，外部存储器检测模块的伪随机码使能单元生成伪随机码使能pseudo_en＝1，伪随机码生成模块根据使能生成第一伪随机码序列，第一伪随机码序列通过数据线pseudo_out被发送到外部存储器检测模块，发送的同时，伪随机码生成模块通过输出pseudo_val信号来表示本次输出伪随机码有效。由外部存储器检测模块的第一伪随机码序列写入单元将生成的第一伪随机码序列写入外部存储器。

接下来，外部存储器检测模块的第一判断单元判断写入外部存储器的数据个数是否等于预先设定的数量标准ram_test_lenth，如果不相等，则第一伪随机码序列写入单元继续写入，直到相等为止。如果相等，则外部存储器检测模块的伪随机码同步复位命令产生单元再产生伪随机码同步复位命令pseudo_sclr＝1，将伪随机码复位为初始值，然后，生成伪随机码产生使能pseudo_en＝1，由伪随机码使能单元生成与第一伪随机码序列相同的第二伪随机码序列。

外部存储器检测模块的伪随机码读取单元读取写入外部存储器的数据，并由第二判断单元判断读取的数据与产生的第二伪随机码序列是否相同，在判断时，要依照伪随机码产生的顺序进行判断，例如，第1个读取的数据要与第1个第二伪随机码比较，第5个读取的数据与第5个第二伪随机码比较。如果不相同，则输出检测失败命令ram_check_fail，用电平1表示。如果相同，如果相同，则输出检测成功命令ram_check_fail，用电平0表示。

接着，外部存储器检测模块的第三判断单元判断读取的第一伪随机码序列个数是否等于ram_test_lenth，如果不相等，则伪随机码读取单元继续读取第一伪随机码序列，重复执行，直到相等。如果相等，证明检测外部存储器成功。

为了下次执行方便，一般要对外部存储器进行清零，因此，外部存储器检测模块还包括：外部存储器清零单元，用于将0写入外部存储器，并判断写入外部存储器的0的个数是否等于ram_test_lenth，如果不等，则继续将0写入外部存储器，如果相等，就结束外部存储器检测和清零操作，并置检测结束信号Clr_test_ram_finish为1。

本发明是以FPGA为例进行说明，也可以用数字信号处理(DSP，digitalsignal processing)方式，逻辑器件，中央处理器CPU方式等其它方式实现。用其他方式实现时，只是所用的汇编方式或者采用的指令与本发明的不相同，而整体的设计思路和步骤都是相同的。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种外部存储器的检测方法，其特征在于，包括：

将外部存储器接口模块的接口总线切换到外部存储器检测模块；

产生伪随机码；

根据所述伪随机码对所述外部存储器进行读写校验。

2.如权利要求1所述的外部存储器的检测方法，其特征在于，所述将外部存储器接口模块的接口总线切换到外部存储器检测模块的步骤具体为：

在执行启动命令时，将外部存储器接口模块的接口总线切换到外部存储器检测模块，不执行启动命令时，将外部存储器接口模块的接口总线切换到其它逻辑。

3.如权利要求1所述的外部存储器的检测方法，其特征在于，所述产生伪随机码的步骤具体为：

判断伪随机码同步复位命令的值，如果伪随机码同步复位命令为1，置伪随机码为初始值，如果伪随机码同步复位命令为0，且伪随机码产生使能为1，则生成伪随机码。

4.如权利要求1所述的外部存储器的检测方法，其特征在于，所述读写校验的步骤具体为：

将生成的第一伪随机码序列写入外部存储器；

读取写入存储器中的数据；

判断读取的数据与生成的所述第一伪随机码序列是否对应相同，如果不相同，则输出检测失败信号，如果相同，则执行下一步；

判断读取的数据个数是否等于预先设置存储的数据数量，如果不相等，返回所述读取写入存储器中的数据的步骤，如果相等，则输出检测成功信号。

5.如权利要求4所述的外部存储器的检测方法，其特征在于，所述将生成的第一伪随机码序列写入外部存储器的步骤之后进一步包括：判断写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则返回所述将生成的第一伪随机码序列写入外部存储器的步骤，如果相等，则读取写入存储器中的数据。

6.如权利要求1所述的外部存储器的检测方法，其特征在于，所述读写校验的步骤之后还包括：对外部存储器清零的步骤，具体为：

将0写入外部存储器；

判断写入外部存储器的0的个数是否等于所述预设的数量标准，如果不等，则返回将0写入外部存储器的步骤，如果等于，则结束清零操作。

7.一种外部存储器的检测装置，其特征在于，包括：

外部存储器接口切换模块，用于将外部存储器接口模块的接口总线切换到外部存储器检测模块；

伪随机码生成模块，用于根据所述外部存储器检测模块的命令产生伪随机码；

外部存储器检测模块，用于根据所述伪随机码对所述外部存储器进行读写校验。

8.如权利要求7所述的外部存储器的检测装置，其特征在于，所述外部存储器接口切换模块包括：

判断单元，用来判断是否执行启动命令；

切换单元，根据判断出的是否执行启动命令，执行切换操作，如果判断出执行启动命令，则将外部存储器接口模块的接口总线切换到外部存储器检测模块，如果不执行，则将外部存储器接口模块的接口总线切换到其它逻辑。

9.如权利要求7所述的外部存储器的检测装置，其特征在于，所述外部存储器检测模块包括：

第一伪随机码序列写入单元，用于将生成的第一伪随机码序列写入外部存储器；

伪随机码读取单元，用于读取写入外部存储器的数据；

第二判断单元，用于判断读取的所述写入外部存储器的数据与所述第一伪随机码序列是否对应相同，如果不相同，则输出检测外部存储器失败的信号，如果相同，则输出检测数据成功的信号；

第三判断单元，用于判断读取的所述写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则所述伪随机码读取单元继续读取所述写入外部存储器的数据，如果相等，则输出检测成功信号并结束检测。

10.如权利要求7所述的外部存储器的检测装置，其特征在于，还包括第一判断单元，用于判断所述写入外部存储器的数据个数是否等于预先设置存储的数据数量，如果不相等，则由所述第一伪随机码序列写入单元继续将生成的第一伪随机码序列写入外部存储器，如果相等，则由伪随机码读取单元读取写入外部存储器的数据。

11.如权利要求7所述的外部存储器的检测装置，其特征在于，所述外部存储器检测模块还包括：

外部存储器清零单元，用于在所述第三判断单元判断出读取的所述第一伪随机码序列个数等于预先设置存储的数据数量后，将0写入外部存储器，并判断写入外部存储器的0的个数是否等于预先设置存储的数据数量，如果不等，则继续将0写入外部存储器，如果相等，则输出检测成功信号并结束外部存储器检测和清零操作。

Images