CN100529785C

CN100529785C - 一种多板联合测试行动组链路无缝连接方法及装置

Info

Publication number: CN100529785C
Application number: CNB2006101448186A
Authority: CN
Inventors: 陈松海; 廖有清
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2006-11-21
Filing date: 2006-11-21
Publication date: 2009-08-19
Anticipated expiration: 2026-11-21
Also published as: CN1948984A

Abstract

本发明公开了一种多板联合测试行动组链路无缝连接方法及装置，用以解决现有技术中存在手动操作较多、不易的问题。本发明中多个串联单板，各单板包括多个串联器件，各器件至少包括测试数据输出线TDO端和测试数据输入线TDI端；测试控制器与所述多个串联单板串联，用于输出和接收测试信号；第一控制开关连接一个单板与所述测试控制器，并在接收到第一信号时控制该单板与所述测试控制器连通，或者在接收到第二信号时控制该单板与所述测试控制器断开；第二控制开关连接相邻的两级单板，用于在接收到第一信号时控制相邻的两级单板之间的TDI端与TDO端连通，或者在接收到第二信号时控制相邻的两级单板之间的TDI端与TDO端断开。

Description

一种多板联合测试行动组链路无缝连接方法及装置

技术领域

本发明涉及电子计算机及通信设备领域，特别是多板联合测试行动组(Joint Test Action Group，JTAG)链路无缝连接方法及装置。

背景技术

随着通信设备硬件成本和复杂度不断增加，通信设备及其单板的可测试性和可维修性显得尤为重要，边界扫描技术(也就是JTAG技术)是一种比较成熟并且被广泛使用的可测性技术，利用边界扫描技术进行测试、加载、故障定位，可以有效地降低单板成本，提高测试质量，缩短产品研发周期。

边界扫描的基本思想是在器件内部靠近内核电路的部分输入/输出(I/O)管脚处增加移位寄存器单元和锁存器单元。在测试期间，这些寄存器单元用于控制输入管脚的状态，施加测试激励，并读出输出管脚的状态，取回测试响应。寄存器单元实现类似“虚拟探针”的功能，利用这种思想进行测试。在正常工作期间，这些附加的移位寄存器单元不影响电路的工作。IEEE 1149.1标准将边界扫描测试的硬件单元分成四类：测试存取通道(TAP)、TAP控制器、指令寄存器(IR)、测试数据寄存器(TDR)。其中测试存取通道TAP即是能完成边界扫描测试的五个专用引出管脚(也可能只有四个)，即：测试时钟输入线(TCK)，测试模式选择输入线(TMS)，测试数据输入线(TDI端口)，测试数据输出线(TDO端口)，测试复位输入线(TRST#)，其中TRST#是可选的。利用这五个管脚就能完成边界扫描测试和编程等功能。

为保证单板上所有器件的可测试性，提高边界扫描测试的覆盖率，需要把所有器件的JTAG相关信号连接成一条链路，业界常用的JTAG连接方式为串行连接，就是将所有TRST#、TMS和TCK分别连接在一起，前一级的TDO端口连接到后一级的TDI端口，最后一级的TDO端口连接到JTAG连接器或芯片的TDO端口，如图1所示。

目前，高端通信产品采用分布式体系结构，经常把规模较大的单板中某些功能独立出来做成一个规模较小的单板，其中一个单板(如母板)用于实现主要功能，其它单板(如扣板、子卡或子板)必须连接在此单板上才能实现相应的功能，不可独立存在。为支持测试，使母板可以自成一条JTAG链路，以及使母板与扣板或子板构成一条JTAG链路。多个单板JTAG链路连接的方式如图2所示，常用方法有两种：电阻选焊和跳线。

采用电阻选焊的方式实现多个单板JTAG链路连接，如图3所示，两个单板都有一条单独的JTAG链路，两条JTAG链路采用串行连接，单板1的TDO端口与TDI端口之间串联一个电阻R1，单板1的TDO端口与单板2的TDI端口之间串联一个电阻R2，并且两个单板的TRST#、TMS、TCK信号分别连接在一起。当需要单独测试单板1时，选焊特定的电阻(删除R2，保留R1)，保证单板1单独形成一条JTAG链路；当需要同时调试两个单板时，调整选焊电阻(删除R1，保留R2)，两个单板组合在一起成为一条JTAG链路。在成品中，保留单板1与单板2之间的R2，删除R1。多个单板JTAG链路连接的电阻选焊与两个单板JTAG链路连接电阻选焊方法相同，假设有m个单板的JTAG链路需要连接，采用串行连接方式，单板1的TDO端口与单板2的TDI端口之间串联电阻R2，单板2的TDO端口与单板3的TDI端口串联电阻R4，......，所有单板的其它三个JTAG信号分别连接在一起，当单板3的JTAG链路与前两个单板的JTAG链路连接时，调整选焊电阻(删除R1、R3，保留R4)，以此类推，直到把所有单板的JTAG链路连接在一起，如图4所示。

采用跳线的方式实现多个单板JTAG链路连接，如图5所示，两个单板都有一条单独的JTAG链路，两条JTAG链路采用串行链接，单板1的TDO端口与TDI端口之间串联一个跳线帽K1，单板1的TDO端口与单板2的TDI端口之间串联一个跳线帽K2，并且两个单板的TRST#、TMS、TCK信号分别连接在一起。当单板1没有连接单板2时，通过跳线帽K1使单板1的TDO端口和TDI端口短接，保证单板1的JTAG链路完整；单板1与单板2组合时，拿走跳线帽K1，加上跳线帽K2，实现单板1和单板2的JTAG链路的连接。

然而，发明人在实践过程中发现，上述两种方法需要手工调整单板JTAG链路的连接，如选焊电阻或插拔跳线帽，无法实现根据各个单板的连接情况自动调整JTAG链路的连接，即无缝连接。无法在生产出成品后对单板1进行单独测试。每次调整JTAG链路都需要链路上的所有单板断电，造成单板某段时间内无法正常工作，可能造成通信设备的业务处理能力下降，导致某种业务中断，甚至造成通信设备整体瘫痪，也给单板调试和测试带来很大不便。

发明内容

本发明提供一种多板联合测试行动组链路无缝连接方法及装置，可以自动调整JTAG链路的连接。

本发明提供以下技术方案：

一种单板，包括：

多个串联器件，各器件至少包括测试数据输出线TDO端口和测试数据输入线TDI端口；

第一控制开关，连接所述多个串联器件中的最后一级器件的TDO端口与用于测试的控制器，用于在接收到第一信号时控制所述最后一级器件的TDO端口与所述测试控制器连通，或者，在接收到第二信号时控制所述最后一级器件的TDO端口与所述测试控制器断开；

第二控制开关，用于控制该单板的最后一级器件的TDO端口与后一级单板的多个串联器件中的第一级器件的TDI端口的连接状态；

第三控制开关，用于控制后一级单板的最后一级器件的TDO端口与测试控制器的连接状态。

一种单板，包括：

至少一个连接器，具有TDO端口和TDI端口，用于连接该单板与其它单板；

第二控制开关，连接第一级连接器的TDI端口与所述多个串联器件中最后一级器件的TDO端口，用于在接收到第一信号时控制第一级连接器的TDI端口与最后一级器件的TDO端口连通，或者，在接收到第二信号时控制第一级连接器的TDI端口与最后一级器件的TDO端口断开；

至少一个第三控制开关，连接所述连接器的TDO端口与所述测试控制器，用于在接收到第一信号时控制所述连接器的TDO端口与所述测试控制器的连通，或者，在接收到第二信号时控制所述连接器的TDO端口与所述测试控制器的断开。

一种联合测试行动组链路，包括：

多个串联的单板，各单板包括多个串联器件，各器件至少包括测试数据输出线TDO端口和测试数据输入线TDI端口；

测试控制器，与所述多个串联单板串联，用于输出和接收测试信号；

第一控制开关，连接一个单板与所述测试控制器，并在接收到第一信号时控制该单板与所述测试控制器连通，或者，在接收到第二信号时控制该单板与所述测试控制器断开；

第二控制开关，连接相邻的两级单板，用于在接收到第一信号时控制相邻的两级单板之间的TDI端口与TDO端口连通，或者，在接收到第二信号时控制相邻的两级单板之间的TDI端口与TDO端口断开；

一种多板联合测试行动组链路测试方法，包括步骤：

产生控制信号并输出到单板上的控制开关，使需要测试的一个或多个单板与用于测试的控制器构成一条串联链路；

由所述测试控制器产生测试数据并输出到第一级单板，以及从所述串联链路中的最后一级单板接收数据；

所述控制开关，包括：

第一控制开关，连接所述单板中的最后一级器件的TDO端口与用于测试的控制器，用于在接收到第一信号时控制所述最后一级器件的TDO端口与所述测试控制器连通，或者，在接收到第二信号时控制所述最后一级器件的TDO端口与所述测试控制器断开；

第二控制开关，用于控制所述单板的最后一级器件的TDO端口与后一级单板的多个串联器件中的第一级器件的TDI端口的连接状态；

本发明在JTAG链路中增加三态输出门，通过使能信号控制三态输出门的开关状态来进一步自动调整JTAG链路的连接情况。在测试过程中无需人工参与，极大地缩短JTAG链路切换延时，提高了单板的可测试性，能做到在单板业务不中断情况下调整JTAG链路。

附图说明

图1为现有技术中JTAG链路串行连接方式的电路图；

图2为现有技术中多个单板串联的示意图；

图3为现有技术中电阻选焊方式中两个单板的连接电路示意图；

图4为现有技术中电阻选焊方式中多个单板的连接电路示意图；

图5为现有技术中跳线方式中两个单板的连接电路示意图；

图6为本发明实施例中两个单板串联的电路示意图；

图7为本发明实施例中母板和扣板串联的电路示意图；

图8为本发明实施例中缓冲器的结构示意图；

图9为本发明实施例中16244的使能端控制示意图；

图10为本发明实施例中16244的使能控制示意图；

图11为本发明实施例中软件控制使能信号的示意图。

具体实施方式

本发明使用三态输出门(简称三态门)控制各单板间的链路连通状态，在测试过程中通过控制三态门的开关状态自动改变JTAG链路的连接。

本实施例以两个单板为例进行说明，两个单板的地位相同，具有相同的基本内部结构，但不一定实现相同的功能。

参见图6，本实施例中JTAG链路包括单板1和单板2的JTAG器件。

单板1中包括JTAG连接器(或称插座)或芯片、多个串联JTAG器件(器件编号1......m)、三个三态门及信号控制器。各器件至少包含TDO端口、TDI端口、TRST#端口、TMS端口和TCK端口。三个三态门的使能信号为低电平有效，上下电或使能信号为高电平时，输出信号为高阻态。信号控制器向各三态门输入使能信号，控制各三态门的连通状态；信号控制器可以是一种开关或一种软件控制设备，在单板1中只是一种较佳的方式，也可以独立于单板1之外。JTAG连接器用于连接测试控制器，测试控制器可以是一个独立的器件，不在单板1中。

其中，各器件的具体连接方式是：器件1的TDI端口与JTAG连接器的TDI端口连接，器件1的TDO端口与下一个相邻器件2的TDI端口连接，依次进行，使所有器件构成一条串联电路，再将最后一个器件m的TDO端口与JTAG连接器的TDO端口连接，使单板1自成一条JTAG链路。

单板2中包含一个JTAG器件，也可有多个JTAG器件，本实施例中为一个JTAG器件。

三态门1在器件m与JTAG连接器的链路上，用于控制器件m与JTAG连接器的连接状态；三态门2在器件m的TDO端口与单板2的TDI端口的链路上，用于控制单板1与单板2的连接状态；三态门3在单板2的TDO端口与JTAG连接器的TDO端口的链路上，用于控制单板2与JTAG连接器的连接状态。实现单板1与单板2的串联，使单板1和单板2构成一条完整的JTAG链路，再将所有TRST#端口、TMS端口和TCK端口分别连接在一起。三态门2和/或三态门3可以在单板2上。

三态门2和三态门3具有相同的使能信号，即JTAG_ADD_EN#，此信号为低电平有效，三态门1的使能信号为/JTAG_ADD_EN#，为JTAG_ADD_EN#的反信号，同样低电平有效。可以在三态门1的使能端前增加一个非门，使输入到非门的JTAG_ADD_EN#转换成输出时的/JTAG_ADD_EN#，实现三态门1与三态门2和三态门3的输入信号相反。

若存在单板3时，将单板3串联在单板2后，使单板2的TDO端口与单板3的TDI端口连接，并增加三态门以控制链路连接状态，使单板3的TDO端口与三态门3的输入端口连接；或者是，将三态门3的输出端口与单板3的TDI端口连接，使单板3的TDO端口与JTAG连接器的TDO端口连接，并增加三态门以控制链路连接状态。即，将所有单板串联，前一级的TDO端口连接到后一级的TDI端口，最后一级的TDO端口连接到JTAG插座或芯片的TDO端口，构成一个完整的JTAG链路，在相邻两个单板的TDI端口与TDO端口之间的链路上增加一个三态门，在每一个单板的最后一级TDO端口与JTAG连接器之间的链路上增加一个三态门。

本实施例中两个单板的JTAG链路连接的方法如下：

当需要只对单板1进行测试时，向三态门1、2和3输入高电平信号JTAG_ADD_EN#，使三态门2和3呈现高阻态。由于三态门1上的非门将JTAG_ADD_EN#转换成/JTAG_ADD_EN#，所以三态门1接收到的是低电平信号/JTAG_ADD_EN#，三态门1被接通。故单板1自成一条JTAG链路并且已被接通，可对单板1进行测试。

当需要对单板1和单板2进行测试时，向三态门1、2和3输入低电平信号JTAG_ADD_EN#，使三态门2和3变成连通态。由于三态门1上的非门将JTAG_ADD_EN#转换成/JTAG_ADD_EN#，所以三态门1接收到的是高电平信号/JTAG_ADD_EN#，三态门1呈现高阻态。故单板1和单板2共同串联成一条JTAG链路并且已被接通，可对单板1和单板2进行联合测试。

下面用一个实例来具体说明多个单板的JTAG链路连接方法。本实施例以两个单板为例进行说明，其中一个单板可实现主要的独立功能，另一个单板具有独立的功能，但必须连接在前一个单板上才能实现。

参见图7，本实施例中JTAG链路包括母板和连接在母板上的扣板1的JTAG器件；其中，扣板可以有多个，并构成串联链路。

母板包括JTAG插座(即2*5连接器)、具有4个4位缓冲器(Bank)的缓冲驱动器16244、信号控制器、至少一个扣板连接器和多个串联JTAG器件(器件编号1......m)。也可以使用多个缓冲驱动器16244进行链路控制，本实施例中为一个缓冲驱动器16244。

JTAG插座用于连接测试控制器，测试控制器可以是一个独立的器件，不在母板中。

信号控制器向各三态门输入使能信号，控制各三态门的连通状态；信号控制器可以是一种开关或一种软件控制设备，在母板中只是一种较佳的方式，也可以独立于母板之外。

一个扣板连接器用于连接扣板1与母板，包括TDO端口、TDI端口、TRST#端口、TMS端口和TCK端口。

各JTAG器件包括TDO端口、TDI端口、TRST#端口、TMS端口和TCK端口。

缓冲驱动器16244具有四个Bank，每个Bank有独立的使能端。Bank1的逻辑结构如图8所示，它相当于4个具有相同使能信号的三态门，1A1、1A2、1A3和1A4分别为Bank1中4个三态门的输入端，1Y1、1Y2、1Y3和1Y4分别为Bank1中4个三态门的输出端，1OE为Bank1的使能信号输入端，通过一个反相器连接Bank1中4个三态门的使能端。其它Bank的结构与Bank1相同，编号方式也相同。

16244中的Bank1和Bank2用于将TRST#信号、TMS信号和TCK信号驱动成两路，提供给母板和扣板1；16244中的Bank3用于控制母板与扣板的连接状态，以及控制扣板与JTAG插座的连接状态；16244中的Bank4用于控制母板与JTAG插座的连接状态。

扣板1包含至少一个JTAG器件。

各设备间的连接方法是：JTAG插座上的相应端口(P9、P7、P5、P3、P1)都先与16244连接，再通过16244与其它设备连接。P9与Bank1的1A2连接，输入TDI信号；P1与Bank1的1A3和1A4连接，输入TCK信号；P7与Bank2的2A1和2A2连接，输入TRST#信号；P5与Bank2的2A3和2A4连接，输入TMS信号；P3与Bank1的1Y1连接，接收TDO信号。Bank1的1Y2与器件1的TDI端口连接，器件1的TDO端口与器件2的TDI端口连接，依次串联，使m个器件串联成一条链路。m个器件的TCK端口都连接到Bank1的1Y3，TRST#端口都连接到Bank2的2Y1，TMS端口都连接到Bank2的2Y3。扣板1的TCK端口连接到Bank1的1Y4，TRST#端口连接到Bank2的2Y2，TMS端口连接到Bank2的2Y4，TDI端口连接到Bank3的3Y4，TDO端口连接到Bank3的3A3。Bank3的3A4与母板的最后一个器件m的TDO端口连接。Bank3的3Y3与Bank1的1A1连接。再使Bank4的4A1与器件m的TDO端口连接，使Bank4的4Y1与Bank1的1A1连接。

当存在扣板2时，扣板2与扣板1串联。将扣板1的TDO端口与另一个缓冲驱动器16244-1的1A2连接，将扣板2的TDI端口连接到16244-1的1Y2，将扣板2的TDO端口与16244-1的1A3连接，再将16244-1的1Y3连接到16244的1A1。

本实施例中两个单板的JTAG链路连接的方法如下：

参见图9所示，16244的Bank1和Bank2的使能信号被下拉到地，接收低电平，这两个Bank被打开，JTAG插座的JTAG端口(包括TRST#端口、TMS端口和TCK端口)与母板和扣板的JTAG端口连接在一起。JTAG插座(即2*5连接器)过来的JTAG信号经过16244隔离，TMS、TCK和TRST#的信号被16244的Bank1和Bank2驱动成两路，分别作为母板和扣板的JTAG链路信号。使用16244是为了增强驱动能力和防护能力。

当需要只对母板进行测试时，使能信号JTAG_EN#有效(为低电平有效)，控制Bank3和Bank4的输出使能管脚，使Bank3关闭，使16244的Bank4打开。故母板自成一条JTAG链路并且已被接通，可对母板进行测试。

可以在16244的部分Bank的使能端前增加一个非门，参见图10所示。在只对母板进行测试时，向Bank3和Bank4的使能端输入高电平的扣板在位信号CARDIN#，高电平CARDIN#对Bank3无效，Bank3被关闭，由于Bank4前的非门将高电平信号CARDIN#转换成低电平信号JTAG_EN#，所以16244的Bank4打开，使母板自成一条JTAG链路。

JTAG插座从端口P9发出信号，经Bank1输入到器件1的TDI端口，器件1将信号经TDO端口传出，依次传递到器件m的TDO端口，由于16244的Bank4打开，所以器件m的TDO端口将信号经Bank4和Bank1返回到JTAG插座的端口P3。若在端口P3接收到正确的信号，说明该JTAG链路连通，母板工作正常，否则说明母板的JTAG器件出现了问题。

当需要对母板和扣板1进行联合测试时，使用扣板在位信号CARDIN#来控制Bank3和Bank4的输出使能管脚，向Bank3和Bank4的使能端输入低电平的扣板在位信号CARDIN#，使Bank3打开。由于Bank4前的非门将低电平信号CARDIN#转换成高电平信号JTAG_EN#，所以16244的Bank4关闭。故母板和扣板1共同串联成一条JTAG链路并且已被接通，可对母板和扣板进行联合测试。

三态门的使能信号有多种产生方法，上述实施例中只介绍了硬件产生使能信号的方法，还可以通过设计好的软件程序来控制输入的使能信号，参见图11所示。软件程序通过CPU总线写可编程逻辑器件中的寄存器控制三态门的使能端，实现开关三态门。

本发明在JTAG链路中增加三态输出门，通过使能信号控制三态输出门的开关状态来进一步自动调整JTAG链路的连接情况，而且，在测试过程中无需人工参与，极大地缩短JTAG链路切换延时，提高了单板的可测试性。并且，当单板支持热插拔时，可以在单板业务不中断情况下调整JTAG链路。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1、一种单板，其特征在于，包括：

2、如权利要求1所述的单板，其特征在于，还包括：

所述第二控制开关具体用于连接该单板与后一级单板，在接收到第一信号时控制该单板与相邻一级单板之间的TDI端口与TDO端口连通，或者，在接收到第二信号时控制该单板与相邻一级单板之间的TDI端口与TDO端口断开。

3、如权利要求2所述的单板，其特征在于，所述第二控制开关连接该单板的多个串联器件中的最后一级器件的TDO端口与后一级单板的多个串联器件中的第一级器件的TDI端口。

4、如权利要求2所述的单板，其特征在于，所述第二控制开关连接该单板的多个串联器件中的第一级器件的TDI端口与前一级单板的多个串联器件中的最后一级器件的TDO端口。

5、如权利要求1所述的单板，其特征在于，还包括：

第三控制开关具体用于连接后一级单板的多个串联器件中的最后一级器件的TDO端口与所述测试控制器，在接收到第一信号时控制后一级单板的最后一级器件的TDO端口与测试控制器连通，或者，在接收到第二信号时控制后一级单板的最后一级器件的TDO端口与测试控制器断开。

6、如权利要求1至5中任一项所述的单板，其特征在于，所述控制开关为具有三态输出门功能的器件。

7、如权利要求6所述的单板，其特征在于，还包括：

信号控制器，与各控制开关的控制端连接，用于控制各控制开关的开关状态。

8、一种单板，其特征在于，包括：

9、如权利要求8所述的单板，其特征在于，所述连接器为多个，并且相邻两级连接器中前一级连接器的TDO端口通过第四控制开关与后一级连接器的TDI端口连接；该第四控制开关在接收到第一信号时控制前一级连接器的TDO端口与后一级连接器的TDI端口连通，或者，在接收到第二信号时控制前一级连接器的TDO端口与后一级连接器的TDI端口断开。

10、如权利要求8所述的单板，其特征在于，还包括：

信号控制器，与各控制开关的控制端连接，用于向控制开关提供第一信号或第二信号。

11、一种联合测试行动组链路，其特征在于，包括：

12、如权利要求11所述的链路，其特征在于，所述第二控制开关在相邻的两级单板中的前一级单板内，连接其所在单板的多个串联器件中最后一级器件的TDO端口与后一级单板的多个串联器件中第一级器件的TDI端口。

13、如权利要求11所述的链路，其特征在于，所述第二控制开关在相邻的两级单板中的后一级单板内，连接其所在单板的多个串联器件中第一级器件的TDI端口与前一级单板的多个串联器件中最后一级器件的TDO端口。

14、如权利要求11所述的链路，其特征在于，还包括：

所述第三控制开关具体用于在相邻两级单板中的前一级单板内，连接后一级单板的多个串联器件中最后一级器件的TDO端口与所述测试控制器；在接收到第一信号时控制后一级单板的多个串联器件中最后一级器件的TDO端口与所述测试控制器连通，或者，在接收到第二信号时控制后一级单板的最后一级器件的TDO端口与所述测试控制器断开。

15、如权利要求11至14中任一项所述的链路，其特征在于，还包括：

16、一种多板联合测试行动组链路测试方法，其特征在于，包括步骤：

所述控制开关，包括：

17、如权利要求16所述的方法，其特征在于，由相邻两级单板中的前一级单板产生所述控制信号，控制其与后一级单板的连接。

18、如权利要求16所述的方法，其特征在于，由相邻两级单板中的后一级单板产生所述控制信号，控制其与前一级单板的连接。