JPS63293646A

JPS63293646A - 半導体集積回路

Info

Publication number: JPS63293646A
Application number: JP62128240A
Authority: JP
Inventors: Nobuo Shibazaki; 芝崎　信雄; Norio Tanaka; 紀夫田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-05-27
Filing date: 1987-05-27
Publication date: 1988-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、単位機能モジュールをセル化した複数の機能
セルを半導体基板に集積した半導体集積回路、さらには
それにおける各機能セルのテスト技術に関し、例えば、
マイクロコンピュータシステムＬＳＩにおけるテストに
適用して有効な技術に関するものである。

〔従来技術〕

プリント基板にプロセッサや各種周辺回路を搭載して成
るマイクロコンピュータシステムを、１つの半導体基板
に形成するような機能セル方式のＬＳＩは１例えば昭和
５９年１１月３０日オーム社発行のｒＬＳＩハンドブッ
クＪＰ４７８に記載されているように、カスタム設計さ
れた比較的大きな論理機能ブロック、例えば、プロセッ
サ、メモリ、入出力ポート、ＣＲＴコントローラやコミ
ユニケージ１ンインタフエースコントローラなどの周辺
コントローラといった単位機能ブロックをスタンダード
な機能セルとして扱ってそれらを１つの半導体基板にシ
ステム形成して成るＬＳＩである。このような機能セル
方式のＬＳＩは、そのＬＳＩに要求される機能に応じて
夫々の機能セルが配線領域を介して所定の結合関係を採
ることになる。

〔発明が解決しようとする問題点〕

ところで、上記した機能セル方式のＬＳＩにおいては、
それに含まれる各機能セルが本来もつ信号入出力機能は
全て外部に開放される必要はなく、例えば、当該ＬＳＩ
内部の制御のためだけに用いられるような制御信号など
を外部に出力する必要はない、更に、当該ＬＳＩの機能
上、それに含まれる機能セルの全ての信号入出力機能が
利用されるとは限らない。

このため、機能セル方式で形成されたＬＳＩをテストす
る場合に、それに含まれる機能セルのＡＣパラメータ試
験やファンクション試験などを外部から単独にテストす
ることが容易にできないことがある。その場合には１個
々の機能セルのための単独のテストプログラムなどを一
切利用することができず１機能セル相互の動作を通じて
間接的にテストを行うような複合テストを実行しなけれ
ばならず、それによって、テスト効率の低下、さらには
テストの信頼性低下という問題が生じていた。

本発明の目的は、機能セル方式などのＬＳＩに含まれる
機能セルが本来もつ信号入出力機能のうち外部に開放さ
れていないものがあっても、当該機能セルを外部から単
独にテストすることができる半導体集積回路を提供する
ものである。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、単位機能モジュールをセル化した複数の機能
セルを半導体基板に集積した機能セル方式のＬＳＩにお
いて、機能セルが本来もつ信号入出力機能のうち、通常
動作で外部に開放されていない信号を、テストモード時
に外部との間で入出力可能にするテストパスを設け、テ
スト制御手段を介して選択される所定の機能セルをテス
トバスなどを介して少なくとも単体で外部から試験可能
にするものである。

〔作　用〕

上記した手段によれば、機能セル方式のＬＳＩに含まれ
る機能セルが本来もつ信号入出力機能のうち外部に開放
されていないものがあっても、テストモードの設定によ
って、当該機能セルに対する外部からの単独テストを可
能にする。

〔実　施　例〕

第１図は本発明に係る半導体集積回路の１実施例である
機能セル方式で成るマイクロコンピュータシステムＬＳ
Ｉを示すブロック図である。

第１図に示されるマイクロコンピュータシステムＬＳＩ
は、特に制限されないが、カスタム設計された比較的大
きな論理機能ブロックとしての単位機能モジュールをセ
ル化した複数の機能セルを、公知の半導体集積回路製造
技術によって１つの半導体基板にシステム形成して成る
。

本実施例では、上記機能セルとして、中央処理袋５ｉＣ
ＰＵ、ランダム・アクセス・メモリＲＡＭ、リード・オ
ンリ・メモリＲＯＭ、ダイレクト・メモリ・アクセス・
コントローラＤＭＡＣ，ＣＲＴコントローラＣＲＴＣ、
キャラクタ発生メモリＣＧＭ、並直変換回路ＰＳＣ、シ
リアルコミュニケーションインタフェース５ＣＩＴＦ、
データ入出力回路ＤＩＯ、アドレス入出力回路ＡＩ○、
制御信号入出力回路ＣＩ○、テストコントローラＴＥＳ
ＴＣＯＮＴなどが設けられている。

上記中央処理装置ＣＰＵは、システム全体の制御を司る
。上記ランダム・アクセス・メモリＲＡＭは、各種デー
タを書き換え可能に格納する。す−ド・オンリ・メモリ
ＲＯＭは、プログラムなどを格納する読み出し専用のメ
モリである。ダイレクト・メモリ・アクセス・コントロ
ーラＤＭＡＣは、中央処理装置１ＣＰＵの代わりにデー
タ転送制御を行う周辺コントローラである。

上記ＣＲＴコントローラＣＲＴＣは、図示しない外部の
ＣＲＴ　（カソード・レイ・チューブ）ディスプレイ装
置に現在表示中の１行と次表示の１行との表示用コード
データを格納する行バッファを備えている。このＣＲＴ
コントローラＣＲＴＣは１表示タイミングに合わせて現
在行の行バッファの内容をキャラクタ発生メモリＣＧＭ
に供給して画像表示データを読み出し、それを上記並直
変換回路ＰＳＣを介してビデオ信号として図示しないＣ
ＲＴ　（カソード・レイ・チューブ）ディスプレイ装置
に供給して画像表示制御を行い、それと同時にランダム
・アクセス・メモリＲＡＭから次表示の表示コードデー
タをＤＭＡ転送によって次表示バッファに取り入れる制
御を行う。

シリアルコミュニケーションインタフェース５ＣＩＴＦ
は、外部の図示しないプリンタやキーボードなどとの間
でビットシリアルな形態で情報伝達を行うための周辺コ
ントローラである。

上記機能セルとしての、中央処理装置ＣＰＵ、ランダム
・アクセス・メモリＲＡＭ、リード・オンリ・メモリＲ
ＯＭ、ダイレクト・メモリ・アクセス・コントローラＤ
ＭＡＣ，ＣＲＴコントローラＣＲＴＣ１及び、シリアル
コミュニケーションインタフェース５ＣＩＴＦは１本実
施例のマイクロコンピュータシステムＬＳＩの機能に応
じて夫々所定の端子が、内部データバスＤＢＵＳ、内部
アドレスバスＡＢＵＳ、及び、内部制御バスＣＢＵＳに
結合されている。斯る内部データバスＤＢＵＳ、内部ア
ドレスバスＡＢＵＳ、及び、内部制御バスＣＢＵＳは、
夫々上記データ入出力回路り工○、アドレス入出力回路
Ａｌ０１制御信号入出力回路ＣＴＯに結合され、図示し
ない外部装置との間でインタフェースを採り得るように
されている。

この°ようにしてシステム構成されたＬＳＩの内部にお
いて、それに含まれる各機能セルが本来もつ信号入出力
機能は全て上記データ入出力回路ＤＩＯ，アドレス入出
力回路ＡＩＯ，制御信号入出力回路ＣＩＯを介して外部
に開放されるわけではない。例えば、ダイレクト・メモ
リ・アクセス・コントローラＤＭＡＣとＣＲＴコントロ
ーラＣＲＴＣとの間でやりとりされる制御信号や、ＣＲ
ＴコントローラＣＲＴＣからキャラクタ発生メモリＣＧ
Ｍに供給されるアクセス制御信号やアドレス情報などは
当該ＬＳＩの内部でクローズドされている。更に、当該
ＬＳＩの機能上、それに含まれるその他の機能セルの全
ての信号入出力機能が利用されるとは限らない。

そこで、本実施例においては、各機能セルが本来もつ信
号入出力機能のうち、通常動作で外部に開放されていな
い信号を、テストモード時に外部との間で入出力可能に
する信号線路として所定ビット数のテストバスＴＢＵＳ
が設けられ、そのテストバスＴＢＵＳはテストコントロ
ーラＴＥＳＴＣＯＮＴを介して外部端子に接続される。

このテストコントローラＴＥＳＴＣＯＮＴは、テスト専
用の外部端子などを介して外部からテストモードが設定
される。テストモードが設定されると、外部からテスト
コントローラＴＥＳＴＣＯＮＴや制御信号入出力回路Ｃ
ＩＯに供給される制御信号に基づいて１つの機能セルの
動作が選択され、それによって、当該機能セルが本来持
つ信号入出力機能によって入出力可能とされる全ての信
号がデータ入出力回路ＤＩＯ、アドレス入出力回路Ａｌ
０１制御信号入出力回路Ｃｌ０１及びテストコントロー
ラＴＥＳＴＣＯＮＴを介して外部に開放される。

特に、テスト動作が選択された機能セルが本来もつ信号
入出力機能のうち、通常動作で外部に開放されていない
信号が、テストコントローラＴＥＳＴＣＯＮＴを介して
外部とやりとり可能にされる。

したがって、本実施例のＬＳＩに含まれる機能セルが本
来もつ信号入出力機能のうち外部に開放されていないも
のがあっても、テストモードの設定によって、所定の機
能セルに対する外部からの単独テストを行うことができ
る。

また、第１図において、ダイレクト・メモリ・アクセス
・コントローラＤＭＡＣとＣＲＴコントローラＣＲＴＣ
との間でやりとりされる制御信号のように所定の機能セ
ル間だけで直接骨は渡しされるような信号が入出力され
る端子とテストバスＴＥＳＴＢＵＳとの間には、例えば
第２図に示されるように、テストコントローラＴＥＳＴ
ＣＯＮＴから出力される制御信号φ１．φ２によって信
号伝達方向が双方向に制御され得る双方向バッファ回路
ＢＵＦＩ、ＢＵＦ２が介在されている。それによって、
例えばダイレクト・メモリ・アクセス・コントローラＤ
ＭＡＣに対する単独テストに際して、そのダイレクト・
メモリ・アクセス・コントローラＤＭＡＣからＣＲＴコ
ントローラＣＲＴＣに供給されるべき信号をテストバス
ＴＢＵＳを介して外部に取り出すことができ、また、Ｃ
ＲＴコントローラＣＲＴＣに対する単独テストに際して
、ダイレクト・メモリ・アクセス・コントローラＤＭＡ
ＣからＣＲＴコントローラＣＲＴＣに供給されるべき信
号をテストバスＴＢＵＳを介して外部からそのＣＲＴコ
ントローラＣＲＴＣに供給可能とされる。

上記実施例によれば以下の作用効果を得るものである。

（１）本実施例のＬＳＩに含まれている夫々の機能セル
が本来もつ信号入出力機能のうち、通常動作で外部に開
放されていない信号は、テストコントローラＴＥＳＴＣ
ＯＮＴの制御に基づいて機能セル単位で選択的にテスト
バスＴＢＵＳを介してテストコントローラＴＥＳＴＣＯ
ＮＴから外部に出力可能とされることにより、機能セル
が本来もつ信号入出力機能のうち外部に開放されていな
いものがあっても、当該機能セルに対する外部からの単
独テストを行うことができる。

（２）上記作用効果より、機能セル単位でＡＣパラメー
タ試験やファンクション試験などを外部から単独にテス
トすることが容易であるから、個々の機能セルのための
既に用意されている単独のテストプログラムをそのまま
利用してＬＳＩの外部から当該機能セルのテストを行う
ことができる。

このため、複合テストは、機能せるを組合せた総合性能
の評価用のみに限定することができ、テストプログラム
の作成効率をあげることができるるまた１個々の機能セ
ルを単独にテストすることができるため、全てを複合テ
ストに頼る場合に比べてテスト条件の設定に要する処理
が軽減され、テスト効率の向上、さらにはそれにおける
テストの信頼性向上を達成することができる。

（３）当該セル機能に対する外部からの単独テストがで
きるため、ＬＳＩの組み立て封止後でも当該機能セルの
テストができ、テストの信頼性向上を図ることができる
と共に、不良解析などの内部状態の観測、評価が容易に
なる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。

例えば、機能セルは上記実施例で説明した機能ブロック
に限定されず、また、機能セル個々の論理規模も上記実
施例の規模に限定されず、機能セル方式で形成されるＬ
ＳＩのシステム規模などに応じて適宜変更可能である。

また、夫々の機能セルが本来もつ信号入出力機能のうち
、通常動作で外部に開放されていない信号の全てがテス
トバスなどを介して外部に出力可能とされる必要はなく
、また、全ての機能セルに対して外部からの単独テスト
を可能に構成する必要はなく、例えば、メモリなどに対
してはそのような単独テスト機能を省略してもよい。更
に、上記実施例では、専用のテストバスを設けた構成に
ついて説明したが、アドレスバスなどを時分割でテスト
信号の入出力に兼用させるようにしてもよい６但しその
場合には、時分割によるタイミング上の制約から、タイ
ミングを問題にするテストは実質的な影響を受ける場合
がある。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である比較的規模の大きな
論理ブロックを単位機能セルとして成るマイクロコンピ
ュータシステムＬＳＩに適用した場合について説明した
が、本発明はそれに限定されるものではなく、シングル
チップマクイクロコンピュータやその他のＬＳＩなどに
広く適用することができる。本発明は、少なくとも単位
機能モジュールをセル化した複数の機能セルを半導体基
板に集積して成る条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、機能セル方式ＬＳＩを構成する機能セルが本
来もつ信号入出力機能のうち、通常動作で外部に開放さ
れていない信号を、テストモード時に外部との間で入出
力可能に構成されるから、機能セルが本来もつ信号入出
力機能のうち外部に開放されていないものがあっても、
テストモードの設定によって、当該機能セルに対する外
部からの単独テストを容易に実施することができ、それ
によって、機能セル相互の動作を通じて間接的にテスト
を行うような複合テストを介さずに機能セルの単独テス
トが可能にされるから、機能セル方式のＬＳＩに対する
テスト効率の向上、さらにはそれにおけるテストの信頼
性向上を達成することができる。

【図面の簡単な説明】

第１図は本発明に係る半導体集積回路の１実施例である
機能セル方式で成るマイクロコンピュータシステムＬＳ
Ｉを示すブロック図、第２図は機能セルとテストバスとの結合方式の１例を示
す回路図である。ＣＰＵ・・・中央処理装置、ＲＡＭ・・・ランダム・ア
クセス・メモリ、ＲＯＭ・・・リード・オンリ・メモリ
、ＤＭＡＣ・・・ダイレクト・メモリ・アクセス・コン
トローラ、ＣＲＴＣ・・・ＣＲＴコントローラ、ＣＧＭ
・・・キャラクタ発生メモリ、５ＣＩＴＦ・・・シリア
ルコミュニケーションインタフェース、ＤＩ○・・・デ
ータ入出力回路、ＡＯ・・・アドレス出力回路、ＣＩＯ
・・・制御信号入出力回路、ＴＥＳＴＣＯＮＴ・・・テ
ストコントローラ、ＤＢＵＳ・・・データバス、ＡＢＵ
Ｓ・・・アドレスバス、ＣＢＵＳ・・・制御バス、ＴＢ
ＵＳ・・・テストバス。第　　２　　図

Claims

【特許請求の範囲】１、単位機能モジュールをセル化した複数の機能セルを
相互に関連を持って動作可能に半導体基板に集積して成
る半導体集積回路において、各機能セルが本来もつ信号
入出力機能のうち、通常動作で外部に開放されていない
信号を、テストモード時に外部との間で入出力可能にす
る信号線路を設け、テスト制御手段を介して選択される
所定の機能セルを少なくとも単体で外部から試験可能に
されて成るものであることを特徴とする半導体集積回路
。２、上記信号線路は、通常動作で利用される内部データ
バス、内部アドレスバス、及び内部制御バスを介して外
部に取り出すことができない信号を外部との間でやりと
りするためのテストバスであることを特徴とする特許請
求の範囲第１項記載の半導体集積回路。３、上記テスト制御手段は、所定の機能セルのテストに
必要なデータを、内部データバス、内部アドレスバス、
内部制御バス、及びテストバスを介して外部とやりとり
する制御を行うものであることを特徴とする特許請求の
範囲第２項記載の半導体集積回路。