JP2003307547A - スキャンテスト回路およびスキャンテスト方法 - Google Patents
スキャンテスト回路およびスキャンテスト方法Info
- Publication number
- JP2003307547A JP2003307547A JP2002112188A JP2002112188A JP2003307547A JP 2003307547 A JP2003307547 A JP 2003307547A JP 2002112188 A JP2002112188 A JP 2002112188A JP 2002112188 A JP2002112188 A JP 2002112188A JP 2003307547 A JP2003307547 A JP 2003307547A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- output
- module
- scan test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩのスキャンテストにおいてＩ／Ｏモジュ
ールの信号方向の切り換えによる信号の衝突を回避す
る。 【解決手段】スキャンモード選択手段と、スキャンテス
ト対象回路と接続される少なくとも１組のＩ／Ｏモジュ
ールと、スキャンＩＯ制御信号手段とを備え、スキャン
モード選択時は、スキャンＩＯ制御信号に応じて前記１
組のＩ／Ｏモジュールのうちいずれか一方を出力端子と
し他方を入力端子とし、スキャン動作時は、入力端子と
されたＩ／Ｏモジュールとスキャン対象回路のスキャン
入力とを接続し、出力端子とされたＩ／Ｏモジュールと
スキャン対象回路のスキャン出力とを接続し、キャプチ
ャ動作時は、入力端子とされたＩ／Ｏモジュールとスキ
ャン対象回路の通常動作時のデータ入力とを接続し、出
力端子とされたＩ／Ｏモジュールとスキャン対象回路の
通常動作時のデータ出力とを接続する。
ールの信号方向の切り換えによる信号の衝突を回避す
る。 【解決手段】スキャンモード選択手段と、スキャンテス
ト対象回路と接続される少なくとも１組のＩ／Ｏモジュ
ールと、スキャンＩＯ制御信号手段とを備え、スキャン
モード選択時は、スキャンＩＯ制御信号に応じて前記１
組のＩ／Ｏモジュールのうちいずれか一方を出力端子と
し他方を入力端子とし、スキャン動作時は、入力端子と
されたＩ／Ｏモジュールとスキャン対象回路のスキャン
入力とを接続し、出力端子とされたＩ／Ｏモジュールと
スキャン対象回路のスキャン出力とを接続し、キャプチ
ャ動作時は、入力端子とされたＩ／Ｏモジュールとスキ
ャン対象回路の通常動作時のデータ入力とを接続し、出
力端子とされたＩ／Ｏモジュールとスキャン対象回路の
通常動作時のデータ出力とを接続する。
Description
【０００１】
【発明の属する技術分野】本発明は大規模半導体集積回
路（ＬＳＩ）のスキャンテストを行うためのスキャンテ
スト回路およびスキャンテスト方法に関するものであ
る。
路（ＬＳＩ）のスキャンテストを行うためのスキャンテ
スト回路およびスキャンテスト方法に関するものであ
る。
【０００２】
【従来の技術】近年、ますます大規模かつ複雑化するＬ
ＳＩを効率よくテストすることはＬＳＩ産業における重
要な課題である。特に、ＬＳＩの機能テストにおいて
は、高いテストカバー率が得られるテスト手法としてス
キャンテストが広く採用されている。
ＳＩを効率よくテストすることはＬＳＩ産業における重
要な課題である。特に、ＬＳＩの機能テストにおいて
は、高いテストカバー率が得られるテスト手法としてス
キャンテストが広く採用されている。
【０００３】スキャンテストにおいて、ＬＳＩ内部のす
べてのフリップフロップはスキャンイン時およびスキャ
ンアウト時にはシフトレジスタ形式のスキャンチェーン
に構成され、スキャンイン動作でスキャンチェーンによ
り各フリップフロップにテストデータを与え、キャプチ
ャ動作で外部入力端子にテストデータを与えて通常時の
回路動作を実行させ外部出力端子を観測し、スキャンア
ウト動作でスキャンチェーンによりフリップフロップに
得られたデータを観測する。
べてのフリップフロップはスキャンイン時およびスキャ
ンアウト時にはシフトレジスタ形式のスキャンチェーン
に構成され、スキャンイン動作でスキャンチェーンによ
り各フリップフロップにテストデータを与え、キャプチ
ャ動作で外部入力端子にテストデータを与えて通常時の
回路動作を実行させ外部出力端子を観測し、スキャンア
ウト動作でスキャンチェーンによりフリップフロップに
得られたデータを観測する。
【０００４】図２は、このようなスキャンテストを行う
ためにＬＳＩに付加される従来のスキャンテスト回路を
示すブロック図である。図２において、２０１はＩ／Ｏ
モジュール、２０２はスキャンテスト対象回路、２１３
はセレクタ、２１４はＯＲ回路であり、Ｉ／Ｏモジュー
ル２０１は入力バッファ２１１と出力バッファ２１２で
構成される。
ためにＬＳＩに付加される従来のスキャンテスト回路を
示すブロック図である。図２において、２０１はＩ／Ｏ
モジュール、２０２はスキャンテスト対象回路、２１３
はセレクタ、２１４はＯＲ回路であり、Ｉ／Ｏモジュー
ル２０１は入力バッファ２１１と出力バッファ２１２で
構成される。
【０００５】セレクタ２１３は、スキャンイネーブル信
号に応じて、通常時はスキャンテスト対象回路の通常出
力ＤＯを選択し、スキャンアウト時はスキャンテスト対
象回路のスキャン出力ＳＯを選択する。ＯＲ回路２１４
は、通常制御出力ＣＯまたはスキャンテスト時のスキャ
ンイネーブル信号により、出力バッファ２１２に転送制
御信号を供給し、セレクタ２１３の出力を外部に出力さ
せる。
号に応じて、通常時はスキャンテスト対象回路の通常出
力ＤＯを選択し、スキャンアウト時はスキャンテスト対
象回路のスキャン出力ＳＯを選択する。ＯＲ回路２１４
は、通常制御出力ＣＯまたはスキャンテスト時のスキャ
ンイネーブル信号により、出力バッファ２１２に転送制
御信号を供給し、セレクタ２１３の出力を外部に出力さ
せる。
【０００６】スキャンイン動作では、入力バッファ２１
１からスキャンテスト対象回路２０２のスキャン入力Ｓ
Ｉにテストデータを入力し、キャプチャ動作では、セレ
クタ２１３で選択した通常出力ＤＯを制御出力ＣＯによ
り出力バッファ２１２から外部に出力させ、スキャンア
ウト動作では、セレクタ２１３で選択したスキャンテス
ト対象回路のスキャン出力ＳＯを出力バッファ２１２か
ら外部に出力させる。
１からスキャンテスト対象回路２０２のスキャン入力Ｓ
Ｉにテストデータを入力し、キャプチャ動作では、セレ
クタ２１３で選択した通常出力ＤＯを制御出力ＣＯによ
り出力バッファ２１２から外部に出力させ、スキャンア
ウト動作では、セレクタ２１３で選択したスキャンテス
ト対象回路のスキャン出力ＳＯを出力バッファ２１２か
ら外部に出力させる。
【０００７】このようにして、スキャンイン動作でスキ
ャンテスト対象回路を任意の状態に設定し、スキャンア
ウト動作でスキャンテスト対象回路の状態を確認するこ
とができるため、ＬＳＩの機能テストを効率よく行うこ
とができ、高いテストカバー率が得られる。
ャンテスト対象回路を任意の状態に設定し、スキャンア
ウト動作でスキャンテスト対象回路の状態を確認するこ
とができるため、ＬＳＩの機能テストを効率よく行うこ
とができ、高いテストカバー率が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
技術では、図２に示したように、スキャンイネーブル信
号によりＩ／Ｏモジュールを制御する構成になってお
り、スキャンイン動作でテストデータを入力していた端
子がキャプチャ動作時に通常動作時の信号を出力するこ
とがある。
技術では、図２に示したように、スキャンイネーブル信
号によりＩ／Ｏモジュールを制御する構成になってお
り、スキャンイン動作でテストデータを入力していた端
子がキャプチャ動作時に通常動作時の信号を出力するこ
とがある。
【０００９】このときに、スキャンイネーブル信号、ス
キャンクロック信号の引き回しやドライブ能力不足によ
り、信号切り換えのタイミングに時間差が生じ、通常時
の出力信号とテストデータの入力でバス衝突が生じてし
まうことがあった。
キャンクロック信号の引き回しやドライブ能力不足によ
り、信号切り換えのタイミングに時間差が生じ、通常時
の出力信号とテストデータの入力でバス衝突が生じてし
まうことがあった。
【００１０】この事態を回避するために、Ｉ／Ｏモジュ
ールの入出力の方向を変えないように構成してスキャン
テストを行うこともできる。しかしながら、この構成で
は、スキャン入力端子が通常時に出力する信号をモニタ
することができないため、すべての故障を検出すること
が困難になる。
ールの入出力の方向を変えないように構成してスキャン
テストを行うこともできる。しかしながら、この構成で
は、スキャン入力端子が通常時に出力する信号をモニタ
することができないため、すべての故障を検出すること
が困難になる。
【００１１】本発明は上記事情に鑑みてなされたもの
で、ＬＳＩのスキャンテストにおいて、Ｉ／Ｏモジュー
ルにおける信号方向の切り換えタイミングの制約を回避
することができるスキャンテスト回路およびスキャンテ
スト方法を提供することも目的とする。
で、ＬＳＩのスキャンテストにおいて、Ｉ／Ｏモジュー
ルにおける信号方向の切り換えタイミングの制約を回避
することができるスキャンテスト回路およびスキャンテ
スト方法を提供することも目的とする。
【００１２】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１に係るスキャンテスト回路は、半
導体集積回路のスキャンテストを行うためのスキャンテ
スト回路において、通常動作をする通常モードまたはス
キャンテストを実施するスキャンモードを選択する手段
と、スキャンテスト対象回路と接続される少なくとも１
組のＩ／Ｏモジュールと、スキャンＩＯ制御信号を与え
る手段とを具備し、スキャンモード選択時は、スキャン
ＩＯ制御信号に応じて、前記１組のＩ／Ｏモジュールの
うちいずれか一方を出力端子とし他方を入力端子とする
ものである。
に、本発明の請求項１に係るスキャンテスト回路は、半
導体集積回路のスキャンテストを行うためのスキャンテ
スト回路において、通常動作をする通常モードまたはス
キャンテストを実施するスキャンモードを選択する手段
と、スキャンテスト対象回路と接続される少なくとも１
組のＩ／Ｏモジュールと、スキャンＩＯ制御信号を与え
る手段とを具備し、スキャンモード選択時は、スキャン
ＩＯ制御信号に応じて、前記１組のＩ／Ｏモジュールの
うちいずれか一方を出力端子とし他方を入力端子とする
ものである。
【００１３】上記構成によれば、スキャンモード選択時
に、スキャンＩＯ制御信号に従って、最初のフェーズで
は、前記１組のＩ／Ｏモジュールのうちいずれか一方を
出力端子とし他方を入力端子とし、次のフェーズでは、
スキャンＩＯ制御信号を反転させて前記１組のＩ／Ｏモ
ジュールの出力端子と入力端子の役割を交代するように
制御することにより、各フェーズ内では出力端子と入力
端子を切り換えずにすむため、Ｉ／Ｏモジュールにおけ
る信号方向の切り換えタイミングの制約を回避すること
ができる。
に、スキャンＩＯ制御信号に従って、最初のフェーズで
は、前記１組のＩ／Ｏモジュールのうちいずれか一方を
出力端子とし他方を入力端子とし、次のフェーズでは、
スキャンＩＯ制御信号を反転させて前記１組のＩ／Ｏモ
ジュールの出力端子と入力端子の役割を交代するように
制御することにより、各フェーズ内では出力端子と入力
端子を切り換えずにすむため、Ｉ／Ｏモジュールにおけ
る信号方向の切り換えタイミングの制約を回避すること
ができる。
【００１４】本発明の請求項２に係るスキャンテスト回
路は、請求項１記載のスキャンテスト回路において、ス
キャンテストにおけるスキャン動作時は、前記１組のＩ
／Ｏモジュールのうち入力端子とされたＩ／Ｏモジュー
ルとスキャン対象回路のスキャン入力とを接続し、出力
端子とされたＩ／Ｏモジュールとスキャン対象回路のス
キャン出力とを接続するように制御するものである。
路は、請求項１記載のスキャンテスト回路において、ス
キャンテストにおけるスキャン動作時は、前記１組のＩ
／Ｏモジュールのうち入力端子とされたＩ／Ｏモジュー
ルとスキャン対象回路のスキャン入力とを接続し、出力
端子とされたＩ／Ｏモジュールとスキャン対象回路のス
キャン出力とを接続するように制御するものである。
【００１５】上記構成によれば、スキャン動作時は、ス
キャンＩＯ制御信号に応じて、入力端子とされたＩ／Ｏ
モジュールからスキャン入力を行い、出力端子とされた
Ｉ／Ｏモジュールからスキャン出力することができるた
め、スキャンＩＯ制御信号に応じたＩ／Ｏモジュールに
おける信号方向の切り換えに拘らず、スキャン動作を行
うことができる。
キャンＩＯ制御信号に応じて、入力端子とされたＩ／Ｏ
モジュールからスキャン入力を行い、出力端子とされた
Ｉ／Ｏモジュールからスキャン出力することができるた
め、スキャンＩＯ制御信号に応じたＩ／Ｏモジュールに
おける信号方向の切り換えに拘らず、スキャン動作を行
うことができる。
【００１６】本発明の請求項３に係るスキャンテスト回
路は、請求項１または２記載のスキャンテスト回路にお
いて、スキャンテストにおけるキャプチャ動作時は、前
記１組のＩ／Ｏモジュールのうち入力端子とされたＩ／
Ｏモジュールとスキャン対象回路の通常動作時のデータ
入力とを接続し、出力端子とされたＩ／Ｏモジュールと
スキャン対象回路の通常動作時のデータ出力とを接続す
るように制御するものである。
路は、請求項１または２記載のスキャンテスト回路にお
いて、スキャンテストにおけるキャプチャ動作時は、前
記１組のＩ／Ｏモジュールのうち入力端子とされたＩ／
Ｏモジュールとスキャン対象回路の通常動作時のデータ
入力とを接続し、出力端子とされたＩ／Ｏモジュールと
スキャン対象回路の通常動作時のデータ出力とを接続す
るように制御するものである。
【００１７】上記構成によれば、スキャン動作時とキャ
プチャ動作時のＩ／Ｏモジュールの出力端子と入力端子
の役割が同一であるため、動作切り換え時にＩ／Ｏモジ
ュールにおける信号方向の切り換えが生じないため、Ｉ
／Ｏモジュールにおける信号方向の切り換えタイミング
の制約を回避することができる。
プチャ動作時のＩ／Ｏモジュールの出力端子と入力端子
の役割が同一であるため、動作切り換え時にＩ／Ｏモジ
ュールにおける信号方向の切り換えが生じないため、Ｉ
／Ｏモジュールにおける信号方向の切り換えタイミング
の制約を回避することができる。
【００１８】本発明の請求項４に係るスキャンテスト方
法は、半導体集積回路のスキャンテストを行うためのス
キャンテスト方法において、最初のスキャンテスト工程
で、スキャンデータを第１のＩ／Ｏモジュールから入力
し、スキャン出力を第２のＩ／Ｏモジュールから出力
し、キャプチャ動作における通常動作時のデータ出力を
前記第２のＩ／Ｏモジュールから出力し、次のスキャン
テスト工程で、スキャンデータを前記第２のＩ／Ｏモジ
ュールから入力し、スキャン出力を前記第１のＩ／Ｏモ
ジュールから出力し、前記キャプチャ動作における通常
動作時のデータ出力を前記第１のＩ／Ｏモジュールから
出力するものである。
法は、半導体集積回路のスキャンテストを行うためのス
キャンテスト方法において、最初のスキャンテスト工程
で、スキャンデータを第１のＩ／Ｏモジュールから入力
し、スキャン出力を第２のＩ／Ｏモジュールから出力
し、キャプチャ動作における通常動作時のデータ出力を
前記第２のＩ／Ｏモジュールから出力し、次のスキャン
テスト工程で、スキャンデータを前記第２のＩ／Ｏモジ
ュールから入力し、スキャン出力を前記第１のＩ／Ｏモ
ジュールから出力し、前記キャプチャ動作における通常
動作時のデータ出力を前記第１のＩ／Ｏモジュールから
出力するものである。
【００１９】上記構成によれば、スキャンテスト工程を
２段階に分けて、その間で第１のＩ／Ｏモジュールと第
２のＩ／Ｏモジュールの出力端子と入力端子の役割を交
代するように制御することにより、それぞれの工程内に
おいては、出力端子と入力端子における信号方向の切り
換えが生じないため、Ｉ／Ｏモジュールにおける信号方
向の切り換えタイミングの制約を回避することができ
る。
２段階に分けて、その間で第１のＩ／Ｏモジュールと第
２のＩ／Ｏモジュールの出力端子と入力端子の役割を交
代するように制御することにより、それぞれの工程内に
おいては、出力端子と入力端子における信号方向の切り
換えが生じないため、Ｉ／Ｏモジュールにおける信号方
向の切り換えタイミングの制約を回避することができ
る。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態に係るスキャンテスト回路を示すブロック図である。
て図面を参照して説明する。図１は本発明の一実施の形
態に係るスキャンテスト回路を示すブロック図である。
【００２１】図１において、１０１、１０２はＩ／Ｏモ
ジュール、１０３はテストモジュール、１０４はスキャ
ンテスト対象回路である。Ｉ／Ｏモジュール１０１は入
力バッファ１１１と出力バッファ１１２で構成され、外
部端子１１５を備えている。Ｉ／Ｏモジュール１０２は
入力バッファ１１３と出力バッファ１１４で構成され、
外部端子１１６を備えている。また、テストモジュール
１０３はセレクタ１２１、１２２、１２３、１２４、１
２５と否定回路１２６で構成され、スキャンイネーブル
信号ＮＴ、スキャンＩＯ制御信号ＳＩＯ、スキャンモー
ド設定信号ＳＭにより制御される。
ジュール、１０３はテストモジュール、１０４はスキャ
ンテスト対象回路である。Ｉ／Ｏモジュール１０１は入
力バッファ１１１と出力バッファ１１２で構成され、外
部端子１１５を備えている。Ｉ／Ｏモジュール１０２は
入力バッファ１１３と出力バッファ１１４で構成され、
外部端子１１６を備えている。また、テストモジュール
１０３はセレクタ１２１、１２２、１２３、１２４、１
２５と否定回路１２６で構成され、スキャンイネーブル
信号ＮＴ、スキャンＩＯ制御信号ＳＩＯ、スキャンモー
ド設定信号ＳＭにより制御される。
【００２２】Ｉ／Ｏモジュール１０１において、入力バ
ッファ１１１は、スキャンＩＯ制御信号ＳＩＯが“Ｈ”
である場合に、外部端子１１５から受け取ったスキャン
データをスキャン対象回路１０４のスキャン入力ＳＩに
供給し、かつ、通常時の入力データをスキャン対象回路
１０４のデータ入力ＤＩ１に供給する。出力バッファ１
１２はセレクタ１２１から受け取った転送制御信号が
“Ｈ”である場合に、セレクタ１２２から受け取ったデ
ータを外部端子１１５に出力する。
ッファ１１１は、スキャンＩＯ制御信号ＳＩＯが“Ｈ”
である場合に、外部端子１１５から受け取ったスキャン
データをスキャン対象回路１０４のスキャン入力ＳＩに
供給し、かつ、通常時の入力データをスキャン対象回路
１０４のデータ入力ＤＩ１に供給する。出力バッファ１
１２はセレクタ１２１から受け取った転送制御信号が
“Ｈ”である場合に、セレクタ１２２から受け取ったデ
ータを外部端子１１５に出力する。
【００２３】Ｉ／Ｏモジュール１０２において、入力バ
ッファ１１３は、スキャンＩＯ制御信号ＳＩＯが“Ｌ”
である場合に、外部端子１１６から受け取ったスキャン
データをスキャン対象回路１０４のスキャン入力ＳＩに
供給し、かつ、通常時の入力データをスキャン対象回路
１０４のデータ入力ＤＩ２に供給する。出力バッファ１
１４はセレクタ１２３から受け取った転送制御信号が
“Ｈ”である場合に、セレクタ１２４から受け取ったデ
ータを外部端子１１６に出力する。
ッファ１１３は、スキャンＩＯ制御信号ＳＩＯが“Ｌ”
である場合に、外部端子１１６から受け取ったスキャン
データをスキャン対象回路１０４のスキャン入力ＳＩに
供給し、かつ、通常時の入力データをスキャン対象回路
１０４のデータ入力ＤＩ２に供給する。出力バッファ１
１４はセレクタ１２３から受け取った転送制御信号が
“Ｈ”である場合に、セレクタ１２４から受け取ったデ
ータを外部端子１１６に出力する。
【００２４】テストモジュール１０３において、セレク
タ１２１は、スキャンモード設定信号ＳＭに応じて、ス
キャンＩＯ制御信号ＳＩＯを否定回路１２６で反転させ
た信号、またはスキャン対象回路１０４からの通常制御
出力ＣＯ１のいずれかを選択し、出力バッファ１１２を
制御する転送制御信号として出力する。
タ１２１は、スキャンモード設定信号ＳＭに応じて、ス
キャンＩＯ制御信号ＳＩＯを否定回路１２６で反転させ
た信号、またはスキャン対象回路１０４からの通常制御
出力ＣＯ１のいずれかを選択し、出力バッファ１１２を
制御する転送制御信号として出力する。
【００２５】セレクタ１２２は、スキャンイネーブル信
号ＮＴに応じて、スキャンテスト対象回路１０４のスキ
ャン出力ＳＯ、またはスキャンテスト対象回路１０４の
通常出力データＤＯ１のいずれかを選択し、選択された
信号を出力バッファ１１２に供給する。
号ＮＴに応じて、スキャンテスト対象回路１０４のスキ
ャン出力ＳＯ、またはスキャンテスト対象回路１０４の
通常出力データＤＯ１のいずれかを選択し、選択された
信号を出力バッファ１１２に供給する。
【００２６】セレクタ１２３は、スキャンモード設定信
号ＳＭに応じて、スキャンＩＯ制御信号ＳＩＯ、または
スキャン対象回路１０４からの通常制御出力ＣＯ２のい
ずれかを選択し、出力バッファ１１４を制御する転送制
御信号として出力する。
号ＳＭに応じて、スキャンＩＯ制御信号ＳＩＯ、または
スキャン対象回路１０４からの通常制御出力ＣＯ２のい
ずれかを選択し、出力バッファ１１４を制御する転送制
御信号として出力する。
【００２７】セレクタ１２４は、スキャンイネーブル信
号ＮＴに応じて、スキャンテスト対象回路１０４のスキ
ャン出力ＳＯ、またはスキャンテスト対象回路１０４の
通常出力データＤＯ２のいずれかを選択し、選択された
信号を出力バッファ１１４に供給する。
号ＮＴに応じて、スキャンテスト対象回路１０４のスキ
ャン出力ＳＯ、またはスキャンテスト対象回路１０４の
通常出力データＤＯ２のいずれかを選択し、選択された
信号を出力バッファ１１４に供給する。
【００２８】セレクタ１２５は、スキャンＩＯ制御信号
ＳＩＯに応じて、Ｉ／Ｏモジュール１０１の入力バッフ
ァ１１１またはＩ／Ｏモジュール１０２の入力バッファ
１１３を介して外部から受け取ったスキャンデータをス
キャン対象回路１０４のスキャン入力ＳＩに供給する。
ＳＩＯに応じて、Ｉ／Ｏモジュール１０１の入力バッフ
ァ１１１またはＩ／Ｏモジュール１０２の入力バッファ
１１３を介して外部から受け取ったスキャンデータをス
キャン対象回路１０４のスキャン入力ＳＩに供給する。
【００２９】以上のように構成されたスキャンテスト回
路について、まず、Ｉ／Ｏモジュール１０１からスキャ
ンデータを入力してスキャンテストを行うときの動作を
説明する。
路について、まず、Ｉ／Ｏモジュール１０１からスキャ
ンデータを入力してスキャンテストを行うときの動作を
説明する。
【００３０】最初に、スキャンＩＯ制御信号ＳＩＯを
“Ｈ”に、スキャンモード設定信号ＳＭを“Ｈ”に設定
する。このとき、セレクタ１２５によりＩ／Ｏモジュー
ル１０１からの信号が選択され、入力バッファ１１１か
らのスキャンデータがスキャン対象回路１０４のスキャ
ン入力ＳＩに入力される。また、セレクタ１２１からの
転送制御信号は“Ｌ”となり、出力バッファ１１２から
は信号は出力されず、セレクタ１２３からの転送制御信
号は“Ｈ”となり、出力バッファ１１４からはスキャン
テスト対象回路のスキャン出力ＳＯが外部に出力され
る。
“Ｈ”に、スキャンモード設定信号ＳＭを“Ｈ”に設定
する。このとき、セレクタ１２５によりＩ／Ｏモジュー
ル１０１からの信号が選択され、入力バッファ１１１か
らのスキャンデータがスキャン対象回路１０４のスキャ
ン入力ＳＩに入力される。また、セレクタ１２１からの
転送制御信号は“Ｌ”となり、出力バッファ１１２から
は信号は出力されず、セレクタ１２３からの転送制御信
号は“Ｈ”となり、出力バッファ１１４からはスキャン
テスト対象回路のスキャン出力ＳＯが外部に出力され
る。
【００３１】入力バッファ１１１からのスキャンデータ
の入力後、スキャンイネーブル信号ＮＴを“Ｌ”に設定
し、スキャン対象回路１０４を通常動作に戻してキャプ
チャ動作を行わせる。このとき、スキャン対象回路１０
４からは通常時の信号が出力されるので、セレクタ１２
４で通常出力データＤＯ２が選択されて出力バッファ１
１４に供給され、Ｉ／Ｏモジュール１０２の外部端子１
１６で観測することができる。このとき、セレクタ１２
１により出力バッファ１１２の転送制御信号は“Ｌ”に
設定されているので、出力バッファ１１２から通常出力
信号ＤＯ１は外部に供給できない。
の入力後、スキャンイネーブル信号ＮＴを“Ｌ”に設定
し、スキャン対象回路１０４を通常動作に戻してキャプ
チャ動作を行わせる。このとき、スキャン対象回路１０
４からは通常時の信号が出力されるので、セレクタ１２
４で通常出力データＤＯ２が選択されて出力バッファ１
１４に供給され、Ｉ／Ｏモジュール１０２の外部端子１
１６で観測することができる。このとき、セレクタ１２
１により出力バッファ１１２の転送制御信号は“Ｌ”に
設定されているので、出力バッファ１１２から通常出力
信号ＤＯ１は外部に供給できない。
【００３２】通常時の信号を出力した後、スキャンイネ
ーブル信号ＮＴを“Ｈ”に設定し、スキャン対象回路１
０４をスキャンテスト動作にする。これにより、スキャ
ンテスト対象回路１０４のスキャン出力ＳＯを出力バッ
ファ１１４から外部端子１１６に出力することができ
る。
ーブル信号ＮＴを“Ｈ”に設定し、スキャン対象回路１
０４をスキャンテスト動作にする。これにより、スキャ
ンテスト対象回路１０４のスキャン出力ＳＯを出力バッ
ファ１１４から外部端子１１６に出力することができ
る。
【００３３】次に、Ｉ／Ｏモジュール１０２からスキャ
ンデータを入力してスキャンテストを行うときの動作を
説明する。
ンデータを入力してスキャンテストを行うときの動作を
説明する。
【００３４】最初に、スキャンＩＯ制御信号ＳＩＯを
“Ｌ”に、スキャンモード設定信号ＳＭを“Ｈ”に設定
する。このとき、セレクタ１２５によりＩ／Ｏモジュー
ル１０２からの信号が選択され、入力バッファ１１３か
らのスキャンデータがスキャン対象回路１０４のスキャ
ン入力ＳＩに入力される。また、セレクタ１２４からの
転送制御信号は“Ｌ”となり、出力バッファ１１４から
は信号は出力されず、セレクタ１２１からの転送制御信
号は“Ｈ”となり、出力バッファ１１２からはスキャン
テスト対象回路のスキャン出力ＳＯが外部に出力され
る。
“Ｌ”に、スキャンモード設定信号ＳＭを“Ｈ”に設定
する。このとき、セレクタ１２５によりＩ／Ｏモジュー
ル１０２からの信号が選択され、入力バッファ１１３か
らのスキャンデータがスキャン対象回路１０４のスキャ
ン入力ＳＩに入力される。また、セレクタ１２４からの
転送制御信号は“Ｌ”となり、出力バッファ１１４から
は信号は出力されず、セレクタ１２１からの転送制御信
号は“Ｈ”となり、出力バッファ１１２からはスキャン
テスト対象回路のスキャン出力ＳＯが外部に出力され
る。
【００３５】入力バッファ１１３からのスキャンデータ
の入力後、スキャンイネーブル信号ＮＴを“Ｌ”に設定
し、スキャン対象回路１０４を通常動作に戻してキャプ
チャ動作を行わせる。このとき、スキャン対象回路１０
４からは通常時の信号が出力されるので、セレクタ１２
２で通常出力データＤＯ１が選択されて出力バッファ１
１２に供給され、Ｉ／Ｏモジュール１０１の外部端子１
１５で観測することができる。このとき、セレクタ１２
３により出力バッファ１１４の転送制御信号は“Ｌ”に
設定されているので、出力バッファ１１４から通常出力
信号ＤＯ１は外部に供給できない。
の入力後、スキャンイネーブル信号ＮＴを“Ｌ”に設定
し、スキャン対象回路１０４を通常動作に戻してキャプ
チャ動作を行わせる。このとき、スキャン対象回路１０
４からは通常時の信号が出力されるので、セレクタ１２
２で通常出力データＤＯ１が選択されて出力バッファ１
１２に供給され、Ｉ／Ｏモジュール１０１の外部端子１
１５で観測することができる。このとき、セレクタ１２
３により出力バッファ１１４の転送制御信号は“Ｌ”に
設定されているので、出力バッファ１１４から通常出力
信号ＤＯ１は外部に供給できない。
【００３６】通常時の信号を出力した後、スキャンイネ
ーブル信号ＮＴを“Ｈ”に設定し、スキャン対象回路１
０４をスキャンテスト動作にする。これにより、スキャ
ンテスト対象回路１０４のスキャン出力ＳＯを出力バッ
ファ１１２から外部端子１１５に出力することができ
る。
ーブル信号ＮＴを“Ｈ”に設定し、スキャン対象回路１
０４をスキャンテスト動作にする。これにより、スキャ
ンテスト対象回路１０４のスキャン出力ＳＯを出力バッ
ファ１１２から外部端子１１５に出力することができ
る。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
スキャンテスト対象回路と接続される少なくとも１組の
Ｉ／Ｏモジュールを備え、スキャンテストを２段階に分
け、その間で前記１組のＩ／Ｏモジュールの出力端子と
入力端子の役割を交代するように制御することにより、
それぞれのスキャンテスト段階ではスキャン動作時とキ
ャプチャ動作時のＩ／Ｏモジュールの出力端子と入力端
子における信号方向の切り換えが生じないため、Ｉ／Ｏ
モジュールにおける信号方向の切り換えタイミングの制
約を回避できるという優れた効果を得ることができる。
スキャンテスト対象回路と接続される少なくとも１組の
Ｉ／Ｏモジュールを備え、スキャンテストを２段階に分
け、その間で前記１組のＩ／Ｏモジュールの出力端子と
入力端子の役割を交代するように制御することにより、
それぞれのスキャンテスト段階ではスキャン動作時とキ
ャプチャ動作時のＩ／Ｏモジュールの出力端子と入力端
子における信号方向の切り換えが生じないため、Ｉ／Ｏ
モジュールにおける信号方向の切り換えタイミングの制
約を回避できるという優れた効果を得ることができる。
【図１】本発明の一実施の形態に係るスキャンテスト回
路を示すブロック図である。
路を示すブロック図である。
【図２】従来のスキャンテスト回路を示すブロック図で
ある。
ある。
１０１、１０２、２０１ Ｉ／Ｏモジュール
１０３ テストモジュール
１０４、２０２ スキャンテスト対象回路
１１１、１１３、２１１ 入力バッファ
１１２、１１４、２１２ 出力バッファ
１１５、１１６ 外部端子
１２１、１２２、１２３、１２４、１２５、２１３ セ
レクタ １２６ 否定回路 ２１４ ＯＲ回路
レクタ １２６ 否定回路 ２１４ ＯＲ回路
Claims (4)
- 【請求項１】 半導体集積回路のスキャンテストを行う
ためのスキャンテスト回路において、 通常動作をする通常モードまたはスキャンテストを実施
するスキャンモードを選択する手段と、 スキャンテスト対象回路と接続される少なくとも１組の
Ｉ／Ｏモジュールと、 スキャンＩＯ制御信号を与える手段と、を具備し、 前記スキャンモード選択時は、前記スキャンＩＯ制御信
号に応じて、前記１組のＩ／Ｏモジュールのうちいずれ
か一方を出力端子とし他方を入力端子とすることを特徴
とするスキャンテスト回路。 - 【請求項２】 スキャンテストにおけるスキャン動作時
は、前記１組のＩ／Ｏモジュールのうち入力端子とされ
たＩ／Ｏモジュールと前記スキャン対象回路のスキャン
入力とを接続し、出力端子とされたＩ／Ｏモジュールと
前記スキャン対象回路のスキャン出力とを接続するよう
に制御することを特徴とする請求項１記載のスキャンテ
スト回路。 - 【請求項３】 スキャンテストにおけるキャプチャ動作
時は、前記１組のＩ／Ｏモジュールのうち入力端子とさ
れたＩ／Ｏモジュールと前記スキャン対象回路の通常動
作時のデータ入力とを接続し、出力端子とされたＩ／Ｏ
モジュールと前記スキャン対象回路の通常動作時のデー
タ出力とを接続するように制御することを特徴とする請
求項１または２記載のスキャンテスト回路。 - 【請求項４】 半導体集積回路のスキャンテストを行う
ためのスキャンテスト方法において、 最初のスキャンテスト工程で、スキャンデータを第１の
Ｉ／Ｏモジュールから入力し、スキャン出力を第２のＩ
／Ｏモジュールから出力し、キャプチャ動作における通
常動作時のデータ出力を前記第２のＩ／Ｏモジュールか
ら出力し、次のスキャンテスト工程で、スキャンデータ
を前記第２のＩ／Ｏモジュールから入力し、スキャン出
力を前記第１のＩ／Ｏモジュールから出力し、前記キャ
プチャ動作における通常動作時のデータ出力を前記第１
のＩ／Ｏモジュールから出力することを特徴とするスキ
ャンテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112188A JP2003307547A (ja) | 2002-04-15 | 2002-04-15 | スキャンテスト回路およびスキャンテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112188A JP2003307547A (ja) | 2002-04-15 | 2002-04-15 | スキャンテスト回路およびスキャンテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003307547A true JP2003307547A (ja) | 2003-10-31 |
Family
ID=29394766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002112188A Pending JP2003307547A (ja) | 2002-04-15 | 2002-04-15 | スキャンテスト回路およびスキャンテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003307547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240103066A1 (en) * | 2022-09-27 | 2024-03-28 | Infineon Technologies Ag | Circuit and method for testing a circuit |
-
2002
- 2002-04-15 JP JP2002112188A patent/JP2003307547A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240103066A1 (en) * | 2022-09-27 | 2024-03-28 | Infineon Technologies Ag | Circuit and method for testing a circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6054597B2 (ja) | 半導体集積回路 | |
| JP5181499B2 (ja) | Ｓｃａｎテスト回路及び半導体集積回路 | |
| JP2002289776A (ja) | 半導体装置 | |
| JP2007205933A (ja) | 半導体集積回路 | |
| US7373566B2 (en) | Semiconductor device for accurate measurement of time parameters in operation | |
| JPH06160476A (ja) | スキャンパスのテスト制御回路 | |
| JP2003307547A (ja) | スキャンテスト回路およびスキャンテスト方法 | |
| JPH11258304A (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| EP1508812B1 (en) | Scan-test method and circuit using a substitute enable signal | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP2001296331A (ja) | スキャンテスト回路 | |
| JP2004150813A (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| JP2007114163A (ja) | マルチチップパッケージｌｓｉ | |
| JP2004037254A (ja) | スキャンテスト装置 | |
| JP2001165996A (ja) | 半導体集積回路並びにその設計方法及び検査方法 | |
| JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 | |
| JPH08233904A (ja) | バウンダリスキャン回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP2003179144A (ja) | 半導体集積回路の設計方法 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| JP2001235513A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP2001203322A (ja) | 半導体集積装置 | |
| JP2004037264A (ja) | スキャン機能付きフリップフロップ回路およびスキャンテスト回路 | |
| JP2003255024A (ja) | 半導体装置 |