JP4146577B2 - データ取込制御装置、データ取込制御方法、及び試験装置 - Google Patents
データ取込制御装置、データ取込制御方法、及び試験装置 Download PDFInfo
- Publication number
- JP4146577B2 JP4146577B2 JP11542299A JP11542299A JP4146577B2 JP 4146577 B2 JP4146577 B2 JP 4146577B2 JP 11542299 A JP11542299 A JP 11542299A JP 11542299 A JP11542299 A JP 11542299A JP 4146577 B2 JP4146577 B2 JP 4146577B2
- Authority
- JP
- Japan
- Prior art keywords
- identification information
- board
- channel
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所定の処理を行う機能ブロックであるチャンネルを有する電気回路に、前記チャンネルで使用する所定のデータを取り込ませるデータ取込制御装置、データ取込制御方法、及びチャンネルを有する電気回路により電気部品の試験を行う試験装置に関する。
【０００２】
【従来の技術】
従来、メモリ、ＩＣ（Integrated Circuit）等の半導体デバイスを含む電気部品の電気的試験を行う試験装置が知られている。
図１は、従来の試験装置の構成の一例を示す図である。この試験装置は、複数のテストヘッド１００と、インターフェース（Ｉ／Ｆ：Interface）１１２と、テスタプロセッサ１１４とを有する。
【０００３】
テストヘッド１００は、試験対象の電気部品（ＤＵＴ：Device Under Test）に与える試験パターン及び電気部品ＤＵＴから出力されると期待される期待値パターンとを発生するパターン発生器１０２と、パターン発生器１０２により発生された試験パターンを電気部品ＤＵＴの電気的端子のピン配列に合わせて並べ替えるピンデータセレクタ１０４と、ピンデータセレクタ１０４から出力された試験パターンの波形を整形する波形整形器１０６と、波形整形器１０６により整形された試験パターンを電気部品ＤＵＴに与えるとともに、電気部品ＤＵＴから出力された出力信号を受け取るデバイス差込部１０８と、デバイス差込部１０８が受け取った出力信号と、パターン発生器１０２から出力され、ピンデータセレクタ１０４を介して受け取った期待値パターンとを比較する比較器１１０とを有する。
【０００４】
パターン発生器１０２、ピンデータセレクタ１０４、波形整形器１０６、及び比較器１１０は、ＬＳＩ（Large‐Scale Integrated circuit）を有するボードにより構成され、当該ボードのＬＳＩにより上記処理を実行する。テスタプロセッサ１１４は、パターン発生器１０２、ピンデータセレクタ１０４、波形整形器１０６、比較器１１０が有するＬＳＩの処理に利用する、例えば、設定に関するデータ（設定データ）等を含むマシンワードをインターフェース１１２に出力する。
【０００５】
インターフェース１１２は、テストプロセッサ１１４から出力されたマシンワードをデコード（解読）することにより、当該マシンワードに含まれる設定データの送信先となるＬＳＩの所定の処理を実行する機能ブロックであるチャンネルを特定する。また、インターフェース１１２は、特定した送信先のチャンネルを有するＬＳＩが備えられたボードに接続された回線により当該ボードを動作可能にボード選択信号を出力し、また、特定した送信先のチャンネルを有するＬＳＩに接続された回線により、当該ＬＳＩを動作可能にするＬＳＩ選択信号を出力し、また、特定した送信先のチャンネルを動作可能にするための当該ＬＳＩに接続された回線により、チャンネル選択信号を出力し、また、当該設定データを当該ＬＳＩに出力する。これによりＬＳＩに設定データが取り込まれることになる。この試験装置においては、テスタプロセッサ１１４は、設定するＬＳＩのチャンネルのそれぞれについてのマシンワードを出力する必要がある。
【０００６】
このような試験装置において、複数の電気部品を同時に試験する場合があり、このような場合においては、複数のＬＳＩのチャンネルを同一の設定にする必要がある。しかしながら、上記した試験装置においては、設定するＬＳＩのチャンネルのそれぞれについてのマシンワードを出力する必要があるために、同じ設定データを含むマシンワードをテスタプロセッサ１１４から複数回出力しなければならないという問題が生じる。
【０００７】
そこで、上記した図１に示す試験装置におけるインターフェース１１２に、同じ設定データを取り込ませるＬＳＩのチャンネルに関する情報をデファインテーブルとして記憶させておき、試験装置からマシンワードを受け取った場合に、当該マシンワードに含まれている送信先と同様な設定を行うＬＳＩのチャンネルをデファインテーブルから取り出して、同様な設定を行うＬＳＩのチャンネルのそれぞれに対して順次同一の設定データを取り込ませるようにしている。
【０００８】
【発明が解決しようとする課題】
上記したように、従来の試験装置では、所定のＬＳＩにデータを取り込ませるために、当該ＬＳＩが備えられたボードに接続されたボード制御用の回線、当該ＬＳＩのみに接続されたＬＳＩの制御用の回線、当該ＬＳＩのチャンネルを動作可能にするために当該ＬＳＩに接続されたチャンネル制御用の回線を必要としており、多くの回線を備えなければならないという問題が生じていた。また、インターフェース１１２において、複数の回線の中の所定の回線に制御信号を送ることのできる構成を備える必要があり、構成が複雑であるという問題が生じていた。
【０００９】
また、インターフェース１１２において、マシンワードをデコードして送信先を決定し、当該決定に基づいて制御信号を発生させる等といった処理を行わなければならず、各ＬＳＩのチャンネルにデータを取り込ませるために長時間を要するという問題が生じていた。このような問題は、試験装置に限らず、複数の電気回路にデータを取り込ませるデータ取込制御装置においても生じる。
そこで本発明は、複数の電気回路に容易且つ迅速にデータを取り込ませることのできるデータ取込制御装置、データ取込制御方法、及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の形態によれば、所定の処理を行う機能ブロックであるチャンネルを有する電気回路を複数備え、チャンネルに、所定の処理に使用する所定のデータを取り込ませるデータ取込制御装置であって、それぞれが複数の電気回路の少なくとも１つずつを有する複数のボードと、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、識別情報割付処理において、ボード選択部により選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力部と、識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給するバス回線と、を備え、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部と、識別情報割付部により割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶部と、バス回線を介して供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信部と、当該電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶部に記憶されたボード内識別情報と、識別情報割付部から出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込み、識別情報記憶部に記憶された識別情報と、データ出力部から出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込部とを有することを特徴とするデータ取込制御装置を提供する。
【００１１】
本発明の第１の形態に係るデータ取込制御装置において、複数の電気回路を少なくとも１つ有する複数のボードと、各ボード上の電気部品のチャンネルのボード内識別情報を記憶する割付用情報記憶部と、ボード上の電気回路を動作可能にするボード選択信号をボードに出力するボード選択部とを更に有し、識別情報割付部は、更に、ボード選択部にいずれか１つのボードを選択させると共に、当該ボードに設けられている電気部品のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力し、バス回線は、ボード内識別情報及び識別情報を複数の電気回路に並行して供給し、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部を更に有し、受信部は、バス回線を介して供給されたボード内識別情報及び識別情報を受信し、データ取込部は、ボード内識別情報記憶部に記憶されたボード内識別情報と、受信部により受信されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込むようにしてもよい。
【００１２】
また、電気回路のチャンネルと同一のデータを使用する他のチャンネルの識別情報を出力する同一チャンネル情報出力部を更に有し、受信部は、更に、同一チャンネル情報出力部から出力される識別情報を受信し、電気部品は、自己のチャンネルと同一のデータを使用する他のチャンネルの識別情報を記憶する同一チャンネル記憶部を更に有し、データ取込部は、更に、同一チャンネル記憶部に記憶された識別情報と、受信部によりデータと共に受信された識別情報とが一致する場合に、データを当該識別情報に対応するチャンネルの処理に使用するデータとして取り込むようにしてもよい。また、電気回路は、１チップの集積回路であってもよい。
【００１３】
上記目的を達成するために、本発明の第２の形態によれば、所定の処理を行う機能ブロックであるチャンネルを有する複数の電気回路の少なくとも１つずつを有する複数のボードにおけるチャンネルに、処理に使用する所定のデータを取り込ませるデータ取込制御方法であって、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択ステップと、識別情報割付処理において、ボード選択ステップにより選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付ステップと、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力ステップと、記識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給する並行供給ステップと、それぞれの電気回路内において、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶ステップと、それぞれの電気回路内において、識別情報割付ステップにより割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶ステップと、並行供給ステップで、供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信ステップと、電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶ステップで記憶されたボード内識別情報と、識別情報割付ステップで出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶ステップにより取り込ませ、識別情報記憶ステップで記憶された識別情報と、データ出力ステップで出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込ステップとを有することを特徴とするデータ取込制御方法を提供する。
【００１４】
また、電気回路のチャンネルと同一のデータを使用する他のチャンネルの識別情報を出力する同一チャンネル情報出力ステップと、同一チャンネル情報出力ステップにより出力された識別情報を受信する同一チャンネル情報受信ステップと、自己のチャンネルと同一のデータを使用する他のチャンネルの識別情報を記憶する同一チャンネル記憶ステップとを更に有し、データ取込ステップは、更に、同一チャンネル記憶ステップで記憶された識別情報と、受信ステップでデータと共に受信された識別情報とが一致する場合に、データを当該識別情報に対応するチャンネルの処理に使用するデータとして取り込むようにしてもよい。
【００１５】
上記目的を達成するために、本発明の第３の形態によれば、電気部品に与える試験パターン及び電気部品から出力されると期待される期待値パターンとを発生するパターン発生器と、パターン発生器により発生された試験パターンを電気部品の電気的端子のピン配列に合わせて並べ替えるピンデータセレクタと、ピンデータセレクタから出力された試験パターンの波形を整形する波形整形器と、波形整形器により整形された試験パターンを電気部品に与えるとともに、電気部品から出力された出力信号を受け取るデバイス差込部と、デバイス差込部が受け取った出力信号と期待値パターンとを比較する比較器とを備えた試験装置であって、パターン発生器と、ピンデータセレクタと、波形整形器と、比較器との少なくとも１つは、所定の処理を行う機能ブロックであるチャンネルを有する電気回路を備え、複数の電気回路の少なくとも１つずつが、複数のボードのそれぞれに設けられ、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、識別情報割付処理において、ボード選択部により選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力部と、識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給するバス回線と、を備え、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部と、識別情報割付部により割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶部と、バス回線を介して供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信部と、当該電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶部に記憶されたボード内識別情報と、識別情報割付部から出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込み、識別情報記憶部に記憶された識別情報と、データ出力部から出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込部とを有することを特徴とする試験装置を提供する。チャンネルの識別情報を電気回路に割付ける識別情報割付部を更に備えるようにしてもよい。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図２は、本発明の１実施形態に係るデータ取込制御装置を有する試験装置の構成を示す図である。本試験装置は、複数のテストヘッド１４と、インターフェース１２と、テスタプロセッサ１０と、バス回線２６と、複数のボード選択回線２８とを有する。テストヘッド１４は、パターン発生器１６と、ピンデータセレクタ１８と、波形整形器２０と、デバイス差込部２２と、比較器２４とを有する。
【００１７】
パターン発生器１６は、試験対象の電気部品（ＤＵＴ：device under test）に与える試験パターン及び電気部品ＤＵＴから出力されると期待される期待値パターンを発生する。本実施形態では、パターン発生器１６は、ボード１６Ａと、当該ボード１６Ａに設けられたＬＳＩ１６Ｂ等を有している。
ピンデータセレクタ１８は、パターン発生器１６により発生された試験パターンを前記電気部品の電気的端子のピン配列に合わせて並べ替えるとともに、パターン発生器１６により発生された期待値パターンを比較部２４に出力する。本実施形態では、ピンデータセレクタ１８は、ボード１８Ａと、当該ボード１８Ａに設けられたＬＳＩ１８Ｂ等を有している。
【００１８】
波形整形器２０は、ピンデータセレクタ１８から出力された試験パターンの波形を整形する。本実施形態では、波形整形器２０は、ボード２０Ａと、当該ボード２０Ａに設けられたＬＳＩ２０Ｂ、２０Ｃ等を有している。デバイス差込部２２は、波形整形器２０により整形された試験パターンを電気部品ＤＵＴに与えるとともに、電気部品ＤＵＴから出力された出力信号を受け取る。比較器２４は、デバイス差込部２２により受け取られた出力信号とピンデータセレクタ１８から出力された期待値パターンとを比較する。本実施形態では、比較器２４は、ボード２４Ａと、当該ボード２４Ａに設けられたＬＳＩ２４Ｂ等を有している。
【００１９】
テスタプロセッサ１０は、複数のテストヘッド１４を制御する。インターフェース１２は、主に、テスタプロセッサ１０と複数のテストヘッド１４との間のデータの仲介を行う。バス回線２６は、インターフェース１２と、前記複数のテストヘッド１４の複数のＬＳＩ１６Ｂ、１８Ｂ、２０Ｂ等との間を接続する。したがって、インターフェース１２からバス回線２６を介して送信されるデータは複数のテストヘッド１４のＬＳＩ１６Ｂ、１８Ｂ、２０Ｂ等に並行して供給される。ボード選択回線２８は、インターフェース１２と、所定の１つのボード１６Ａ１８Ａ、又は２０Ａ等との間を接続する。したがって、所定のボードにのみ後述するボード選択信号が供給される。
【００２０】
図３は、本発明の１実施形態に係る試験装置の一部の構成を詳細に示す図である。なお、図２と同一部分には同一番号を付している。テスタプロセッサ１０は、同一チャンネル情報出力部の一例としてのデータ出力部１０Ａを有する。データ出力部１０Ａは、パターン発生器１６、ピンデータセレクタ１８、波形整形器２０、及び比較器２４が有する複数のＬＳＩの所定の処理を実行する機能ブロックとしてのチャンネルの中で、同一の設定データを取り込ませるチャンネルを示す同一チャンネル情報を出力する。本実施形態では、データ出力部１０Ａは、チャンネルの識別情報と共に、当該チャンネルと同一の設定データを取り込ませるチャンネルの識別情報とを出力する。本実施形態では、チャンネルの識別情報として、ピン番号、チャイルド番号及びＳＴＮ番号を使用している。
【００２１】
ここで、ピン番号とは、所定のテストヘッド１４内においてチャンネルを識別するための情報である。チャイルド番号とは、同一のチャンネル内での複数の機能を識別する情報である。例えば、同時測定を行う場合には、複数のＤＵＴの所定のピンに対して同一のパターンを出力するために、１つのチャンネルが複数のＤＵＴの所定のピンにパターンを出力することとなるが、この際の１つのＤＵＴに対してパターンを出力する機能を識別する情報がチャイルド番号である。同時測定を行う場合には、一のＤＵＴにデータを出力する一方、他のＤＵＴには出力しないといった設定を行う必要があるが、このような場合において、当該チャイルド番号によりチャンネル内の機能を特定し、それぞれに対する設定を行うことができる。ＳＴＮ番号とは、複数のテストヘッド１４の中でテストヘッドを識別する情報である。
【００２２】
また、データ出力部１０Ａは、パターン発生器１６、ピンデータセレクタ１８、波形整形器２０、及び比較器２４が有するＬＳＩ１６Ｂ，１８Ｂ等のチャンネルを設定するためのマシンワードをインターフェース１２に出力する。本実施形態では、マシンワードは、設定を行うＬＳＩのチャンネルを識別する識別情報及び当該ＬＳＩのチャンネルに対する設定データとを有している。例えば、波形整形器２０のＬＳＩ２０Ｂのチャンネルを設定する設定データとしては、例えば、ＣＬＫ１、Ｄφ、ＲＺという設定データがある。この設定データは、クロックＣＬＫ１に従って、データＤφを、ＲＺ（Return Zero）方式で出力する設定を示している。
【００２３】
インタフェース１２は、割付用情報記憶部１２Ａと、ボード選択部１２Ｂと、識別情報割付部１２Ｃと、中継部１２Ｄとを有する。割付用情報記憶部１２Ａは、複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネル１６Ｆ等を各ボード内で識別する情報（ボード内識別情報）を記憶する。ボード選択部１２Ｂは、所定のボード１６、１８、２０等を動作可能にするボード選択信号をボード選択回線２８を介して所定のボード１６、１８、２０等に出力する。
【００２４】
識別情報割付部１２Ｃは、各ＬＳＩ１６Ｂ、１８Ｂ等のチャンネル１６Ｆ等に識別情報を割り付ける処理を行う。本実施形態では、ボード選択部１２Ｂに各ボードを選択させると共に、割付用情報記憶部１２Ａに記憶されている当該ボードに設けられているＬＳＩのチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報をバス回線２６を介して出力する。
【００２５】
図４は、本発明の１実施形態に係る試験装置の識別番号を割り付ける際のタイミングチャートである。識別情報割付部１２Ｃは、ボード選択部１２Ｂに所定のボード選択回線２８を介して所定のボードに論理値”１”のボード選択信号を出力させるとともに、図示しないクロック発生器により発生されたクロック（ＢＵＳＣＬＫ）の立ち上がりに従って、バス回線２６を介してａｄｄ１、ａｄｄ２、ａｄｄ３、ｄａｔ１、ｄａｔ２、ｄａｔ３、及びｄａｔ４を出力する。ａｄｄ１には、識別情報を割り付けるデータであることを示すコマンド（例えば”＃ＦＦ”）が含まれている。ａｄｄ２には、ボード内におけるＬＳＩの番号が含まれている。ａｄｄ３には、ＬＳＩの中のチャンネルの番号が含まれている。ｄａｔ１〜４は、ピン番号、チャイルド番号、及びＳＴＮ番号が含まれている。なお、本実施形態では、データ幅５００ｎｓ（ナノ秒）、クロックパルス幅５０ｎｓのクロックを用いている。
【００２６】
図３に戻り、中継部１２Ｄは、テスタプロセッサ１０のデータ出力部１０Ａから出力されるマシンワード、同一チャンネル情報をバス回線２６に送出する。
パターン発生器１６のＬＳＩ１６Ｂは、受信部１６Ｃと、データ取込部１６Ｄと、ボード内識別情報記憶部、同一チャンネル記憶部、及び識別情報記憶部の一例としての記憶部１６Ｅと、チャンネル１６Ｆとを有する。受信部１６Ｃは、バス回線２６を介して送信されるデータを受信する。本実施形態においては、受信部１６Ｃは、同一チャンネル情報、マシンワード、及び、ボード内識別情報及び識別情報を受信する。
【００２７】
データ取込部１６Ｄは、記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致する場合に、当該ボード内識別情報と共に受信した識別情報を当該ボード内識別情報に対応するチャンネルの識別情報として記憶部１６Ｅに記憶する。また、データ取込部１６Ｄは、記憶部１６Ｅに記憶された識別情報と、受信部１６Ｃにより受信された同一チャンネル情報の識別情報とが一致する場合に、当該同一チャンネル情報に含まれている他のチャンネルの識別情報を記憶部１６Ｅに記憶する。また、データ取込部１６Ｄは、記憶部１６Ｅに記憶されたチャンネルの識別情報又は同一のデータを使用する他のチャンネルの識別情報と、受信部１６Ｃにより受信されたマシンワードの識別情報とが一致する場合に、当該マシンワードの設定データを当該識別情報のチャンネルの処理に使用する設定データとして取り込む。
【００２８】
記憶部１６Ｅは、ボード内におけるＬＳＩのチャンネルのボード内識別情報、本試験装置におけるＬＳＩ１６のチャンネル１６Ｆの識別情報、及び、チャンネル１６Ｆと同一のデータを使用する他のチャンネルの同一チャンネル情報を記憶する。チャンネル１６Ｆは、データ取込部１６Ｄにより取り込まれた設定データに基づいて所定の処理を行う。ここで、他のＬＳＩ１８Ｂ、２０Ｂ、２０Ｃ、２４Ｂ等は、それぞれ受信部１６Ｃ、データ取込部１６Ｄ、及び記憶部１６Ｅと同様な機能部を有し、更に、所定の処理を行うチャンネルとを有している。なお、チャンネルが行う処理は、同一である場合や、異なる場合がある。
【００２９】
本発明の１実施形態に係る試験装置の動作を説明する。
本試験装置は、まず、試験装置内の複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネルに識別情報を割付ける識別情報割付処理を行い、次いで、複数のＬＳＩ１６Ｂ、１８Ｂ等に対して、同一のデータを使用するチャンネルの識別番号を設定する同一チャネル情報設定処理を行い、その後、複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネルを設定するチャンネル設定処理を行う。
【００３０】
識別情報割付処理において、識別情報割付部１２Ｃがボード選択部１２Ｂに１つのボードを動作可能に選択させると共に、割付用情報記憶部１２Ａに記憶されている当該ボードに設けられているＬＳＩのチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報をバス回線２６を介して出力する。ここで、以下ボード選択部１２Ｂによりボード１６Ａが選択されているものとする。
次いで、動作可能に選択されたボード１６Ａの受信部１６Ｃがバス回線２６を介して送信されるボード内識別情報及び識別情報を受信し、データ取込部１６Ｄが記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致するか否かを検出する。
【００３１】
この結果、記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致することを検出した場合には、データ取込部１６Ｄが、当該ボード内識別情報と共に受信した識別情報を当該ボード内識別情報に対応するチャンネルの識別情報として同一のＬＳＩの記憶部１６Ｅに記憶する。次いで、同一のボード内に他のチャンネルがある場合には、他のチャンネルに対して上記同様な処理を繰り返し行い、その後、他のボードのチャンネルに対して上記同様な処理を行う。また、他のテストヘッド１４のチャンネルに対して上記同様な処理を行う。これにより、試験装置内の各チャンネルに対して識別情報が割り当てられる。
【００３２】
同一チャンネル情報設定処理では、データ出力部１０Ａが、チャンネルの識別情報と共に、当該チャンネルと同一の設定データを取り込ませるチャンネルの識別情報とを有する同一チャンネル情報をインターフェース１２に出力する。次いで、インターフェース１２の中継部１２Ｄが、同一チャンネル情報をバス回線２６に送出する。この処理においては、各ボードが動作可能になっており、各ボードの受信部１６Ｃ等がバス回線２６を介して送信される同一チャンネル情報を受信する。
【００３３】
この後、データ取込部１６Ｄ等が、記憶部１６Ｅに記憶された識別情報と、受信部１６Ｃにより受信された同一チャンネル情報の識別情報とが一致するか否かを検出し、一致する場合に、当該同一チャンネル情報に含まれている同一のデータを使用する他のチャンネルの識別情報を記憶部１６Ｅ等に記憶する。
【００３４】
チャンネル設定処理では、データ出力部１０Ａが、設定を行うＬＳＩのチャンネルを識別する識別情報及び当該ＬＳＩのチャンネルに対する設定データとを有するマシンワードをインターフェース１２に順次出力する。次いで、インターフェース１２の中継部１２Ｄが、出力されたマシンワードをバス回線２６に送出する。この処理においては、各ボード１６Ａ等が動作可能になっており、各ボードの受信部１６Ｃ等がバス回線２６を介して送信されるマシンワードを受信する。
【００３５】
この後、データ取込部１６Ｄ等は、記憶部１６Ｅ等に記憶されたチャンネルの識別情報又は同一のデータを使用する他のチャンネルの識別情報と、受信部１６Ｃ等により受信されたマシンワードの識別情報とが一致するか否かを検出し、一致する場合には、当該マシンワードの設定データを当該識別情報のチャンネルの処理に使用する設定データとして取り込む。これにより、各チャンネル１６Ｆ等に所定の処理を行わせることができる。
【００３６】
したがって、インターフェースがチャンネルの設定時において各ＬＳＩ、チャンネル等を選択信号により選択する必要がなく、選択信号用の制御回線を削減することができる。また、各ＬＳＩ、チャンネル等を選択信号により選択する必要がなくなるので、インターフェースの構成が簡易になる。
また、チャンネルに対する設定データを一度送信するだけで、同一の設定をする複数のチャンネルを同時に設定することができ、設定に要する時間を短縮することができる。このため、ＤＵＴの試験に要する時間も短縮することができる。
【００３７】
本発明は上記の実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記の実施形態では、電気回路として１チップのＬＳＩを用いていたが、本発明はこれに限られず、所定の処理を行う機能ブロックであるチャンネルを有する電気的な回路であればよい。また、上記実施の形態では、インターフェース１２に識別情報割付部１２Ｃ、ボード選択部１２Ｂ、割付用情報記憶部１２Ａを備えるようにしたが、本発明はこれに限られず、識別情報割付部１２Ｃ、ボード選択部１２Ｂ及び割付用情報記憶部１２Ａの少なくともいずれか１つをテスタプロセッサ１０内に備えるようにしてもよい。
【００３８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３９】
【発明の効果】
上記説明から明らかなように、本発明によれば、複数の電気回路に容易且つ迅速にデータを取り込ませることができる。
【図面の簡単な説明】
【図１】 従来例に係る試験装置の構成を示す図である。
【図２】 本発明の１実施形態に係るデータ取込制御装置を有する試験装置の構成を示す図である。
【図３】 本発明の１実施形態に係る試験装置の一部の詳細な構成を示す図である。
【図４】 本発明の１実施形態に係る試験装置における識別番号を割り付ける際のタイミングチャートである。
【符号の説明】
１０ テスタプロセッサ １２ インターフェース
１２Ａ 割付用情報記憶装置 １２Ｂ ボード選択部
１２Ｃ 識別情報割付部 １２Ｄ 中継部
１４ テストヘッド １６ パターン発生器
１６Ａ ボード １６Ｂ ＬＳＩ
１６Ｃ 受信部 １６Ｄ データ取込部
１６Ｅ 記憶部 １６Ｆ チャンネル
１８ ピンデータセレクタ ２０ 波形整形器
２２ デバイス差込部 ２４ 比較部
２６ バス回線 ２８ ボード選択回線
【発明の属する技術分野】
本発明は、所定の処理を行う機能ブロックであるチャンネルを有する電気回路に、前記チャンネルで使用する所定のデータを取り込ませるデータ取込制御装置、データ取込制御方法、及びチャンネルを有する電気回路により電気部品の試験を行う試験装置に関する。
【０００２】
【従来の技術】
従来、メモリ、ＩＣ（Integrated Circuit）等の半導体デバイスを含む電気部品の電気的試験を行う試験装置が知られている。
図１は、従来の試験装置の構成の一例を示す図である。この試験装置は、複数のテストヘッド１００と、インターフェース（Ｉ／Ｆ：Interface）１１２と、テスタプロセッサ１１４とを有する。
【０００３】
テストヘッド１００は、試験対象の電気部品（ＤＵＴ：Device Under Test）に与える試験パターン及び電気部品ＤＵＴから出力されると期待される期待値パターンとを発生するパターン発生器１０２と、パターン発生器１０２により発生された試験パターンを電気部品ＤＵＴの電気的端子のピン配列に合わせて並べ替えるピンデータセレクタ１０４と、ピンデータセレクタ１０４から出力された試験パターンの波形を整形する波形整形器１０６と、波形整形器１０６により整形された試験パターンを電気部品ＤＵＴに与えるとともに、電気部品ＤＵＴから出力された出力信号を受け取るデバイス差込部１０８と、デバイス差込部１０８が受け取った出力信号と、パターン発生器１０２から出力され、ピンデータセレクタ１０４を介して受け取った期待値パターンとを比較する比較器１１０とを有する。
【０００４】
パターン発生器１０２、ピンデータセレクタ１０４、波形整形器１０６、及び比較器１１０は、ＬＳＩ（Large‐Scale Integrated circuit）を有するボードにより構成され、当該ボードのＬＳＩにより上記処理を実行する。テスタプロセッサ１１４は、パターン発生器１０２、ピンデータセレクタ１０４、波形整形器１０６、比較器１１０が有するＬＳＩの処理に利用する、例えば、設定に関するデータ（設定データ）等を含むマシンワードをインターフェース１１２に出力する。
【０００５】
インターフェース１１２は、テストプロセッサ１１４から出力されたマシンワードをデコード（解読）することにより、当該マシンワードに含まれる設定データの送信先となるＬＳＩの所定の処理を実行する機能ブロックであるチャンネルを特定する。また、インターフェース１１２は、特定した送信先のチャンネルを有するＬＳＩが備えられたボードに接続された回線により当該ボードを動作可能にボード選択信号を出力し、また、特定した送信先のチャンネルを有するＬＳＩに接続された回線により、当該ＬＳＩを動作可能にするＬＳＩ選択信号を出力し、また、特定した送信先のチャンネルを動作可能にするための当該ＬＳＩに接続された回線により、チャンネル選択信号を出力し、また、当該設定データを当該ＬＳＩに出力する。これによりＬＳＩに設定データが取り込まれることになる。この試験装置においては、テスタプロセッサ１１４は、設定するＬＳＩのチャンネルのそれぞれについてのマシンワードを出力する必要がある。
【０００６】
このような試験装置において、複数の電気部品を同時に試験する場合があり、このような場合においては、複数のＬＳＩのチャンネルを同一の設定にする必要がある。しかしながら、上記した試験装置においては、設定するＬＳＩのチャンネルのそれぞれについてのマシンワードを出力する必要があるために、同じ設定データを含むマシンワードをテスタプロセッサ１１４から複数回出力しなければならないという問題が生じる。
【０００７】
そこで、上記した図１に示す試験装置におけるインターフェース１１２に、同じ設定データを取り込ませるＬＳＩのチャンネルに関する情報をデファインテーブルとして記憶させておき、試験装置からマシンワードを受け取った場合に、当該マシンワードに含まれている送信先と同様な設定を行うＬＳＩのチャンネルをデファインテーブルから取り出して、同様な設定を行うＬＳＩのチャンネルのそれぞれに対して順次同一の設定データを取り込ませるようにしている。
【０００８】
【発明が解決しようとする課題】
上記したように、従来の試験装置では、所定のＬＳＩにデータを取り込ませるために、当該ＬＳＩが備えられたボードに接続されたボード制御用の回線、当該ＬＳＩのみに接続されたＬＳＩの制御用の回線、当該ＬＳＩのチャンネルを動作可能にするために当該ＬＳＩに接続されたチャンネル制御用の回線を必要としており、多くの回線を備えなければならないという問題が生じていた。また、インターフェース１１２において、複数の回線の中の所定の回線に制御信号を送ることのできる構成を備える必要があり、構成が複雑であるという問題が生じていた。
【０００９】
また、インターフェース１１２において、マシンワードをデコードして送信先を決定し、当該決定に基づいて制御信号を発生させる等といった処理を行わなければならず、各ＬＳＩのチャンネルにデータを取り込ませるために長時間を要するという問題が生じていた。このような問題は、試験装置に限らず、複数の電気回路にデータを取り込ませるデータ取込制御装置においても生じる。
そこで本発明は、複数の電気回路に容易且つ迅速にデータを取り込ませることのできるデータ取込制御装置、データ取込制御方法、及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の形態によれば、所定の処理を行う機能ブロックであるチャンネルを有する電気回路を複数備え、チャンネルに、所定の処理に使用する所定のデータを取り込ませるデータ取込制御装置であって、それぞれが複数の電気回路の少なくとも１つずつを有する複数のボードと、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、識別情報割付処理において、ボード選択部により選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力部と、識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給するバス回線と、を備え、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部と、識別情報割付部により割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶部と、バス回線を介して供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信部と、当該電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶部に記憶されたボード内識別情報と、識別情報割付部から出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込み、識別情報記憶部に記憶された識別情報と、データ出力部から出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込部とを有することを特徴とするデータ取込制御装置を提供する。
【００１１】
本発明の第１の形態に係るデータ取込制御装置において、複数の電気回路を少なくとも１つ有する複数のボードと、各ボード上の電気部品のチャンネルのボード内識別情報を記憶する割付用情報記憶部と、ボード上の電気回路を動作可能にするボード選択信号をボードに出力するボード選択部とを更に有し、識別情報割付部は、更に、ボード選択部にいずれか１つのボードを選択させると共に、当該ボードに設けられている電気部品のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力し、バス回線は、ボード内識別情報及び識別情報を複数の電気回路に並行して供給し、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部を更に有し、受信部は、バス回線を介して供給されたボード内識別情報及び識別情報を受信し、データ取込部は、ボード内識別情報記憶部に記憶されたボード内識別情報と、受信部により受信されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込むようにしてもよい。
【００１２】
また、電気回路のチャンネルと同一のデータを使用する他のチャンネルの識別情報を出力する同一チャンネル情報出力部を更に有し、受信部は、更に、同一チャンネル情報出力部から出力される識別情報を受信し、電気部品は、自己のチャンネルと同一のデータを使用する他のチャンネルの識別情報を記憶する同一チャンネル記憶部を更に有し、データ取込部は、更に、同一チャンネル記憶部に記憶された識別情報と、受信部によりデータと共に受信された識別情報とが一致する場合に、データを当該識別情報に対応するチャンネルの処理に使用するデータとして取り込むようにしてもよい。また、電気回路は、１チップの集積回路であってもよい。
【００１３】
上記目的を達成するために、本発明の第２の形態によれば、所定の処理を行う機能ブロックであるチャンネルを有する複数の電気回路の少なくとも１つずつを有する複数のボードにおけるチャンネルに、処理に使用する所定のデータを取り込ませるデータ取込制御方法であって、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択ステップと、識別情報割付処理において、ボード選択ステップにより選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付ステップと、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力ステップと、記識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給する並行供給ステップと、それぞれの電気回路内において、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶ステップと、それぞれの電気回路内において、識別情報割付ステップにより割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶ステップと、並行供給ステップで、供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信ステップと、電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶ステップで記憶されたボード内識別情報と、識別情報割付ステップで出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶ステップにより取り込ませ、識別情報記憶ステップで記憶された識別情報と、データ出力ステップで出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込ステップとを有することを特徴とするデータ取込制御方法を提供する。
【００１４】
また、電気回路のチャンネルと同一のデータを使用する他のチャンネルの識別情報を出力する同一チャンネル情報出力ステップと、同一チャンネル情報出力ステップにより出力された識別情報を受信する同一チャンネル情報受信ステップと、自己のチャンネルと同一のデータを使用する他のチャンネルの識別情報を記憶する同一チャンネル記憶ステップとを更に有し、データ取込ステップは、更に、同一チャンネル記憶ステップで記憶された識別情報と、受信ステップでデータと共に受信された識別情報とが一致する場合に、データを当該識別情報に対応するチャンネルの処理に使用するデータとして取り込むようにしてもよい。
【００１５】
上記目的を達成するために、本発明の第３の形態によれば、電気部品に与える試験パターン及び電気部品から出力されると期待される期待値パターンとを発生するパターン発生器と、パターン発生器により発生された試験パターンを電気部品の電気的端子のピン配列に合わせて並べ替えるピンデータセレクタと、ピンデータセレクタから出力された試験パターンの波形を整形する波形整形器と、波形整形器により整形された試験パターンを電気部品に与えるとともに、電気部品から出力された出力信号を受け取るデバイス差込部と、デバイス差込部が受け取った出力信号と期待値パターンとを比較する比較器とを備えた試験装置であって、パターン発生器と、ピンデータセレクタと、波形整形器と、比較器との少なくとも１つは、所定の処理を行う機能ブロックであるチャンネルを有する電気回路を備え、複数の電気回路の少なくとも１つずつが、複数のボードのそれぞれに設けられ、ボード上の電気回路を動作可能にするボード選択信号をそれぞれのボードに出力して、チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つのボードを選択し、チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、識別情報割付処理において、ボード選択部により選択されたボードに設けられている電気回路のチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、チャンネル設定処理において、データ及び当該データを使用するチャンネルの識別情報を出力するデータ出力部と、識別情報割付処理においては出力されたボード内識別情報および識別情報を、チャンネル設定処理においては出力されたデータ及び識別情報を、複数の電気回路に並行して供給するバス回線と、を備え、電気回路は、当該電気回路のチャンネルをボード上で特定するボード内識別情報を記憶するボード内識別情報記憶部と、識別情報割付部により割付られた当該電気回路が有するチャンネルの識別情報を記憶する識別情報記憶部と、バス回線を介して供給されたボード内識別情報および識別情報と、データ及び識別情報とを受信する受信部と、当該電気回路を有するボードがボード選択信号により選択された場合において、ボード内識別情報記憶部に記憶されたボード内識別情報と、識別情報割付部から出力されたボード内識別情報とが一致する場合に、識別情報をボード内識別情報に対応するチャンネルの識別情報として識別情報記憶部に取り込み、識別情報記憶部に記憶された識別情報と、データ出力部から出力された識別情報とが一致する場合に、データを当該識別情報のチャンネルの処理に使用するデータとして取り込むデータ取込部とを有することを特徴とする試験装置を提供する。チャンネルの識別情報を電気回路に割付ける識別情報割付部を更に備えるようにしてもよい。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図２は、本発明の１実施形態に係るデータ取込制御装置を有する試験装置の構成を示す図である。本試験装置は、複数のテストヘッド１４と、インターフェース１２と、テスタプロセッサ１０と、バス回線２６と、複数のボード選択回線２８とを有する。テストヘッド１４は、パターン発生器１６と、ピンデータセレクタ１８と、波形整形器２０と、デバイス差込部２２と、比較器２４とを有する。
【００１７】
パターン発生器１６は、試験対象の電気部品（ＤＵＴ：device under test）に与える試験パターン及び電気部品ＤＵＴから出力されると期待される期待値パターンを発生する。本実施形態では、パターン発生器１６は、ボード１６Ａと、当該ボード１６Ａに設けられたＬＳＩ１６Ｂ等を有している。
ピンデータセレクタ１８は、パターン発生器１６により発生された試験パターンを前記電気部品の電気的端子のピン配列に合わせて並べ替えるとともに、パターン発生器１６により発生された期待値パターンを比較部２４に出力する。本実施形態では、ピンデータセレクタ１８は、ボード１８Ａと、当該ボード１８Ａに設けられたＬＳＩ１８Ｂ等を有している。
【００１８】
波形整形器２０は、ピンデータセレクタ１８から出力された試験パターンの波形を整形する。本実施形態では、波形整形器２０は、ボード２０Ａと、当該ボード２０Ａに設けられたＬＳＩ２０Ｂ、２０Ｃ等を有している。デバイス差込部２２は、波形整形器２０により整形された試験パターンを電気部品ＤＵＴに与えるとともに、電気部品ＤＵＴから出力された出力信号を受け取る。比較器２４は、デバイス差込部２２により受け取られた出力信号とピンデータセレクタ１８から出力された期待値パターンとを比較する。本実施形態では、比較器２４は、ボード２４Ａと、当該ボード２４Ａに設けられたＬＳＩ２４Ｂ等を有している。
【００１９】
テスタプロセッサ１０は、複数のテストヘッド１４を制御する。インターフェース１２は、主に、テスタプロセッサ１０と複数のテストヘッド１４との間のデータの仲介を行う。バス回線２６は、インターフェース１２と、前記複数のテストヘッド１４の複数のＬＳＩ１６Ｂ、１８Ｂ、２０Ｂ等との間を接続する。したがって、インターフェース１２からバス回線２６を介して送信されるデータは複数のテストヘッド１４のＬＳＩ１６Ｂ、１８Ｂ、２０Ｂ等に並行して供給される。ボード選択回線２８は、インターフェース１２と、所定の１つのボード１６Ａ１８Ａ、又は２０Ａ等との間を接続する。したがって、所定のボードにのみ後述するボード選択信号が供給される。
【００２０】
図３は、本発明の１実施形態に係る試験装置の一部の構成を詳細に示す図である。なお、図２と同一部分には同一番号を付している。テスタプロセッサ１０は、同一チャンネル情報出力部の一例としてのデータ出力部１０Ａを有する。データ出力部１０Ａは、パターン発生器１６、ピンデータセレクタ１８、波形整形器２０、及び比較器２４が有する複数のＬＳＩの所定の処理を実行する機能ブロックとしてのチャンネルの中で、同一の設定データを取り込ませるチャンネルを示す同一チャンネル情報を出力する。本実施形態では、データ出力部１０Ａは、チャンネルの識別情報と共に、当該チャンネルと同一の設定データを取り込ませるチャンネルの識別情報とを出力する。本実施形態では、チャンネルの識別情報として、ピン番号、チャイルド番号及びＳＴＮ番号を使用している。
【００２１】
ここで、ピン番号とは、所定のテストヘッド１４内においてチャンネルを識別するための情報である。チャイルド番号とは、同一のチャンネル内での複数の機能を識別する情報である。例えば、同時測定を行う場合には、複数のＤＵＴの所定のピンに対して同一のパターンを出力するために、１つのチャンネルが複数のＤＵＴの所定のピンにパターンを出力することとなるが、この際の１つのＤＵＴに対してパターンを出力する機能を識別する情報がチャイルド番号である。同時測定を行う場合には、一のＤＵＴにデータを出力する一方、他のＤＵＴには出力しないといった設定を行う必要があるが、このような場合において、当該チャイルド番号によりチャンネル内の機能を特定し、それぞれに対する設定を行うことができる。ＳＴＮ番号とは、複数のテストヘッド１４の中でテストヘッドを識別する情報である。
【００２２】
また、データ出力部１０Ａは、パターン発生器１６、ピンデータセレクタ１８、波形整形器２０、及び比較器２４が有するＬＳＩ１６Ｂ，１８Ｂ等のチャンネルを設定するためのマシンワードをインターフェース１２に出力する。本実施形態では、マシンワードは、設定を行うＬＳＩのチャンネルを識別する識別情報及び当該ＬＳＩのチャンネルに対する設定データとを有している。例えば、波形整形器２０のＬＳＩ２０Ｂのチャンネルを設定する設定データとしては、例えば、ＣＬＫ１、Ｄφ、ＲＺという設定データがある。この設定データは、クロックＣＬＫ１に従って、データＤφを、ＲＺ（Return Zero）方式で出力する設定を示している。
【００２３】
インタフェース１２は、割付用情報記憶部１２Ａと、ボード選択部１２Ｂと、識別情報割付部１２Ｃと、中継部１２Ｄとを有する。割付用情報記憶部１２Ａは、複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネル１６Ｆ等を各ボード内で識別する情報（ボード内識別情報）を記憶する。ボード選択部１２Ｂは、所定のボード１６、１８、２０等を動作可能にするボード選択信号をボード選択回線２８を介して所定のボード１６、１８、２０等に出力する。
【００２４】
識別情報割付部１２Ｃは、各ＬＳＩ１６Ｂ、１８Ｂ等のチャンネル１６Ｆ等に識別情報を割り付ける処理を行う。本実施形態では、ボード選択部１２Ｂに各ボードを選択させると共に、割付用情報記憶部１２Ａに記憶されている当該ボードに設けられているＬＳＩのチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報をバス回線２６を介して出力する。
【００２５】
図４は、本発明の１実施形態に係る試験装置の識別番号を割り付ける際のタイミングチャートである。識別情報割付部１２Ｃは、ボード選択部１２Ｂに所定のボード選択回線２８を介して所定のボードに論理値”１”のボード選択信号を出力させるとともに、図示しないクロック発生器により発生されたクロック（ＢＵＳＣＬＫ）の立ち上がりに従って、バス回線２６を介してａｄｄ１、ａｄｄ２、ａｄｄ３、ｄａｔ１、ｄａｔ２、ｄａｔ３、及びｄａｔ４を出力する。ａｄｄ１には、識別情報を割り付けるデータであることを示すコマンド（例えば”＃ＦＦ”）が含まれている。ａｄｄ２には、ボード内におけるＬＳＩの番号が含まれている。ａｄｄ３には、ＬＳＩの中のチャンネルの番号が含まれている。ｄａｔ１〜４は、ピン番号、チャイルド番号、及びＳＴＮ番号が含まれている。なお、本実施形態では、データ幅５００ｎｓ（ナノ秒）、クロックパルス幅５０ｎｓのクロックを用いている。
【００２６】
図３に戻り、中継部１２Ｄは、テスタプロセッサ１０のデータ出力部１０Ａから出力されるマシンワード、同一チャンネル情報をバス回線２６に送出する。
パターン発生器１６のＬＳＩ１６Ｂは、受信部１６Ｃと、データ取込部１６Ｄと、ボード内識別情報記憶部、同一チャンネル記憶部、及び識別情報記憶部の一例としての記憶部１６Ｅと、チャンネル１６Ｆとを有する。受信部１６Ｃは、バス回線２６を介して送信されるデータを受信する。本実施形態においては、受信部１６Ｃは、同一チャンネル情報、マシンワード、及び、ボード内識別情報及び識別情報を受信する。
【００２７】
データ取込部１６Ｄは、記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致する場合に、当該ボード内識別情報と共に受信した識別情報を当該ボード内識別情報に対応するチャンネルの識別情報として記憶部１６Ｅに記憶する。また、データ取込部１６Ｄは、記憶部１６Ｅに記憶された識別情報と、受信部１６Ｃにより受信された同一チャンネル情報の識別情報とが一致する場合に、当該同一チャンネル情報に含まれている他のチャンネルの識別情報を記憶部１６Ｅに記憶する。また、データ取込部１６Ｄは、記憶部１６Ｅに記憶されたチャンネルの識別情報又は同一のデータを使用する他のチャンネルの識別情報と、受信部１６Ｃにより受信されたマシンワードの識別情報とが一致する場合に、当該マシンワードの設定データを当該識別情報のチャンネルの処理に使用する設定データとして取り込む。
【００２８】
記憶部１６Ｅは、ボード内におけるＬＳＩのチャンネルのボード内識別情報、本試験装置におけるＬＳＩ１６のチャンネル１６Ｆの識別情報、及び、チャンネル１６Ｆと同一のデータを使用する他のチャンネルの同一チャンネル情報を記憶する。チャンネル１６Ｆは、データ取込部１６Ｄにより取り込まれた設定データに基づいて所定の処理を行う。ここで、他のＬＳＩ１８Ｂ、２０Ｂ、２０Ｃ、２４Ｂ等は、それぞれ受信部１６Ｃ、データ取込部１６Ｄ、及び記憶部１６Ｅと同様な機能部を有し、更に、所定の処理を行うチャンネルとを有している。なお、チャンネルが行う処理は、同一である場合や、異なる場合がある。
【００２９】
本発明の１実施形態に係る試験装置の動作を説明する。
本試験装置は、まず、試験装置内の複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネルに識別情報を割付ける識別情報割付処理を行い、次いで、複数のＬＳＩ１６Ｂ、１８Ｂ等に対して、同一のデータを使用するチャンネルの識別番号を設定する同一チャネル情報設定処理を行い、その後、複数のＬＳＩ１６Ｂ、１８Ｂ等のチャンネルを設定するチャンネル設定処理を行う。
【００３０】
識別情報割付処理において、識別情報割付部１２Ｃがボード選択部１２Ｂに１つのボードを動作可能に選択させると共に、割付用情報記憶部１２Ａに記憶されている当該ボードに設けられているＬＳＩのチャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報をバス回線２６を介して出力する。ここで、以下ボード選択部１２Ｂによりボード１６Ａが選択されているものとする。
次いで、動作可能に選択されたボード１６Ａの受信部１６Ｃがバス回線２６を介して送信されるボード内識別情報及び識別情報を受信し、データ取込部１６Ｄが記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致するか否かを検出する。
【００３１】
この結果、記憶部１６Ｅに記憶されたボード内識別情報と、受信部１６Ｃにより受信されたボード内識別情報とが一致することを検出した場合には、データ取込部１６Ｄが、当該ボード内識別情報と共に受信した識別情報を当該ボード内識別情報に対応するチャンネルの識別情報として同一のＬＳＩの記憶部１６Ｅに記憶する。次いで、同一のボード内に他のチャンネルがある場合には、他のチャンネルに対して上記同様な処理を繰り返し行い、その後、他のボードのチャンネルに対して上記同様な処理を行う。また、他のテストヘッド１４のチャンネルに対して上記同様な処理を行う。これにより、試験装置内の各チャンネルに対して識別情報が割り当てられる。
【００３２】
同一チャンネル情報設定処理では、データ出力部１０Ａが、チャンネルの識別情報と共に、当該チャンネルと同一の設定データを取り込ませるチャンネルの識別情報とを有する同一チャンネル情報をインターフェース１２に出力する。次いで、インターフェース１２の中継部１２Ｄが、同一チャンネル情報をバス回線２６に送出する。この処理においては、各ボードが動作可能になっており、各ボードの受信部１６Ｃ等がバス回線２６を介して送信される同一チャンネル情報を受信する。
【００３３】
この後、データ取込部１６Ｄ等が、記憶部１６Ｅに記憶された識別情報と、受信部１６Ｃにより受信された同一チャンネル情報の識別情報とが一致するか否かを検出し、一致する場合に、当該同一チャンネル情報に含まれている同一のデータを使用する他のチャンネルの識別情報を記憶部１６Ｅ等に記憶する。
【００３４】
チャンネル設定処理では、データ出力部１０Ａが、設定を行うＬＳＩのチャンネルを識別する識別情報及び当該ＬＳＩのチャンネルに対する設定データとを有するマシンワードをインターフェース１２に順次出力する。次いで、インターフェース１２の中継部１２Ｄが、出力されたマシンワードをバス回線２６に送出する。この処理においては、各ボード１６Ａ等が動作可能になっており、各ボードの受信部１６Ｃ等がバス回線２６を介して送信されるマシンワードを受信する。
【００３５】
この後、データ取込部１６Ｄ等は、記憶部１６Ｅ等に記憶されたチャンネルの識別情報又は同一のデータを使用する他のチャンネルの識別情報と、受信部１６Ｃ等により受信されたマシンワードの識別情報とが一致するか否かを検出し、一致する場合には、当該マシンワードの設定データを当該識別情報のチャンネルの処理に使用する設定データとして取り込む。これにより、各チャンネル１６Ｆ等に所定の処理を行わせることができる。
【００３６】
したがって、インターフェースがチャンネルの設定時において各ＬＳＩ、チャンネル等を選択信号により選択する必要がなく、選択信号用の制御回線を削減することができる。また、各ＬＳＩ、チャンネル等を選択信号により選択する必要がなくなるので、インターフェースの構成が簡易になる。
また、チャンネルに対する設定データを一度送信するだけで、同一の設定をする複数のチャンネルを同時に設定することができ、設定に要する時間を短縮することができる。このため、ＤＵＴの試験に要する時間も短縮することができる。
【００３７】
本発明は上記の実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記の実施形態では、電気回路として１チップのＬＳＩを用いていたが、本発明はこれに限られず、所定の処理を行う機能ブロックであるチャンネルを有する電気的な回路であればよい。また、上記実施の形態では、インターフェース１２に識別情報割付部１２Ｃ、ボード選択部１２Ｂ、割付用情報記憶部１２Ａを備えるようにしたが、本発明はこれに限られず、識別情報割付部１２Ｃ、ボード選択部１２Ｂ及び割付用情報記憶部１２Ａの少なくともいずれか１つをテスタプロセッサ１０内に備えるようにしてもよい。
【００３８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３９】
【発明の効果】
上記説明から明らかなように、本発明によれば、複数の電気回路に容易且つ迅速にデータを取り込ませることができる。
【図面の簡単な説明】
【図１】 従来例に係る試験装置の構成を示す図である。
【図２】 本発明の１実施形態に係るデータ取込制御装置を有する試験装置の構成を示す図である。
【図３】 本発明の１実施形態に係る試験装置の一部の詳細な構成を示す図である。
【図４】 本発明の１実施形態に係る試験装置における識別番号を割り付ける際のタイミングチャートである。
【符号の説明】
１０ テスタプロセッサ １２ インターフェース
１２Ａ 割付用情報記憶装置 １２Ｂ ボード選択部
１２Ｃ 識別情報割付部 １２Ｄ 中継部
１４ テストヘッド １６ パターン発生器
１６Ａ ボード １６Ｂ ＬＳＩ
１６Ｃ 受信部 １６Ｄ データ取込部
１６Ｅ 記憶部 １６Ｆ チャンネル
１８ ピンデータセレクタ ２０ 波形整形器
２２ デバイス差込部 ２４ 比較部
２６ バス回線 ２８ ボード選択回線
Claims (6)
- 所定の処理を行う機能ブロックであるチャンネルを有する電気回路を複数備え、前記チャンネルに、前記所定の処理に使用する所定のデータを取り込ませるデータ取込制御装置であって、
それぞれが複数の前記電気回路の少なくとも１つずつを有する複数のボードと、
前記ボード上の前記電気回路を動作可能にするボード選択信号をそれぞれの前記ボードに出力して、前記チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つの前記ボードを選択し、前記チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、
前記識別情報割付処理において、前記ボード選択部により選択された前記ボードに設けられている前記電気回路の前記チャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、
前記チャンネル設定処理において、前記データ及び当該データを使用する前記チャンネルの前記識別情報を出力するデータ出力部と、
前記識別情報割付処理においては出力された前記ボード内識別情報および前記識別情報を、前記チャンネル設定処理においては出力された前記データ及び前記識別情報を、複数の前記電気回路に並行して供給するバス回線と、
を備え、
前記電気回路は、
当該電気回路の前記チャンネルを前記ボード上で特定する前記ボード内識別情報を記憶するボード内識別情報記憶部と、
前記識別情報割付部により割付られた当該電気回路が有する前記チャンネルの前記識別情報を記憶する識別情報記憶部と、
前記バス回線を介して供給された前記ボード内識別情報および前記識別情報と、前記データ及び前記識別情報とを受信する受信部と、
当該電気回路を有する前記ボードが前記ボード選択信号により選択された場合において、前記ボード内識別情報記憶部に記憶された前記ボード内識別情報と、前記識別情報割付部から出力された前記ボード内識別情報とが一致する場合に、前記識別情報を前記ボード内識別情報に対応する前記チャンネルの識別情報として前記識別情報記憶部に取り込み、前記識別情報記憶部に記憶された前記識別情報と、前記データ出力部から出力された前記識別情報とが一致する場合に、前記データを当該識別情報の前記チャンネルの前記処理に使用するデータとして取り込むデータ取込部と
を有することを特徴とするデータ取込制御装置。 - 前記電気回路の前記チャンネルと同一のデータを使用する他のチャンネルの前記識別情報を出力する同一チャンネル情報出力部を更に備え、
前記ボード選択部は、同一のデータを使用するチャンネルの識別情報を設定する同一チャンネル情報設定処理においては各ボードを選択し、
前記受信部は、更に、前記同一チャンネル情報出力部から出力される前記識別情報を受信し、
前記電気回路は、
自己の前記チャンネルと同一の前記データを使用する前記他のチャンネルの前記識別情報を記憶する同一チャンネル記憶部を更に有し、
前記データ取込部は、更に、前記同一チャンネル記憶部に記憶された前記識別情報と、前記受信部により前記データと共に受信された前記識別情報とが一致する場合に、前記データを当該識別情報に対応する前記チャンネルの前記処理に使用するデータとして取り込むことを特徴とする請求項１に記載のデータ取込制御装置。 - 前記電気回路は、１チップの集積回路であることを特徴とする請求項１または２に記載のデータ取込制御装置。
- 所定の処理を行う機能ブロックであるチャンネルを有する複数の電気回路の少なくとも１つずつを有する複数のボードにおける前記チャンネルに、前記処理に使用する所定のデータを取り込ませるデータ取込制御方法であって、
前記ボード上の前記電気回路を動作可能にするボード選択信号をそれぞれの前記ボードに出力して、前記チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つの前記ボードを選択し、前記チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択ステップと、
前記識別情報割付処理において、前記ボード選択ステップにより選択された前記ボードに設けられている前記電気回路の前記チャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付ステップと、
前記チャンネル設定処理において、前記データ及び当該データを使用する前記チャンネルの前記識別情報を出力するデータ出力ステップと、
記識別情報割付処理においては出力された前記ボード内識別情報および前記識別情報を、前記チャンネル設定処理においては出力された前記データ及び前記識別情報を、複数の前記電気回路に並行して供給する並行供給ステップと、
それぞれの前記電気回路内において、当該電気回路の前記チャンネルを前記ボード上で特定する前記ボード内識別情報を記憶するボード内識別情報記憶ステップと、
それぞれの前記電気回路内において、前記識別情報割付ステップにより割付られた当該電気回路が有する前記チャンネルの前記識別情報を記憶する識別情報記憶ステップと、
前記並行供給ステップで、供給された前記ボード内識別情報および前記識別情報と、前記データ及び前記識別情報とを受信する受信ステップと、
前記電気回路を有する前記ボードが前記ボード選択信号により選択された場合において、前記ボード内識別情報記憶ステップで記憶された前記ボード内識別情報と、前記識別情報割付ステップで出力された前記ボード内識別情報とが一致する場合に、前記識別情報を前記ボード内識別情報に対応する前記チャンネルの識別情報として前記識別情報記憶ステップにより取り込ませ、前記識別情報記憶ステップで記憶された前記識別情報と、前記データ出力ステップで出力された前記識別情報とが一致する場合に、前記データを当該識別情報の前記チャンネルの前記処理に使用するデータとして取り込むデータ取込ステップとを有することを特徴とするデータ取込制御方法。 - 前記電気回路の前記チャンネルと同一のデータを使用する他のチャンネルの前記識別情報を出力する同一チャンネル情報出力ステップと、
同一のデータを使用するチャンネルの識別情報を設定する同一チャンネル情報設定処理において各ボードを選択するステップと、
前記同一チャンネル情報出力ステップにより出力された前記識別情報を受信する同一チャンネル情報受信ステップと、
自己の前記チャンネルと同一の前記データを使用する前記他のチャンネルの前記識別情報を記憶する同一チャンネル記憶ステップとを更に有し、
前記データ取込ステップは、更に、前記同一チャンネル記憶ステップで記憶された前記識別情報と、前記受信ステップで前記データと共に受信された前記識別情報とが一致する場合に、前記データを当該識別情報に対応する前記チャンネルの前記処理に使用するデータとして取り込むことを特徴とする請求項４に記載のデータ取込制御方法。 - 電気部品に与える試験パターン及び前記電気部品から出力されると期待される期待値パターンとを発生するパターン発生器と、前記パターン発生器により発生された前記試験パターンを前記電気部品の電気的端子のピン配列に合わせて並べ替えるピンデータセレクタと、前記ピンデータセレクタから出力された前記試験パターンの波形を整形する波形整形器と、前記波形整形器により整形された前記試験パターンを前記電気部品に与えるとともに、前記電気部品から出力された出力信号を受け取るデバイス差込部と、前記デバイス差込部が受け取った出力信号と前記期待値パターンとを比較する比較器とを備えた試験装置であって、
前記パターン発生器と、前記ピンデータセレクタと、前記波形整形器と、前記比較器との少なくとも１つは、所定の処理を行う機能ブロックであるチャンネルを有する電気回路を備え、
複数の前記電気回路の少なくとも１つずつが、複数のボードのそれぞれに設けられ、
前記ボード上の前記電気回路を動作可能にするボード選択信号をそれぞれの前記ボードに出力して、前記チャンネルに識別情報を割り付ける識別情報割付処理においては識別情報を割り付ける１つの前記ボードを選択し、前記チャンネルを設定するチャンネル設定処理においては各ボードを選択するボード選択部と、
前記識別情報割付処理において、前記ボード選択部により選択された前記ボードに設けられている前記電気回路の前記チャンネルのボード内識別情報及び当該チャンネルに割付ける識別情報を出力する識別情報割付部と、
前記チャンネル設定処理において、前記データ及び当該データを使用する前記チャンネルの前記識別情報を出力するデータ出力部と、
前記識別情報割付処理においては出力された前記ボード内識別情報および前記識別情報を、前記チャンネル設定処理においては出力された前記データ及び前記識別情報を、複数の前記電気回路に並行して供給するバス回線と、
を備え、
前記電気回路は、
当該電気回路の前記チャンネルを前記ボード上で特定する前記ボード内識別情報を記憶するボード内識別情報記憶部と、
前記識別情報割付部により割付られた当該電気回路が有する前記チャンネルの前記識別情報を記憶する識別情報記憶部と、
前記バス回線を介して供給された前記ボード内識別情報および前記識別情報と、前記データ及び前記識別情報とを受信する受信部と、
当該電気回路を有する前記ボードが前記ボード選択信号により選択された場合において、前記ボード内識別情報記憶部に記憶された前記ボード内識別情報と、前記識別情報割付部から出力された前記ボード内識別情報とが一致する場合に、前記識別情報を前記ボード内識別情報に対応する前記チャンネルの識別情報として前記識別情報記憶部に取り込み、前記識別情報記憶部に記憶された前記識別情報と、前記データ出力部から出力された前記識別情報とが一致する場合に、前記データを当該識別情報の前記チャンネルの前記処理に使用するデータとして取り込むデータ取込部と
を有することを特徴とする試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11542299A JP4146577B2 (ja) | 1999-04-22 | 1999-04-22 | データ取込制御装置、データ取込制御方法、及び試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11542299A JP4146577B2 (ja) | 1999-04-22 | 1999-04-22 | データ取込制御装置、データ取込制御方法、及び試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000304821A JP2000304821A (ja) | 2000-11-02 |
| JP4146577B2 true JP4146577B2 (ja) | 2008-09-10 |
Family
ID=14662189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11542299A Expired - Fee Related JP4146577B2 (ja) | 1999-04-22 | 1999-04-22 | データ取込制御装置、データ取込制御方法、及び試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4146577B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4947371B2 (ja) * | 2007-09-25 | 2012-06-06 | 横河電機株式会社 | 半導体テスタ |
-
1999
- 1999-04-22 JP JP11542299A patent/JP4146577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000304821A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7590903B2 (en) | Re-configurable architecture for automated test equipment | |
| EP2449391B1 (en) | Programmable protocol generator | |
| KR100242604B1 (ko) | 반도체 시험 장치 | |
| US20070214397A1 (en) | Method for testing non-deterministic device data | |
| US5621741A (en) | Method and apparatus for testing terminal connections of semiconductor integrated circuits | |
| JP4146577B2 (ja) | データ取込制御装置、データ取込制御方法、及び試験装置 | |
| US20060161372A1 (en) | Pattern generator and test apparatus | |
| KR20090028889A (ko) | 테스트 보드, 테스트 시스템 및 테스트 방법 | |
| US8037089B2 (en) | Test system | |
| US8010851B2 (en) | Testing module, testing apparatus and testing method | |
| US5566186A (en) | Test control device | |
| JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP3401713B2 (ja) | 集積回路試験装置 | |
| TW201809711A (zh) | 用以控制測試器之半導體檢驗方法及裝置 | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| US20090248347A1 (en) | Testing module, testing apparatus and testing method | |
| JP4835386B2 (ja) | デバイステスタ | |
| JP2570885B2 (ja) | 半導体集積回路装置の試験装置 | |
| JP2003513287A (ja) | スキャンテストポイント監視システムおよび方法 | |
| US20070300118A1 (en) | Method and system for controlling multiple physical pin electronics channels in a semiconductor test head | |
| JP2015141098A (ja) | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム | |
| CN112748325A (zh) | 一种眼图测试方法、装置及设备 | |
| CN114487763A (zh) | 用于集成电路的自动检测电路及方法 | |
| JP2006107071A (ja) | ロジックアナライザ内蔵型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |