JP2011203024A - タイミング調整回路及びタイミング調整方法 - Google Patents

Abstract

【課題】 複数の第１の信号をそれぞれ所定のタイミングで出力することができるようにする。
【解決手段】 第１の信号Ｓｉｎ（Ｓｉｎ＿ａ〜Ｓｉｎ＿ｎ）の位相を揃えるタイミングリセット部３と、第１の信号Ｓｉｎの出力タイミングを示す第２の信号Ｐに基づき、第１の信号Ｓｉｎ毎に出力タイミングを設定して出力するタイミング設定部４と、を備える。
【選択図】 図１

Description

本発明は、タイミング調整回路及びタイミング調整方法に関する。

ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）やＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）等の半導体装置の良品判定検査に、テスタ装置が用いられる。このテスタ装置は、複数のニードルを持つプローブカードを備え、半導体装置の実装用パッドにニードルを接触させて、各種の検査信号を半導体装置に供給する。これにより半導体装置は動作を開始する。そして、テスタ装置は、半導体装置の動作結果である特性信号を、ニードルを介して取得して、この特性信号に基づき良品判定を行う。

このとき、検査時間を短縮するため、複数の半導体装置を一括して検査することが望まれる。半導体装置は複数の実装用パッドを持つため、ニードル数も多くなる。特に、複数の半導体装置を一括して検査する場合には、ニードル数は非常に多くなるため、プローブカードは高価になり、またニードル間の干渉が生じ易くなる。

このような観点から、特許文献１は、プローブカードと半導体装置とにそれぞれインタフェース回路を含む検査手段を設けて、これら検査手段間で検査信号や特性信号を非接触で通信する提案を行っている。これにより、ニードル数が削減できるので、プローブカードの価格が抑えられ、またニードル間の干渉を抑えることが可能になる。

一方、複数の半導体装置を検査するためには、複数の半導体装置に同じ検査信号を印加しなければならない。例えば、検査に３つの検査信号が必要である半導体装置を３個一括して検査する場合には、同じ３つの検査信号を３個の半導体装置に印加しなければならない。従って、テスタ装置には９個の入出力ポートが必要になる。よって、入出力ポートの数が少ないテスタ装置では、複数の半導体装置を一括して検査することが困難となる。無論、テスタ装置に多数の入力ポートを設けることにより、複数の半導体装置の検査は可能となるが、この場合にはテスタ装置が高価になる問題が生じる。

このような問題に対して、特許文献２は、転送回路を備えて複数の検査手段に検査信号を転送する技術を提案している。この転送回路は、検査信号をクロック信号に同期して前段の検査手段から後段の検査手段に転送する。従って、テスタ装置が少ない入出力ポートしか持たない場合であっても、複数の検査手段に検査信号を供給することができる。即ち、複数の半導体装置の一括検査が可能になる。

ところで、１つの半導体装置に複数の検査信号を印加するタイミングは、半導体装置の仕様、検査条件に対応して検査信号毎に設定される。このとき、テスタ装置から検査手段まで検査信号を導く信号線の抵抗値やインピーダンス等のバラツキ（以下、これらを製造バラツキと記載する）があると、この製造バラツキに起因して検査信号毎に異なる信号遅延等が発生する。従って、各検査信号がテスタ装置から所定のタイミングで出力されても、製造バラツキにより半導体装置に印可される際には、タイミングがずれていることがある。このようなタイミングがずれた検査信号では適正に半導体装置の検査を行うことができない。

タイミングのずれに関して、特許文献３は、デジタル信号を発生する第１のデジタル信号発生部、デジタル信号を発生する第２のデジタル信号発生部、この第２のデジタル信号発生部のデジタル信号を入力するフェーズ・ロック・ループ、及び、このフェーズ・ロック・ループの出力により、第１のデジタル信号発生部のデジタル信号をリタイミングするフリップフロップを備えたＩＣテスタを開示している。これにより、デジタル信号（上記検査信号に対応する）は任意の出力タイミングで被試験対象（上記半導体装置に対応）に印可できるようになる。

特表２００７−５２０７２２号公報 国際公開２００８／０５６６０９号公報 特開２００５−１４８００１号公報

１つの半導体装置の検査には複数の検査信号が必要になることは上述したが、このような複数の検査信号をリタイミングするためには、特許文献３におけるフリップフロップは検査信号の数に対応して設ける必要がある。また、複数のフリップフロップを設けたことに対応して、フェーズ・ロック・ループから複数の信号を出力させるか、又は、複数のフェーズ・ロック・ループを設ける必要がある。

このとき、１つのフェーズ・ロック・ループが複数の信号を出力する場合には、フリップフロップがフェーズ・ロック・ループから出力された信号のうちの何れの信号に基づきデジタル信号をリタイミングするかを指定する必要がある。しかし、特許文献３は、何れの信号に基づきデジタル信号をリタイミングするかを指定する構成に関しては、開示していない。また、複数のフェーズ・ロック・ループを設ける場合には、製造バラツキが存在している場合でも各フェーズ・ロック・ループは同期して動作する必要がある。しかし、特許文献３は各フェーズ・ロック・ループは同期して動作させる構成について開示していない。

従って、複数の検査信号を出力する検査手段に、特許文献３にかかる構成を拡張適用しても、複数の検査信号をそれぞれ所定のタイミングで出力することができない問題があった。

そこで、本発明の主目的は、複数の検査信号をそれぞれ所定のタイミングで出力することができるタイミング調整回路及びタイミング調整方法を提供することである。

上記課題を解決するため、タイミング調整回路にかかる発明は、複数の検査信号の出力タイミングを調整するタイミング調整回路であって、検査信号の位相を揃えるタイミングリセット部と、検査信号の出力タイミングを示す位相制御信号に基づき、検査信号毎に出力タイミングを設定して出力するタイミング設定部と、を備える。

また、タイミング調整方法は、複数の検査信号の出力タイミングを調整するタイミング調整方法であって、検査信号の位相を揃える手順と、検査信号の出力タイミングを示す信号に基づき、検査信号毎に出力タイミングを設定して出力する手順と、を含む。

本発明によれば、検査信号の位相を揃え、その後に検査信号毎に出力タイミングを設定して出力するので、複数の検査信号をそれぞれ所定のタイミングで出力することができるようになる。

本発明の第１の実施形態にかかるタイミング調整回路のブロック図である。 本発明の第２の本実施形態にかかるタイミング調整回路を備えた検査装置のブロック図である。 第２の実施形態にかかるタイミング調整回路のタイミングチャートで、（ａ）は前段側の検査用ＬＳＩのタイミングチャート、（ｂ）は後段側の検査用ＬＳＩのタイミングチャートである。 本発明の第３の本実施形態にかかるタイミング調整回路を備えた検査装置のブロック図である。 本発明の第４の本実施形態にかかるタイミング調整回路を備えた検査装置のブロック図である。 本発明の第５の本実施形態にかかるタイミング調整回路を備えた検査装置のブロック図である。

本明細書において用いる検査用ＬＳＩ、被検査用ＬＳＩ、半導体ウェハの用語は、以下のように定義される。被検査用ＬＳＩは検査される半導体装置である。また、半導体ウェハは、シリコン基板等の半導体基板単体を意味せず、それに形成された複数の半導体装置（ＩＣ，ＬＳＩを問わない）を含んだ半導体基板をいう。なお、「ＬＳＩ」と記載するが「ＩＣ」であってもよく、これ以外の分類にかかる半導体装置であっても良い。

＜第１の実施形態＞
本発明の第１の実施形態を説明する。図１は、本実施形態にかかるタイミング調整回路２のブロック図である。タイミング調整回路２は、第１の信号Ｓｉｎ（Ｓｉｎ＿ａ〜Ｓｉｎ＿ｎ）の位相を揃えるタイミングリセット部３と、第１の信号Ｓｉｎの出力タイミングを示す第２の信号（位相制御信号）Ｐに基づき、第１の信号Ｓｉｎ毎に出力タイミングを設定して出力するタイミング設定部４と、を備える。

そして、第１の信号（検査信号）Ｓｉｎの位相が、製造バラツキ等によりずれていても、タイミングリセット部３が、これらの検査信号Ｓｉｎの位相を揃える。その後、位相が揃えられた検査信号Ｓｉｎに対して、タイミング設定部４が、位相制御信号Ｐに基づき出力タイミングを設定して、これを出力信号Ｓｏｕｔ（Ｓｏｕｔ＿ａ〜Ｓｏｕｔ＿ｎ）として出力するので、複数の検査信号をそれぞれ所定のタイミングで出力することができるようになる。

＜第２の実施形態＞
次に、本発明の第２の実施形態を説明する。図２は、本実施形態にかかるタイミング調整回路１１Ａを備えた検査装置１０Ａのブロック図である。検査装置１０Ａは、第１の送受信部２２及びタイミング調整回路１１Ａ等を備えた検査用ＬＳＩ１２Ａと、被検査用ＬＳＩ１３Ａに設けられた第２の送受信部１４とにより構成されている。

被検査用ＬＳＩ１３Ａは、検査用ＬＳＩ１２Ａと分離して設けられて、検査対象であるＬＳＩコア４９を含んでいる。第１の送受信部２２は、複数の送信器２１（２１ａ〜２１ｎ）を備え、第２の送受信部１４は、複数の受信器４０（４０ａ〜４０ｎ）を備える。そして、第１の送受信部２２と第２の送受信部１４とは、非接触で通信する。以下の説明では、非接触通信方式として、磁界結合方式を例に説明するが、電界結合方式により通信しても良い。また、第１の送受信部２２がニードル等を介してＬＳＩコア１２Ａの実装パッド４２と直接接触する構成であってもよい。

複数の検査用ＬＳＩ１２Ａは、検査信号（第１の信号）が伝送される検査信号線Ｌ（Ｌａ〜Ｌｎ）、位相制御信号（第２の信号）が伝送される位相制御信号線Ｐ及び、転送クロック信号が伝送される転送クロック信号線Ｔにより直列に接続されている。そして、検査信号線Ｌ等は図示しない検査装置本体と接続されている。

タイミング調整回路１１Ａは、タイミングリセット部３１、タイミング設定部３２、信号補正部３３を備える。タイミングリセット部３１は、フィリップフロップ等からなる複数の転送器３４（３４ａ〜３４ｎ）を含む。タイミング設定部３２は、１つの多位相信号生成器３８及び、複数の位相信号選択器３９（３９ａ〜３９ｎ）を含む。信号補正部３３は、デューティ補正器４７及び、複数のバッファ４１（４１ａ〜４１ｎ）を含む。各転送器３４、位相信号選択器３９及びバッファ４１は、検査信号線Ｌの数に対応して設けられている。

各転送器３４は、各検査信号線Ｌに接続されると共に、転送クロック信号線Ｔに接続されている。そして、各転送器３４は、それぞれ接続された検査信号線Ｌからの検査信号を転送クロック信号に同期して保持しながら出力する。各転送器３４は同じ転送クロック信号に同期して、各検査信号を出力するので、出力さえた各検査信号の位相が揃う。即ち、各検査信号に製造バラツキによる位相のずれが存在しても、全ての検査信号は、転送器３４により位相が揃えられて出力される。なお、出力された検査信号は、後述するように第１の送受信部２２に入力すると共に、後段の検査用ＬＳＩ１２Ａに転送される。

多位相信号生成器３８は、転送クロック信号線Ｔに接続されて、転送クロック信号に基づき位相の異なる信号（位相信号）を複数生成する。

各位相信号選択器３９は、位相制御信号線Ｐからの位相制御信号が入力し、この位相制御信号に基づき多位相信号生成器３８からの位相信号に同期して、出力指示信号を送信器２１に出力する。このとき、多位相信号生成器３８が生成する位相信号は複数存在する。そこで、位相制御信号は、位相信号選択器３９がどの位相信号に同期して出力指示信号を出力するかを指定している。

例えば、多位相信号生成器３８が位相の異なるｋ個の位相信号を生成し、位相信号選択器３９がｋ'個目（１≦ｋ'≦ｋ）の位相信号を示す位相制御信号を受信した場合には、位相信号選択器３９は、ｋ'個目の位相信号に同期して出力指示信号を出力する。なお、この位相制御信号は、転送器３４が検査信号を出力するより前に、位相信号選択器３９に受信されていればよい。この条件を満たす限り、位相信号選択器３９の具体的動作は問わない。

送信器２１は、位相信号選択器３９からの出力指示信号に同期して検査信号を変調し、被検査用ＬＳＩ１３Ａにおける第２の送受信部１４に向けて出力する。第２の送受信部１４における受信器４０は、受信した検査信号を復調して、パッド４２（４２ａ〜４２ｎ）を介して被検査装置本体であるＬＳＩコア４９に供給する。これによりＬＳＩコア４９は、検査信号に基づき動作する。

位相制御信号線Pの本数などに制限はなく、例えば、複数の信号線を備え、位相選択器３９の状態をそれぞれ独立に制御できるようにしてもよい。また、位相選択信号をシリアル化し、フリップフロップをタイミング設定部３２に備えることで、位相選択器３９を制御してもよい。上記のように位相制御信号線Pの形態はさまざまあり、上記手法のみ限定されるものではなく、位相選択器３９の状態を独立に制御できるものであればよい。

なお、複数の検査用ＬＳＩ１２Ａが直列に接続されて、転送クロック信号が前段の検査用ＬＳＩ１２Ａから後段の検査用ＬＳＩ１２Ａに伝送される。即ち、前段の転送器３４が検査信号を出力すると、この検査信号は第１の送受信部２２に入力すると共に、後段の転送器３４に入力する。これにより検査信号は、前段の検査用ＬＳＩ１２Ａから後段の検査用ＬＳＩ１２Ａに伝送される。このとき製造バラツキ等に起因した転送クロック信号のデューティ比が変化することがある。

１つの検査用ＬＳＩ１２Ａにおいて生じるデューティ比の変化が、例え僅かな変化であったとしても、複数の検査用ＬＳＩ１２Ａを伝送している間にデューティ比の変化が積算されて、クロック信号として適正に機能しなくなることがある。従って、クロック信号としての機能が確保されるデューティ比の変化に収まるように、検査用ＬＳＩ１２Ａの数を制限する必要が生じる。

同様に、製造バラツキに起因して、検査信号は品質劣化を起こす。この場合、特に問題になるのは、信号波形の劣化や波高値の低下が許容値より大きくなると、正常な検査信号として機能しなくなる。従って、検査信号の品質劣化が許容範囲を超えない範囲となるように、検査用ＬＳＩ１２Ａの接続数を制限する必要が生じる。このような接続できる検査用ＬＳＩ１２Ａの数に対する制限は、一括して検査できる被検査用ＬＳＩ１３Ａの数が制限されることを意味する。

そこで、本実施形態においては、製造バラツキが存在しても、検査できる被検査用ＬＳＩ１３Ａの数が制限を受けないように、信号補正部３３を設けている。この信号補正部３３のデューティ補正器４７は、検査用ＬＳＩ１２Ａから後段の検査用ＬＳＩ１２Ａに転送クロック信号を伝送する際に、この転送クロック信号のデューティ比を補正する。従って、検査用ＬＳＩ１２Ａに入力する転送クロック信号は、常に同じデューティ比を持つので、接続できる検査用ＬＳＩ１２Ａの数の制限が無くすことができる。

また、信号補正部３３のバッファ４１は、検査用ＬＳＩ１２Ａから出力される検査信号の信号波形を補正し、また波高値を補正して出力する。従って、検査用ＬＳＩ１２Ａに入力する検査信号は、常に同じ信号波形及び波高値を持つので、接続できる検査用ＬＳＩ１２Ａの数の制限が無くすことができる。よって、検査できる被検査用ＬＳＩの数に対する製造バラツキによる制限はなくなる。

次に、タイミング調整回路の動作を図３（ａ）及び図３（ｂ）に示すタイミングチャートを参照して説明する。図３（ａ）は、前段側の検査用ＬＳＩ１２Ａ（例えば、図２（ａ）の左側の検査用ＬＳＩ１２Ａ）のタイミングチャートであり、図３（ｂ）は、図３（ａ）より後段側の検査用ＬＳＩ１２Ａ（例えば、図２（ａ）の右側の検査用ＬＳＩ１２Ａ）のタイミングチャートである。

同図において、符号ＭＰａ，ＭＰｂ…は、多位相信号生成器３８が発生した位相信号を示す。また、ＳＬａ＿ｉｎ，ＳＬｂ＿ｉｎ…は、転送器３４に入力する検査信号を示し、ＳＬａ＿ｒ，ＳＬｂ＿ｒ…は、転送器３４で位相がリセットされた検査信号を示し、ＳＬａ＿ｏｕｔ，ＳＬｎ＿ｏｕｔ…は送信器２１から出力される検査信号を示している。

検査信号ＳＬａ＿ｉｎ…ＳＬｎ＿ｉｎが、検査装置本体が設定した時間差（スキュー）Ｔｄを伴って転送器３４に入力したとする。各転送器３４は、転送クロック信号に同期して検査信号ＳＬａ＿ｉｎ，…ＳＬｎ＿ｉｎを保持し、かつ、出力する。

各転送器３４に入力する各検査信号の位相差Ｔｄ'は、検査装置本体が設定した時間差（スキュー）Ｔｄや製造バラツキにより発生した時間差Δのために異なる（Ｔｄ'＝Ｔｄ＋Δ）。図３（ａ）は、時間差Δが非常に小さい場合（Δ≒０）を示している（Ｔｄ'＝Ｔｄ）。また、図３（ｂ）は、時間差Δが無視できない場合（Δ≠０）を示している（Ｔｄ'＝Ｔｄ＋Δ）。

このように、製造バラツキが存在することにより各検査信号の位相がばらつくが、全ての転送器３４は各検査信号を、同じ転送クロック信号に同期して同時に出力するので、転送器３４から出力された各検査信号の位相差Ｔｄ'は、ゼロになる（Ｔｄ'＝０）。このように、タイミングリセット部３１で位相差がゼロに設定されるので、製造バラツキによる位相差がばらついた検査信号であっても、製造バラツキの影響を除去することが可能となる。

無論、タイミングリセット部３１で時間差がゼロに設定されることは、検査装置本体が予め設定したスキューＴｄも無くなることを意味する。そこで、多位相信号生成器３８が位相の異なる複数の位相信号を発生し、検査信号が所望のスキューを持つように、位相信号選択器３９は位相制御信号に基づき送信器２１から検査信号の出力タイミングを指示する出力指示信号を出力する。

即ち、多位相信号生成器３８は、転送クロック信号と位相の異なる複数の位相信号を発生する。この位相信号は各位相信号選択器３９に入力する。一方、位相信号選択器３９は、転送器３４が検査信号を出力するまでに、複数の位相信号の中からどの位相信号を取り込むかを指示する位相制御信号を受信している。

図３（ａ）、（ｂ）では、検査装置本体が、検査信号ＳＬａ＿ｉｎに対する検査信号ＳＬｎ＿ｉｎの時間差をＴｄに設定したいので、位相制御信号は転送クロックに対して位相がＴｄずれている位相信号を位相信号選択器３９に指示することになる。そして、位相信号選択器３９は、指示された位相を持つ位相信号に同期して、第１の送受信部２２に出力指示信号を出力する。従って、製造バラツキによる時間差を除去し、かつ、所定のスキューを持つ検査信号が第１の送受信部２２に出力できるようになる。

なお、図３（ａ）、（ｂ）において転送器３４や位相信号選択器３９は、信号の立ち上がりに同期して動作する場合を示しているが、立ち下がりに同期して動作しても良い。また、検査装置本体は検査信号を出力する際に、所望のスキューを与えて各検査信号を出力する場合について説明したが、スキューを与えずに出力してもよい。検査信号にスキューを与えずに出力しても、位相制御信号に基づき位相信号選択器３９がスキューを与えるように動作するためである。

以上説明したように、転送器が製造バラツキによる時間差を除去するので、製造バラツキが存在しても検査信号の位相差のバラツキが除去できる。また、位相信号選択器が位相制御信号に基づき検査信号の出力タイミングを指示するので、検査信号に任意のスキューを設定することができるようになる。

また、デューティ補正器により転送クロック信号のデューティ比を補正するので、転送に伴う転送クロック信号の劣化に起因した、接続できる検査用ＬＳＩ１２Ａの数の制限が無くなる。即ち、任意の数の被検査用ＬＳＩを一括して検査することが可能になる。

また、バッファにより検査信号の信号品質の劣化を抑制するので、転送に伴う検査信号の劣化に起因した、接続できる検査用ＬＳＩ１２Ａの数の制限が無くなる。即ち、任意の数の被検査用ＬＳＩを一括して検査することが可能になる。

＜第３の実施形態＞
次に、本発明の第３の実施形態を説明する。なお、第２の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。

本実施形態にかかる検査装置は、第２の実施形態にかかる検査装置の機能に加え、被検査用ＬＳＩから出力された信号（以下、特性信号と記載する）を非接触で受信できるようにした。

図４は、本実施形態にかかる検査装置１０Ｂのブロック図である。図２に示した検査用ＬＳＩに対して、特性信号受信器２５、この特性信号受信器２５の動作を制御する位相信号選択器２６、特性信号受信器２５が受信した特性信号を一時格納する特性信号格納器２７を含んだ特性信号受信部２８が追設されている。また、被検査用ＬＳＩ１３Ｂには、図２に示した被検査用ＬＳＩ１３Ａに対して、パッド４４に接続された特性信号送信器４３が追設されている。

位相信号選択器２６は、位相信号選択器３９と同じ構成であり、位相制御信号により指示された位相信号に同期して特性信号受信器２５が受信した特性信号を特性信号格納器２７に格納する。特性信号格納器２７に格納された特性信号は、図示しない信号配線を介して検査装置本体に伝送される。これにより被検査用ＬＳＩ１３Ｂからの特性信号が取得できる。

なお、図４においては、検査用ＬＳＩ１２Ｂに特性信号を受信するための１つの特性信号受信器２５が設けられ、また被検査用ＬＳＩ１３Ｂに特性信号を送信するために１つの特性信号送信器４３が設けられた場合を例示している。しかし、複数のパッドから異なる動作結果が出力するような場合には、特性信号送信器４３、特性信号受信器２５、位相信号選択器２６等も、特性信号を出力するパッド数に対応させて設けることが可能である。

また、与えた検査信号に対応した被検査用ＬＳＩの動作結果を予め期待値として被検査用ＬＳＩに送信しておき、この期待値と各動作結果とを対比させた結果を特性信号として検査用ＬＳＩに送信することが可能である。このような場合には、特性信号は１つとなるので、被検査用ＬＳＩの動作結果が複数のパッドから出力される場合であっても、図４に示すような、特性信号送信器４３、特性信号受信器２５、位相信号選択器２６等をそれぞれ１つ備える検査用ＬＳＩ及び被検査用ＬＳＩでも可能である。

＜第４の実施形態＞
次に、本発明の第４の実施形態を説明する。なお、第２の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。第２の実施形態においては、タイミング調整回路のタイミング設定部は、検査用ＬＳＩ側に設けた。即ち、検査用ＬＳＩにおいて検査信号のタイミング調整を行って、被検査用ＬＳＩに送信する構成であった。これに対し、本実施形態では、タイミング設定部を被検査用ＬＳＩ側に設けた実施形態に関する。

図５は、本実施形態にかかるタイミング調整回路１１Ｃを備えた検査装置１０Ｃのブロック図である。検査装置１０Ｃの検査用ＬＳＩ１２Ｃに転送クロック出力部２９が設けられ、被検査用ＬＳＩ１３Ｃにはタイミング設定部３２及び転送クロック受信部４５が設けられている。また、タイミング設定部３２を被検査用ＬＳＩ１３Ｃに設けたことに伴い、位相制御信号線Ｐが被検査用ＬＳＩ１３Ｃに設けられている。この位相制御信号線Ｐを伝送する位相制御信号は、検査用ＬＳＩ１２Ｃの転送クロック出力部２９から被検査用ＬＳＩ１３Ｃの転送クロック受信部４５に非接触で伝送される。無論、ニードル等を介して転送クロック信号を検査用ＬＳＩ１２Ｃから被検査用ＬＳＩ１３Ｃに伝送してもよい。また位相制御信号Pを複数の被検査LSI１３Cで共有してもよい。

そして、転送クロック出力部２９及び転送クロック受信部４５を介して転送クロック信号は、多位相信号生成器３８に入力され、転送クロック信号と位相の異なる複数の位相信号が各位相信号選択器３９に出力される。

位相信号選択器３９は、位相制御信号線Ｐからの位相制御信号で指定された位相信号に同期して、出力指示信号を第２の送受信部１４に出力する。第２の送受信部１４は、出力指示信号に同期して受信した検査信号をＬＳＩコア４９に出力する。第１の送受信部２２から出力される各検査信号は、タイミングリセット部３１により位相差がゼロに設定された信号である。しかし、位相制御信号に基づき位相信号選択器３９が出力した出力指示信号に同期して、受信した検査信号を第２の送受信部１４が出力するので、この検査信号は所定のスキューを持つようになる。よって、検査信号に任意のスキューが設定できるようになる。

＜第５の実施形態＞
次に、本発明の第５の実施形態を説明する。なお、第４の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。第４の実施形態においては、検査用ＬＳＩからの検査信号が被検査用ＬＳＩで受信され、所定のスキューが各検査信号に付加されて、ＬＳＩコアに入力するようにした。これに対し、本実施形態では、スキューが与えられた検査信号を直ぐにＬＳＩコアに入力させるのではなく、所定のタイミングで入力させるようにした。このため第４の実施形態のタイミング設定部に、出力タイミング調整器が追設されている。

図６は、本実施形態にかかるタイミング調整回路１１Ｄを備えた検査装置１０Ｄのブロック図である。同図に示すように、タイミング設定部３２は、多位相信号生成器３８、複数の位相信号選択器３９及び、出力タイミング調整器４６（４６ａ〜４６ｎ）を備えている。

そして、多位相信号生成器３８は、転送クロック受信部４５からの転送クロック信号に基づき位相の異なる複数の位相信号を生成する。位相信号選択器３９は、位相制御信号により指定された位相信号に同期して出力指令信号を出力タイミング調整器４６に出力する。出力タイミング調整器４６は、第２の送受信部１４からの検査信号を保持して出力する機能を備えている。即ち、出力タイミング調整器４６は出力指令信号を受信すると、この出力指令信号に同期して検査信号を保持し、かつ、出力する。出力された検査信号はパッド４２を介してＬＳＩコア４９に入力する。

このように、出力タイミング調整器４６が検査信号を保持して出力する機能を備え、かつ、検査信号の保持は、位相制御信号を位相信号選択器３９が受信するまで継続される。従って、位相制御信号を受信する時間により検査信号の出力タイミングが調整でき、かつ、出力する際にはスキューを与えて出力することが可能になる。

本発明は、上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも発明の範囲に含まれるものであることは言うまでもない。

２，１１Ａ、１１Ｃ，１１Ｄ タイミング調整回路
３，３１ タイミングリセット部
４，３２ タイミング設定部
１０Ａ〜１０Ｄ 検査装置
１４ 第２の送受信部
２１ 送信器
２２ 第１の送受信部
２５ 特性信号受信器
２６ 位相信号選択器
２７ 特性信号格納器
２８ 特性信号受信部
２９ 転送クロック出力部
３３ 信号補正部
３４ 転送器
３８ 多位相信号生成器
３９ 位相信号選択器
４０ 受信器
４１ バッファ
４３ 特性信号送信器
４５ 転送クロック受信部
４６ 出力タイミング調整器
４７ デューティ補正器

Claims (14)

1. 複数の前記第１の信号の位相を揃えるタイミングリセット部と、
   前記第１の信号の出力タイミングを示す第２の信号に基づき、前記第１の信号毎に出力タイミングを設定して出力するタイミング設定部と、を備えることを特徴とするタイミング調整回路。
2. 請求項１に記載のタイミング調整回路であって、
   前記タイミングリセット部は、信号の転送タイミングを示す転送クロック信号に同期して前記第１の信号を保持しながら出力する複数の転送器を備えることを特徴とするタイミング調整回路。
3. 請求項２に記載のタイミング調整回路であって、
   前記タイミング設定部は、前記転送クロック信号に基づき位相の異なる位相信号を複数発生する多位相信号生成器と、
   前記第２の信号に基づき、所定の位相を持つ前記位相信号に同期して出力指令信号を出力する位相信号選択器と、を備えることを特徴とするタイミング調整回路。
4. 請求項１乃至３のいずれか１項に記載のタイミング調整回路と、
   前記タイミング調整回路に対応して設けられて、前記タイミング設定部により出力タイミングが調整された前記第１の信号を出力する第１の送受信部と、
   前記第１の送受信部からの前記第１の信号を受信して被検査装置本体に供給する第２の送受信部と、を備えることを特徴とする検査装置。
5. 請求項４に記載の検査装置であって、
   前記第１の信号及び前記転送クロック信号の少なくとも１つの信号を補正して、後段の前記検査装置に入力させる信号補正部を備えることを特徴とする検査装置。
6. 請求項５に記載の検査装置であって、
   前記信号補正部は、前記転送クロック信号のデューティ比を補正するデューティ補正部を備えることを特徴とする検査装置。
7. 請求項５に記載の検査装置であって、
   前記信号補正部は、前記第１の信号の信号波形及び波高値を補正するバッファを備えることを特徴とする検査装置。
8. 請求項４又５に記載の検査装置であって、
   前記第２の送受信部は、前記第１の送受信部と分離して検査対象側に設けられて、該第１の送受信部と非接触で通信することを特徴とする検査装置。
9. 請求項４乃至８のいずれか１項に記載の検査装置であって、
   前記第２の送受信部が、前記第１の信号に基づく検査対象の動作結果を前記第１の送受信部に出力する特性信号送信器を備え、
   前記第１の送受信部が、前記第２の送受信部からの動作結果を受信する特性信号受信器を備えることを特徴とする検査装置。
10. 請求項４乃至９のいずれか１項に記載の検査装置であって、
    前記第２の送受信部が、前記第１の送受信部から前記転送クロック信号を受信する転送クロック受信部を備え、かつ、前記タイミング設定部が、検査対象側に設けられて、
    前記タイミング設定部が、前記位相信号受信部により受信された前記転送クロック信号に基づき位相の異なる位相信号を複数発生することを特徴とする検査装置。
11. 請求項１０に記載の検査装置であって、
    前記タイミング設定部が、前記位相信号選択器からの出力指令信号に基づき前記第１の信号を保持して出力することを特徴とする検査装置。
12. 複数の前記第１の信号の位相を揃える手順と、
    前記第１の信号の出力タイミングを示す信号に基づき、前記第１の信号毎に出力タイミングを設定して出力する手順と、を含むことを特徴とするタイミング調整方法。
13. 請求項１２に記載のタイミング調整方法であって、
    前記第１の信号を出力する手順は、前記転送クロック信号に同期して出力することを特徴とするタイミング調整方法。
14. 請求項１２又は１３に記載のタイミング調整方法であって、
    所定の位相を持つ位相信号に同期して前記第１の信号を出力させる第２の信号を、前記第１の信号が出力される前に出力する手順を含むことを特徴とするタイミング調整方法。

Images