TWI413778B - 可調整的測試型樣結果潛伏時間 - Google Patents
可調整的測試型樣結果潛伏時間 Download PDFInfo
- Publication number
- TWI413778B TWI413778B TW097139125A TW97139125A TWI413778B TW I413778 B TWI413778 B TW I413778B TW 097139125 A TW097139125 A TW 097139125A TW 97139125 A TW97139125 A TW 97139125A TW I413778 B TWI413778 B TW I413778B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- result
- test
- pass
- fail
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 185
- 230000004044 response Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 9
- 238000010998 test method Methods 0.000 abstract description 3
- 230000009471 action Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於數位測試儀器及方法,且更特定言之係關於使用型樣結果動態地改變測試中執行之型樣序列的數位測試儀器及方法。
數位測試儀器在執行功能性數位測試期間同時在若干頻道上將測試激勵施加於受測單元(units under test,UUT)且自受測單元收集測試回應。典型數位功能測試包括一系列型樣。各型樣包括待施加之測試激勵及/或待收集之測試回應的規格以及該等行動之時序。
數位測試儀器通常提供一種方式來比較收集之測試回應與預期回應,且針對儀器中之各頻道產生通過或未通過之測試結果,該測試結果指示對於特定型樣上之該頻道而言實際回應是否與預期回應相匹配。將一型樣之個別頻道結果邏輯地組合以產生針對該型樣之總測試結果。接著,型樣結果邏輯地組合以產生針對完整測試之總測試結果。
數位測試儀器可包括一稱為型樣控制器之硬體組件,該組件判定在數位測試期間執行之型樣的特定序列。在此類儀器中,用於產生測試激勵及/或收集測試回應之指令儲存於型樣記憶體中,且針對特定型樣之指令在該記憶體內之特定位址處。藉由控制施加於型樣記憶體之位址序列,型樣控制器產生用於測試之測試型樣序列。在一簡單測試
中,型樣控制器可藉由遞增型樣記憶體位址而產生線性型樣序列。在更複雜之測試中,型樣控制器可產生略過某些型樣之型樣記憶體位址序列,或可引起在測試執行期間整組型樣被執行數次。
通常,在執行測試期間型樣結果僅儲存於數位測試儀器硬體中,且在測試完成執行後予以擷取以提供診斷資訊,從而有助於分離及診斷UUT上之瑕疵。然而,數位測試儀器亦可使用型樣結果來動態改變測試中執行之型樣序列。為實現此,通常設計測試儀器使得型樣控制器在特定型樣上,可基於該型樣之總測試結果之設置而進行兩種動作中之一者。
介於測試型樣施加於受測單元的時間與測試型樣結果施加於型樣控制器的時間之間的延遲稱為通過/未通過結果潛伏時間,或簡稱為結果潛伏時間。在依賴於管線技術(pipelining technique)來實現其高速效能之高速測試儀器中,此潛伏時間通常以若干型樣的形式表示出來。數位測試儀器之使用者在書寫於儀器上執行且使用其條件執行能力之測試程式時必須計算此潛伏時間。
作為一實例,考慮圖1A及1B中所示之測試應用,其中使用具有四個型樣的結果潛伏時間之數位測試儀器來偵測同步計數器10之輸出何時達到零狀態。型樣1-5形成條件迴路,該條件迴路每個重複的迴路對計數器計時一次,且在計數器輸出全為低的時候退出。
數位功能測試程式研製昂貴,且一經驗證及部署,極
為不願修改該等程式。該等測試程式可持續使用多年,且使用壽命可輕易地比測試程式最初設計以執行之測試裝備還要長久。當將此類測試程式遷移至具有不同數位測試儀器之新測試系統時,新數位測試儀器應提供與初始數位測試儀器之結果潛伏時間相同的結果潛伏時間。
然而,作為一般趨勢,數位測試儀器之最大速度已隨時間而增加。運算速度愈高意謂管線級愈多,且結果潛伏時間愈高。此增加之潛伏時間可“中斷”工作之測試程式。
圖2為一執行追蹤實例,其說明在具有四個型樣循環之結果潛伏時間之第一數位測試儀器上圖1B之測試程式的操作。如圖2中所示,測試程式在第一數位測試儀器上適當執行。
圖3為一執行追蹤實例,其說明在具有九個型樣循環之結果潛伏時間之第二數位測試儀器上圖1B之測試程式的操作。如圖3中所示,測試程式在第二數位測試儀器上無法適當執行。
因此,對克服在具有不同結果潛伏時間之數位測試儀器上執行既存測試程式之問題的數位測試儀器及測試方法係有需要的。
本發明提供一種對在較新數位測試儀器上執行既存測試程式之問題的一態樣之解決方法,其係經由一通過/未通過測試結果收集及分佈的替代性方法。並非使用基於固定
管線之方法來處理測試結果,本發明提供一種架構來組態測試結果潛伏時間以匹配測試程式之要求,允許測試程式以其初始驗證狀態執行。
根據本發明之第一態樣,提供一數位測試儀器。數位測試儀器包含:一型樣控制器,經設置以至少部分地回應於通過/未通過結果而產生測試型樣序列;一型樣記憶體,經設置以提供所產生之測試型樣序列至受測單元;一型樣結果收集單元,經設置以接收來自受測單元之至少一結果值且針對至少一個所提供之測試型樣判定通過/未通過結果;及一同步單元,經設置以在測試開始後在預設數目之型樣循環期間提供無結果指示至型樣控制器,型樣循環之預設數目基於測試儀器之結果潛伏時間,且在預設數目之型樣循環後提供通過/未通過結果至型樣控制器。
根據本發明之第二態樣,提供一種用於數位測試之方法。該方法包含:在一型樣控制器中至少部分地回應於通過/未通過結果而產生測試型樣序列;提供所產生之測試型樣序列至受測單元;回應於自受測單元接收之結果值,針對至少一個所提供之測試型樣判定通過/未通過結果,其中通過/未通過結果在結果潛伏時間後可用;在測試開始後在預設數目之型樣循環期間提供無結果指示至型樣控制器,型樣循環之預設數目基於結果潛伏時間;及在預設數目之型樣循環後提供通過/未通過結果至型樣控制器。
根據本發明之第三態樣,提供一種用於數位測試之方法。該方法包含:在一型樣控制器中至少部分地回應於通
過/未通過結果而產生測試型樣序列;提供所產生之測試型樣序列至受測單元;回應於自受測單元接收之結果值,針對至少一個所提供之測試型樣判定通過/未通過結果;選擇在測試開始後在預設數目之型樣循環期間包含無結果指示的一結果條件,且選擇在預設數目之型樣循環後包含通過/未通過結果之一結果條件;及提供所選結果條件至型樣控制器。
為更好地瞭解本發明,參考附圖,該等附圖以引用的方式併入。
根據本發明之一第一實施例之數位測試儀器的簡化方塊圖展示於圖4中。頻道邏輯區塊20表示負責控制將測試型樣施加於數位測試儀器中各頻道上之UUT及自其收集測試回應的數位測試儀器上之邏輯。測試型樣之設置及預期回應儲存於型樣記憶體22中。型樣控制器24控制型樣記憶體22之位址線,產生測試型樣序列且回應收集之集合。型樣控制器24為藉由存取型樣記憶體22中之指令序列且產生施加於受測單元之測試型樣來執行測試程式的處理器。型樣結果收集單元30包括將來自針對各型樣之各頻道的各種測試結果值組合以產生針對該型樣之總通過/未通過測試結果的邏輯。
數位測試儀器進一步包括一同步單元32,該同步單元32接收來自型樣結果收集單元30之通過/未通過結果且提
供結果條件至型樣控制器24。在測試開始或重新開始後在預設數目之型樣循環期間,同步單元32提供無結果指示至型樣控制器24。型樣循環之預設數目對應於測試儀器之結果潛伏時間。在預設數目之型樣循環後,同步單元32提供通過/未通過結果至型樣控制器24。
在圖4之實施例中,同步單元32包括一FIFO 40、一多工器42、一FIFO 44及一計數器46。FIFO 40接收且儲存由型樣結果收集單元30所產生之通過/未通過結果。多工器42可為2:1多工器,其具有一接收無結果指示之第一輸入、一接收來自FIFO 40之通過/未通過結果之第二輸入及一與計數器46耦接之控制輸入。多工器42之輸出耦接至FIFO 44之輸入。FIFO 44提供結果條件至型樣控制器24。結果條件可影響由型樣控制器24產生之測試型樣序列。計數器46控制多工器42且因此控制提供給FIFO 44之結果條件的來源。
起初,設置多工器42使得指示“無結果”之值傳至FIFO 44且接著傳至型樣控制器24。計數器46經設置以在各型樣上自預設值遞減計數至零。當計數器46達到零時,其將FIFO 44之輸入的來源自“無結果”指示切換至FIFO 40之輸出。
FIFO 44產生針對型樣控制器24產生之每一測試型樣之結果條件的新值。結果條件之最初N個值為無結果指示,其中N由計數器46之預設值決定。第N+1值為提供給FIFO 40之第一通過/未通過結果,其為該測試之針對第一測試型
樣的測試結果。提供給型樣控制器24之第一通過/未通過結果為藉由型樣控制器執行之第一測試型樣之結果。沒有跳過或忽略通過/未通過結果;僅延遲至成為型樣控制器可使用時。基於結果潛伏時間預設N值且N值可程式化以使數位測試儀器模擬多種數位測試儀器。
以實例說明,型樣控制器24可接收來自FIFO 44之兩位元結果條件,包括通過位元及未通過位元。通過位元之設置狀態指示通過,且未通過位元之設置狀態指示未通過。在此實例中,多工器42之各輸入具有兩位元之寬度,且FIFO 44具有兩位元之寬度。藉由測試程式將型樣控制器24程式化以回應於設置之兩位元之一而進行指定動作,亦即,改變其操作。當型樣控制器24接收無結果指示時,重設兩位元且不進行指定動作。型樣控制器24回應於通過/未通過結果而進行之動作的實例包括(但不限於):跳至測試程式中之另一位置;重複或退出測試程式中之迴路;暫停測試程式;及繼續指令序列中之下一指令。
型樣控制器24通常經設置以基於單一條件(通過或未通過)是否為真來改變其操作。無結果指示迫使通過與未通過條件均為假,且型樣控制器24不改變其操作。當型樣控制器經設置以回應於通過條件之真狀態而改變其操作時,未通過條件之真狀態或無結果指示皆不改變操作。類似地,當型樣控制器經設置以回應於未通過條件之真狀態而改變其操作時,通過條件之真狀態或無結果指示皆不改變操作。
在圖4之實施例中,計數器46可預設為具有一值,該值係基於數位測試儀器之結果潛伏時間。僅以實例說明,在數位測試儀器具有N+1次型樣循環之結果潛伏時間之情況下,計數器46可預設為引起多工器控制線在N次型樣循環後改變狀態之值。可利用對應於不同結果潛伏時間之預設值。計數器46由開始計數器信號啟用且由型樣時脈計時。各型樣時脈循環對應於由型樣控制器24產生之新測試型樣。最初可在測試開始時或在重設型樣控制器24後重新開始測試時提供開始計數器信號。開始計數器信號及型樣時脈可由型樣控制器24提供。
在一實施例中,計數器46由型樣時脈計時以便自預設值遞減計數至零。提供至多工器42之輸出保持處於選擇無結果指示之第一狀態中,直至計數器46遞減計數至零。此後,計數器46之輸出切換成選擇由FIFO 40提供至多工器42之通過/未通過結果的第二狀態。應瞭解在本發明之範疇內可利用不同組態來控制多工器42。
對於N+1次型樣循環之結果潛伏時間而言,計數器或其他多工器控制邏輯經設置以自測試開始即選擇無結果指示,直至型樣循環N結束,且此後選擇通過/未通過結果。因此,選擇無結果指示直至型樣控制器24可利用通過/未通過結果之型樣循環。應瞭解可利用不同多工器控制技術,包括遞增計數或遞減計數至指定數,諸如零,且可利用在本發明之範疇內的其他多工器控制邏輯組態。在任何多工器控制技術中,型樣循環數目可為程式化以適應不同結果
潛伏時間值,在無結果指示期間之型樣循環數目被提供至型樣控制器。
在圖4之實施例中,FIFO 40用作型樣結果收集單元30與多工器42之間的緩衝器。類似地,FIFO 44用作多工器42與型樣控制器24之間的緩衝器。在一些實施例中,可省略FIFO 40與44中之一或兩者。
圖5為展示同步電路施行之第一實例的數位測試儀器之簡化方塊圖。圖4及5中之相同元件具有相同的元件符號。在圖5之施行中,型樣結果收集單元30產生單一位元的通過/未通過結果。FIFO 40接收來自型樣結果收集單元30之通過/未通過結果且提供通過/未通過結果至多工器42b之B輸入及反相器60。反相器60之輸出提供反相通過/未通過結果至多工器42a之B輸入。一“0”邏輯位準提供至多工器42a及42b之A輸入。多工器42a及42b之輸出提供至FIFO 44a及44b。多工器42a及42b接收來自如上所述之計數器46之多工器控制信號。FIFO 44a提供通過條件至型樣控制器24,且FIFO 44b提供未通過條件至型樣控制器24。當多工器42a及42b選擇“0”邏輯位準時,通過條件及未通過條件均為假。提供“0”邏輯位準至多工器42a與42b兩者保證型樣控制器24不會基於任何通過/未通過條件而分枝,直至結果潛伏時期過期。
在圖5之施行中,通過/未通過結果經編碼以使得未通過=“1”邏輯位準且通過=“0”邏輯位準。若反相器60之位置自多工器42a之B輸入移至多工器42b之B輸入,則
可使用相反編碼。
在圖5之施行中,型樣結果收集單元30提供單一位元的通過/未通過結果。在其他施行中,型樣結果收集單元30可提供兩位元的通過/未通過結果。下文結合圖8A及8B來描述一實例。
說明同步單元操作之時序圖展示於圖6中。如圖6中所示,在測試開始及在基於結果潛伏時間之預設數目之型樣循環期間,多工器控制信號選擇輸入A上的無結果指示。接著,多工器控制信號切換狀態且選擇輸入B上的通過/未通過結果,直至測試完成或直至型樣控制器24重設或重新開始。對於N+1次型樣循環之結果潛伏時間而言,多工器控制信號在型樣循環N結束時切換狀態。
說明結果條件狀態之實例之表展示於圖7中。在圖7之實例中,結果條件具有兩位元,其中之一指示通過且其中之一指示未通過。無結果條件對應於通過及未通過位元均經重設。視測試之特殊性而定,通過位元之設置條件或未通過位元之設置條件可引起如上所述之型樣控制器24進行交替動作。無結果指示不引起進行交替動作,且型樣控制器24繼續其正常操作序列。在提供無結果指示至型樣控制器24之預設數目之型樣循環後,提供關於各型樣循環之通過/未通過結果至型樣控制器24。在一些實施例中,通過/未通過結果可包括測試型樣之識別符。應瞭解結果條件可具有任何所需之格式及位元數。
圖8A為展示同步電路施行之第二實例的數位測試儀器
之簡化方塊圖。圖4、5及8A中之相同元件具有相同元件符號。在圖8A之施行中,型樣結果收集單元30產生兩位元通過/未通過結果。FIFO 40接收來自型樣結果收集單元30之通過/未通過結果且提供兩位元通過/未通過結果至條件邏輯有限狀態機70。條件邏輯有限狀態機70之輸出提供至FIFO 44a及44b。FIFO 44a提供通過條件至型樣控制器24,且FIFO 44b提供未通過條件至型樣控制器24。
條件邏輯有限狀態機70之真值表展示於圖8B中。來自FIFO 40之傳入型樣結果展示於第一行中,計數器46之狀態展示於第二行中,先前型樣循環上之通過及未通過條件展示於第三行及第四行中,且分別提供至FIFO 44a及44b之通過/未通過條件展示於第五行及第六行中。當計數器46並不處於零時,在通過條件及未通過條件線上輸出假狀態,對應於無結果指示。剩下的狀態說明計數器46處於零且選擇通過/未通過結果時之輸出。當接收來自FIFO 40之未通過結果時,在未通過條件線上輸出真狀態。當接收來自FIFO 40之通過結果時,在通過條件線上輸出真狀態。先前通過/未通過條件並不與此等狀態有關。剩下的三種狀態說明當未自FIFO 40接收型樣結果時型樣循環期間之操作。在此等狀態中,對於當前型樣循環而言,維持先前通過/未通過條件。因此,在先前通過/未通過條件均為假之情況下,新的通過/未通過條件亦均為假。當先前未通過條件為真時,在未通過條件線上輸出真狀態。類似地,當先前通過條件為真時,在通過條件線上輸出真狀態。圖8A及8B
之實例適應在一些而非所有型樣循環上產生結果之狀況。
本發明提供模擬多種較舊數位測試儀器如何處理型樣測試結果之通用解決方法。目前,數位測試儀器具有固定潛伏時間,其不一定匹配較舊測試程式之要求,但被調整到與較舊產生儀器相比通常較高之儀器操作速度。
此外,本發明允許使用者實施要求在進行測試時與依據其行動時之間的零型樣循環之潛伏時間的測試。此均在不損害高速、高效能數位測試儀器之時序靈活性及可程式化性的情況下進行。
如上所指出,結果潛伏時間通常定義為介於測試型樣施加於受測單元的時間與測試型樣結果施加於型樣控制器的時間之間的延遲。然而,本發明不侷限於此定義且可在需要控制將通過/未通過結果施加於型樣控制器之任何狀況下利用。
因此,已描述本發明之至少一實施例之若干態樣後,應瞭解熟習此項技術者將易於想起各種改變、修改及改良。該等改變、修改及改良皆預料為本揭示案之部分,且預料在本發明之精神及範疇內。因此,以上描述及圖示僅作為實例。
10‧‧‧同步計數器
20‧‧‧頻道邏輯區塊
22‧‧‧型樣記憶體
24‧‧‧型樣控制器
30‧‧‧型樣結果收集單元
32‧‧‧同步單元
40‧‧‧FIFO
42‧‧‧多工器
42a‧‧‧多工器
42b‧‧‧多工器
44‧‧‧FIFO
44a‧‧‧FIFO
44b‧‧‧FIFO
46‧‧‧計數器
60‧‧‧反相器
70‧‧‧條件邏輯有限狀態機
A‧‧‧輸入
B‧‧‧輸入
圖1A說明待測試電路之一實例;圖1B說明用於圖1A之電路測試程式的一簡化實例;圖2為一執行追蹤實例,其說明在具有四個型樣循環
之結果潛伏時間之第一數位測試儀器上根據先前技術之圖1之測試程式的操作;圖3為一執行追蹤實例,其說明在具有九個型樣循環之結果潛伏時間之第二數位測試儀器上根據先前技術之圖1之測試程式的操作;圖4為根據本發明之一實施例之數位測試儀器的簡化方塊圖;圖5為展示同步單元施行之第一實例的數位測試儀器之簡化方塊圖;圖6為說明同步單元操作的時序圖;圖7為說明提供至圖5之施行中型樣控制器的不同結果條件之實例表;圖8A為展示同步單元施行之第二實例的數位測試儀器之簡化方塊圖;且圖8B為圖8A之條件邏輯有限狀態機的真值表。
20‧‧‧頻道邏輯區塊
22‧‧‧型樣記憶體
24‧‧‧型樣控制器
30‧‧‧型樣結果收集單元
32‧‧‧同步單元
40‧‧‧FIFO
42‧‧‧多工器
44‧‧‧FIFO
46‧‧‧計數器
A‧‧‧輸入
B‧‧‧輸入
Claims (20)
- 一種數位測試儀器,其包含:一型樣控制器,設置以至少部分地回應於一通過/未通過結果而產生一測試型樣序列;一型樣記憶體,設置以提供該產生之測試型樣序列至一受測單元;一型樣結果收集單元,設置以自該受測單元接收至少一結果值且針對至少一所提供之測試型樣判定一通過/未通過結果;及一同步單元,設置以在一測試開始後在一預設數目之型樣循環期間提供一無結果指示至該型樣控制器,型樣循環之該預設數目係基於該測試儀器之一結果潛伏時間,且在該預設數目之型樣循環後提供通過/未通過結果至該型樣控制器。
- 如申請專利範圍第1項之數位測試儀器,其進一步包含耦接在該型樣記憶體與該受測單元之間之兩個或兩個以上頻道邏輯單元以提供型樣資訊至該受測單元之個別頻道且接收來自該受測單元之該等個別頻道之結果值。
- 如申請專利範圍第2項之數位測試儀器,其中該型樣結果收集單元經設置以將至少一個所提供之測試型樣的一通過/未通過結果判定為個別頻道結果值之一邏輯組合。
- 如申請專利範圍第1項之數位測試儀器,其中該同步單元包含一多工器,該多工器具有一用以接收該無結果指示之第一輸入、一用以接收通過/未通過結果之第二輸入及 一用以在該預設數目之型樣循環後自該無結果指示切換至該等通過/未通過結果之控制輸入。
- 如申請專利範圍第4項之數位測試儀器,其中該同步單元進一步包含一耦接在該多工器之一輸出與該型樣控制器之間之第一FIFO緩衝器。
- 如申請專利範圍第5項之數位測試儀器,其中該同步單元進一步包含一耦接在該型樣結果收集單元與該多工器之該第二輸入之間之第二FIFO緩衝器。
- 如申請專利範圍第6項之數位測試儀器,其中該同步單元進一步包含一計數器,該計數器具有一輸出耦接至該多工器之該控制輸入,且該計數器設置以計數該預設數目之型樣循環。
- 如申請專利範圍第1項之數位測試儀器,其中該型樣控制器經設置以回應於該等通過/未通過結果而改變該測試型樣序列。
- 如申請專利範圍第1項之數位測試儀器,其中該同步單元經設置使得該型樣循環數目可被程式化,在該數目之型樣循環期間該無結果指示被提供至該型樣控制器。
- 如申請專利範圍第1項之數位測試儀器,其中該同步單元經設置以在該型樣控制器重設後重新開始一測試時,在基於該結果潛伏時間之該預設數目之型樣循環期間提供該無結果指示至該型樣控制器。
- 如申請專利範圍第1項之數位測試儀器,其中該同步單元包含一條件邏輯有限狀態機,該條件邏輯有限狀態 機具有一用以接收通過/未通過結果之結果輸入、一用以在該預設數目之型樣循環後自該無結果指示切換至該等通過/未通過結果之控制輸入及一用以提供通過及未通過條件之輸出。
- 一種用於數位測試之方法,其包含:在一型樣控制器中至少部分地回應於一通過/未通過結果而產生一測試型樣序列;提供該所產生之測試型樣序列至一受測單元;針對至少一個所提供之測試型樣,回應於自該受測單元接收之結果值而判定一通過/未通過結果,其中該通過/未通過結果在一結果潛伏時間後可用;在一測試開始後在一預設數目之型樣循環期間,提供一無結果指示至該型樣控制器,型樣循環之該預設數目基於該結果潛伏時間;及在該預設數目之型樣循環後,提供通過/未通過結果至該型樣控制器。
- 如申請專利範圍第12項之方法,其中提供該所產生之測試型樣序列包含提供型樣資訊至該受測單元之個別頻道。
- 如申請專利範圍第13項之方法,其中判定一通過/未通過結果包含判定個別頻道結果值之一邏輯組合。
- 如申請專利範圍第12項之方法,其中產生一測試型樣序列包含回應於該通過/未通過結果而改變該測試型樣序列。
- 如申請專利範圍第12項之方法,其進一步包含基於該結果潛伏時間之一指定值,設置該型樣循環數目,在該數目之型樣循環期間該無結果指示被提供至該型樣控制器。
- 如申請專利範圍第12項之方法,其進一步包含在該型樣控制器重設後重新開始一測試時,在基於該結果潛伏時間之該預設數目之型樣循環期間提供該無結果指示至該型樣控制器。
- 一種用於數位測試之方法,其包含:在一型樣控制器中至少部分地回應於一通過/未通過結果而產生一測試型樣序列;提供所產生之該測試型樣序列至一受測單元;針對至少一個所提供之測試型樣,回應於自該受測單元接收之結果值,判定一通過/未通過結果;選擇在一測試開始後在一預設數目之型樣循環期間包含一無結果指示之一結果條件,且選擇在該預設數目之型樣循環後包含通過/未通過結果的一結果條件;及提供該所選結果條件至該型樣控制器。
- 如申請專利範圍第18項之方法,其中產生一測試型樣序列包含回應於該通過/未通過結果而改變該測試型樣序列。
- 如申請專利範圍第18項之方法,其中該通過/未通過結果在一結果潛伏時間後可用,進一步包含基於該結果潛伏時間設置該型樣循環數目,在該數目之型樣循環期間 選擇該無結果指示。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99876307P | 2007-10-12 | 2007-10-12 | |
US11/986,508 US7788564B2 (en) | 2007-10-12 | 2007-11-21 | Adjustable test pattern results latency |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200928376A TW200928376A (en) | 2009-07-01 |
TWI413778B true TWI413778B (zh) | 2013-11-01 |
Family
ID=40535367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097139125A TWI413778B (zh) | 2007-10-12 | 2008-10-13 | 可調整的測試型樣結果潛伏時間 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7788564B2 (zh) |
EP (1) | EP2212787B1 (zh) |
JP (1) | JP5295255B2 (zh) |
IL (1) | IL204959A (zh) |
TW (1) | TWI413778B (zh) |
WO (1) | WO2009049117A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090112548A1 (en) * | 2007-10-30 | 2009-04-30 | Conner George W | A method for testing in a reconfigurable tester |
US20150052616A1 (en) * | 2013-08-14 | 2015-02-19 | L-3 Communications Corporation | Protected mode for securing computing devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6167352A (en) * | 1997-06-26 | 2000-12-26 | Agilent Technologies, Inc. | Model-based diagnostic system with automated procedures for next test selection |
JP2001069146A (ja) * | 1999-08-25 | 2001-03-16 | Nippon Telegr & Teleph Corp <Ntt> | パケット交換ネットワーク区間空き帯域測定方法及び装置 |
US6591211B1 (en) * | 1999-08-27 | 2003-07-08 | Intel Corporation | Testing unit and self-evaluating device |
TW200532469A (en) * | 2003-11-26 | 2005-10-01 | Advantest Corp | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126481A (ja) * | 1984-11-26 | 1986-06-13 | Yokogawa Electric Corp | デイジタルパタ−ンテスタ |
US6449741B1 (en) | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
US6154715A (en) * | 1999-01-15 | 2000-11-28 | Credence Systems Corporation | Integrated circuit tester with real time branching |
US6370661B1 (en) * | 1999-04-26 | 2002-04-09 | Ip-First, Llc | Apparatus for testing memory in a microprocessor |
US6380730B1 (en) * | 2000-07-12 | 2002-04-30 | Credence Systems Corporation | Integrated circuit tester having a program status memory |
JP2002286789A (ja) * | 2001-01-19 | 2002-10-03 | Toshiba Microelectronics Corp | 半導体テスト装置および半導体テスト方法 |
TWI234001B (en) * | 2001-03-20 | 2005-06-11 | Schlumberger Techonogies Inc | Low-jitter clock for test system |
US6868508B2 (en) * | 2001-08-31 | 2005-03-15 | National Instruments Corporation | System and method enabling hierarchical execution of a test executive subsequence |
CN100458717C (zh) * | 2001-11-12 | 2009-02-04 | 西门子公司 | 测试和/或运行存储器的方法以及带有该存储器的装置 |
US7231561B2 (en) | 2002-07-17 | 2007-06-12 | Ltx Corporation | Apparatus and method for data pattern alignment |
JP4542852B2 (ja) * | 2004-08-20 | 2010-09-15 | 株式会社アドバンテスト | 試験装置及び試験方法 |
US7490279B1 (en) * | 2005-09-29 | 2009-02-10 | National Semiconductor Corporation | Test interface for random access memory (RAM) built-in self-test (BIST) |
US7363556B2 (en) * | 2005-12-09 | 2008-04-22 | Advantest Corporation | Testing apparatus and testing method |
US7590903B2 (en) * | 2006-05-15 | 2009-09-15 | Verigy (Singapore) Pte. Ltd. | Re-configurable architecture for automated test equipment |
-
2007
- 2007-11-21 US US11/986,508 patent/US7788564B2/en active Active
-
2008
- 2008-10-10 JP JP2010529065A patent/JP5295255B2/ja not_active Expired - Fee Related
- 2008-10-10 WO PCT/US2008/079456 patent/WO2009049117A1/en active Application Filing
- 2008-10-10 EP EP08838186.8A patent/EP2212787B1/en active Active
- 2008-10-13 TW TW097139125A patent/TWI413778B/zh active
-
2010
- 2010-04-08 IL IL204959A patent/IL204959A/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6167352A (en) * | 1997-06-26 | 2000-12-26 | Agilent Technologies, Inc. | Model-based diagnostic system with automated procedures for next test selection |
JP2001069146A (ja) * | 1999-08-25 | 2001-03-16 | Nippon Telegr & Teleph Corp <Ntt> | パケット交換ネットワーク区間空き帯域測定方法及び装置 |
US6591211B1 (en) * | 1999-08-27 | 2003-07-08 | Intel Corporation | Testing unit and self-evaluating device |
TW200532469A (en) * | 2003-11-26 | 2005-10-01 | Advantest Corp | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
Also Published As
Publication number | Publication date |
---|---|
US7788564B2 (en) | 2010-08-31 |
US20090100303A1 (en) | 2009-04-16 |
IL204959A0 (en) | 2010-11-30 |
JP5295255B2 (ja) | 2013-09-18 |
IL204959A (en) | 2015-10-29 |
JP2011501128A (ja) | 2011-01-06 |
EP2212787A4 (en) | 2010-12-22 |
WO2009049117A1 (en) | 2009-04-16 |
TW200928376A (en) | 2009-07-01 |
EP2212787B1 (en) | 2017-07-26 |
EP2212787A1 (en) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7870438B2 (en) | Method, system and computer program product for sampling computer system performance data | |
JP4171016B2 (ja) | Lbistを使用する回路テストための方法 | |
JP6594309B2 (ja) | チャネル回路と自動試験システム | |
KR950007886B1 (ko) | 정보처리장치의 자기시험회로 | |
JP2018082169A (ja) | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
KR20060092182A (ko) | 디버그 회로 | |
TWI413778B (zh) | 可調整的測試型樣結果潛伏時間 | |
JP4992791B2 (ja) | スキャン制御方法及び装置 | |
CN106030321A (zh) | 实现较快扫描链诊断的dft方法 | |
JP2011501128A5 (zh) | ||
WO2002056043A1 (fr) | Appareil de test pour dispositif a semi-conducteur et procede mettant en oeuvre ledit appareil | |
US20080104471A1 (en) | Method and apparatus for testing an IC device based on relative timing of test signals | |
JP4869911B2 (ja) | ロジックbist回路及びモジュロ回路 | |
JP2007102832A (ja) | 試験装置、及び試験方法 | |
JP2006268919A (ja) | メモリの組み込み自己テスト回路および自己テスト方法 | |
JP2766985B2 (ja) | データ処理装置 | |
JP5066189B2 (ja) | 試験装置、試験方法、およびプログラム | |
JP2001013217A (ja) | タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したic試験装置 | |
JP2009115563A (ja) | 半導体集積回路 | |
JP2014149223A (ja) | 試験装置および試験方法 | |
JPH1048296A (ja) | Ic検査装置 | |
JP5115758B2 (ja) | テスト回路 | |
CN112578271A (zh) | 一种提高模拟滤波电路测试效率的方法 | |
JP2008111682A (ja) | 半導体試験方法および半導体試験装置 |