CN112578271A - 一种提高模拟滤波电路测试效率的方法 - Google Patents

一种提高模拟滤波电路测试效率的方法 Download PDF

Info

Publication number
CN112578271A
CN112578271A CN202011259930.0A CN202011259930A CN112578271A CN 112578271 A CN112578271 A CN 112578271A CN 202011259930 A CN202011259930 A CN 202011259930A CN 112578271 A CN112578271 A CN 112578271A
Authority
CN
China
Prior art keywords
analog filter
test
filter circuit
register
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011259930.0A
Other languages
English (en)
Inventor
梁瀚予
赵来钖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN202011259930.0A priority Critical patent/CN112578271A/zh
Publication of CN112578271A publication Critical patent/CN112578271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及芯片测试电路设计领域。公开了一种提高模拟滤波电路(104)测试效率的方法。本方法可以改进现有对模拟滤波电路(104)串行、单个测试方法的不足，提出了一种能够同时对多个模拟滤波电路(104)进行测试的方法。该方法通过ATE(101)控制配置寄存器(102)开启模拟滤波电路(104)；通过控制电路(103)控制测试寄存器(105)的复位；通过配置寄存器(102)对测试寄存器(105)的输出结果通过与或选择器(106)进行选择。ATE(101)通过观测输出的结果判断模拟滤波电路(104)是否失效。同时，通过配置寄存器(102)开启部分模拟滤波电路(104)，可以使用二分法快速定位失效的模拟滤波电路(104)，进而提高测试效率。

Description

一种提高模拟滤波电路测试效率的方法
技术领域
本发明属于芯片测试设计领域。提出了一种提高模拟滤波电路测试效率的方法。
背景技术
随着芯片市场竞争越来越激烈，芯片成本也成为竞争优势之一，有效的降低芯片成本，就可以在市场上保持竞争力。芯片测试成本占整个芯片产品成本的比重越来越大，如何提高芯片的测试效率，已经成为芯片测试设计领域不断追求的目标。
现有的测试方法，对于模拟滤波电路只能串行测试，并且每次只能测试一个，两次测试之间需要芯片下电来解决。对于使用模拟滤波电路较少的芯片来说，两次上电下电和串行测试带来的时间消耗可以接受，但是对于具有数十个模拟滤波电路的芯片来说，串行测试所带来的时间成本是不可接受的。
发明内容
针对上述问题，本发明提出了一种提高模拟滤波电路测试效率的方法，同时能够快速定位失效的模拟滤波电路。方案描述如下：
利用ATE产生可以严格控制的方波信号，而不用芯片内部产生的信号，排除内部干扰。
将每一个模拟滤波电路的输出接到一个寄存器的时钟端，当有方波信号通过模拟滤波电路时，该方波信号能够驱动寄存器Q端输出高电平，否则保持低电平。
ATE通过控制电路来控制测试寄存器的复位端，间接的控制测试寄存器，保证测试寄存器的输出可信。
测试模拟滤波电路能够将特定长度的方波信号滤除时，ATE控制方波信号的高电平宽度小于模拟滤波电路的规格，如果挂接在其后的测试寄存器能够输出高电平，说明该方波通过了模拟滤波电路，使测试寄存器发生了翻转，则该模拟滤波电路失效。
测试模拟滤波电路不能滤除特定长度的信号时，ATE控制方波信号的高电平宽度大于模拟滤波电路的规格，如果挂接在其后的测试寄存器不能够输出高电平，说明该方波没有通过模拟滤波电路，则该模拟滤波电路失效。
对于测试多个模拟滤波电路，可以将这些模拟滤波电路后面的测试寄存器的输出分别做“与”逻辑和“或”逻辑，并通过与或选择器，将上述结果输出到ATE。通过这两个逻辑，判断所测试的模拟滤波电路是否发生了失效。
如果“与”逻辑输出1，表示所有的测试寄存器都输出了1，表示当前的方波能够通过所有的模拟滤波电路；如果“与”逻辑输出0，表示至少有一个测试寄存器输出了0，即至少有一个模拟滤波电路将该方波信号滤除了。
如果“或”逻辑输出0，表示所有的测试寄存器都输出了0，表示当前的方波不能通过所有的模拟滤波电路；如果“或”逻辑输出了1，表示至少有一个测试寄存器输出了1，即至少有一个模拟滤波电路没有将该方波信号滤除。
当发生模拟滤波电路失效时，通过配置寄存器，利用二分法，将其中一半的模拟滤波电路(定义为A组)关闭，使用上述方法对剩下的一半(定义为B组)进行测试，如果B组测试通过，则表示失效的模拟滤波电路发生在A组，使用同样的方式，将A组划分为两部分进行测试，能够快速的定位失效的模拟滤波电路。
附图说明
图1本发明的硬件电路图
图2本发明的流程图
具体实施方式
以下结合硬件电路示意(图1)和流程图(图2)，对本发明的具体实施方式进行说明。
步骤1：ATE(101)通过配置寄存器(102)，将所有模拟滤波电路(104)开启，见图2中的S1。
步骤2：ATE使用配置寄存器(102)，通过与或选择器(106)将所有测试寄存器(105)的“与”逻辑输出到ATE进行观测，见图2中的S2。
步骤3：ATE产生方波信号，要求该方波信号的宽度能够通过模拟滤波电路，见图2中的S3.
步骤4：ATE发送测试命令，通过控制电路(103)将所有测试电路的复位释放，使测试寄存器(105)受模拟滤波电路的输出控制，见图2中的S4
步骤5：测试机控制时间，在经过32个ATE时钟之后，判断输出是否为1。如果为1表示测试通过，跳转到步骤6；如果是0，则表示测试失败，跳转到步骤10。
步骤6：ATE使用配置寄存器(102)，通过与或选择器(106)将所有测试寄存器的“或”逻辑输出到ATE，进行观测，见图2中的S5。
步骤7：ATE产生方波信号，要求该方波信号的宽度不能够通过模拟滤波电路，见图2中的S6.
步骤8：重复步骤4
步骤9：测试机控制时间，在经过32个ATE时钟之后，判断输出是否为0。如果为0表示测试通过，跳转到步骤11；如果是1，则表示测试失败，跳转到步骤10。
步骤10：利用二分法，ATE通过配置寄存器关闭部分模拟滤波电路，对另外一部分进行测试，见图2中的S7。跳转到步骤2。
步骤11：测试结束，执行其他的测试项。
图2中的S2、S3可以S5、S6的顺序互换，即对于模拟滤波电路规格上限和下限的测试顺序没有要求。

Claims (7)

1.一种提高模拟滤波电路测试效率的方法，其特征在于,通过ATE控制配置寄存器开启部分或全部的模拟滤波电路；通过控制电路释放测试寄存器的复位信号；ATE使用配置寄存器，通过与或选择器输出测试结果；ATE通过输出结果判断当前开启的模拟滤波电路是否通过测试；同时，可以通过二分法快速定位失效的模拟滤波电路。
2.根据权利要求1所述的方法，其特征在于，所述的配置寄存器能够单独控制每一个模拟滤波电路，并且保证关闭的模拟滤波电路不会干扰开启的模拟滤波电路测试。
3.根据权利要求1所述的方法，其特征在于，所述的测试寄存器时钟来源于模拟滤波电路的输出，测试寄存器的D端接高电平，复位值为0，当有信号通过模拟滤波电路，即测试寄存器的时钟端有上升沿，会在Q端输出高电平；如果没有信号通过模拟滤波电路，则测试寄存器的Q端输出保持复位值，即低电平。
4.根据权利要求1所述的方法，其特征在于，所述的控制电路能够在ATE输入对应的测试命令后，在固定的时间之后将测试寄存器的复位信号释放，使测试寄存器开始工作。
5.根据权利要求1所述的方法，其特征在于，ATE提供的方波信号能够通过模拟滤波电路，则测试寄存器Q端能够输出1，对于所有测试寄存器输出的“与”逻辑，如果为1，则表示测试通过，如果为0，则表示存在失效的模拟滤波电路。
6.根据权利要求1所述的方法，其特征在于，ATE提供的方波信号不能够通过模拟滤波电路，则测试寄存器Q端保持输出0，对于所有测试寄存器输出的“或”逻辑，如果为0，则表示测试通过，如果为1，则表示存在失效的模拟滤波电路。
7.根据权利要求1所述的方法，其特征在于，可以通过配置寄存器利用二分法，关闭其中一半的模拟滤波电路，对另一半进行单独测试，快速定位某一个或者某一些失效的模拟滤波电路。
CN202011259930.0A 2020-11-12 2020-11-12 一种提高模拟滤波电路测试效率的方法 Pending CN112578271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011259930.0A CN112578271A (zh) 2020-11-12 2020-11-12 一种提高模拟滤波电路测试效率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011259930.0A CN112578271A (zh) 2020-11-12 2020-11-12 一种提高模拟滤波电路测试效率的方法

Publications (1)

Publication Number Publication Date
CN112578271A true CN112578271A (zh) 2021-03-30

Family

ID=75122554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011259930.0A Pending CN112578271A (zh) 2020-11-12 2020-11-12 一种提高模拟滤波电路测试效率的方法

Country Status (1)

Country Link
CN (1) CN112578271A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183721A (zh) * 2010-12-14 2011-09-14 青岛海信信芯科技有限公司 多时钟域测试方法及测试电路
CN103185859A (zh) * 2011-12-27 2013-07-03 国民技术股份有限公司 一种片内混合测试装置和方法
US20140237308A1 (en) * 2013-02-20 2014-08-21 Fairchild Semiconductor Corporation Test control using existing ic chip pins
CN109725250A (zh) * 2019-01-04 2019-05-07 珠海亿智电子科技有限公司 一种片上系统芯片模拟电路的测试系统及测试方法
CN110736919A (zh) * 2019-10-25 2020-01-31 深圳忆联信息系统有限公司 用于提高SoC设计中测试覆盖率的方法及测试电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183721A (zh) * 2010-12-14 2011-09-14 青岛海信信芯科技有限公司 多时钟域测试方法及测试电路
CN103185859A (zh) * 2011-12-27 2013-07-03 国民技术股份有限公司 一种片内混合测试装置和方法
US20140237308A1 (en) * 2013-02-20 2014-08-21 Fairchild Semiconductor Corporation Test control using existing ic chip pins
CN109725250A (zh) * 2019-01-04 2019-05-07 珠海亿智电子科技有限公司 一种片上系统芯片模拟电路的测试系统及测试方法
CN110736919A (zh) * 2019-10-25 2020-01-31 深圳忆联信息系统有限公司 用于提高SoC设计中测试覆盖率的方法及测试电路

Similar Documents

Publication Publication Date Title
JP4751216B2 (ja) 半導体集積回路及びその設計装置
US8677201B2 (en) Semiconductor integrated circuit and method of retrieving signal to semiconductor integrated circuit
US8055964B2 (en) Semiconductor device having plural clock domains which receive scan clock in common
CN102183721A (zh) 多时钟域测试方法及测试电路
US20080222470A1 (en) Scan test circuit, semiconductor integrated circuit and scan enable signal time control circuit
US10921371B2 (en) Programmable scan shift testing
US20160349318A1 (en) Dynamic Clock Chain Bypass
CN114360622B (zh) 一种逻辑内建自测试的复位电路测试系统及方法
JP2010159989A (ja) テスト回路
JP2004510989A (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
CN112578271A (zh) 一种提高模拟滤波电路测试效率的方法
US9222974B2 (en) System and method for reducing voltage drop during automatic testing of integrated circuits
US9612280B2 (en) Partial scan cell
CN112585486A (zh) 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
TWI413778B (zh) 可調整的測試型樣結果潛伏時間
JP2012185127A (ja) 半導体装置およびそのテスト方法
JP2006500813A (ja) 遅延の予測に基づく適応データ処理スキーム
US11604223B1 (en) Clock control system for scan chains
JP2002286806A (ja) 半導体デバイスのスキャンテスト方式
EP1508812B1 (en) Scan-test method and circuit using a substitute enable signal
JP2006058242A (ja) 集積回路
JP4208127B2 (ja) 半導体集積回路装置
US6888367B1 (en) Method and apparatus for testing integrated circuit core modules
JP2004037202A (ja) 半導体集積回路のテスト回路
JPWO2010125793A1 (ja) 試験装置および試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210330

WD01 Invention patent application deemed withdrawn after publication