CN106030321A - 实现较快扫描链诊断的dft方法 - Google Patents

实现较快扫描链诊断的dft方法 Download PDF

Info

Publication number
CN106030321A
CN106030321A CN201580009976.8A CN201580009976A CN106030321A CN 106030321 A CN106030321 A CN 106030321A CN 201580009976 A CN201580009976 A CN 201580009976A CN 106030321 A CN106030321 A CN 106030321A
Authority
CN
China
Prior art keywords
output
input
scan
segmentation
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580009976.8A
Other languages
English (en)
Other versions
CN106030321B (zh
Inventor
拉杰什·库马尔·米塔尔
查尔斯·库里安
苏曼斯·雷迪·波杜图尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN106030321A publication Critical patent/CN106030321A/zh
Application granted granted Critical
Publication of CN106030321B publication Critical patent/CN106030321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

在所描述的实例中，提供一种电路(100)，其有助于连接于扫描链中的多个逻辑电路(135)的更快诊断。所述电路(100)包含第一多路复用器(105)，其接收扫描数据输入(110)。触发器(125)耦合到所述第一多路复用器(105)的输出且产生扫描型式。反相器(145)响应于所述扫描型式产生经反相的反馈信号(115)。将所述经反相的反馈信号(115)提供到所述第一多路复用器(105)。所述多个逻辑电路(135)连接于所述扫描链中且响应于所述扫描型式产生逻辑输出。旁通多路复用器(142)耦合到所述多个逻辑电路(135)。所述旁通多路复用器(142)响应于所述逻辑输出、所述扫描数据输入(110)及分段旁通输入(112)产生扫描输出SO。

Description

实现较快扫描链诊断的DFT方法
背景技术
本发明大体上涉及集成电路，且更特定来说，涉及诊断集成电路(IC)中的扫描链故障。
可测试性设计(DFT)方法是基于扫描链的设计，其用于测试集成电路。基于扫描链的设计是用于诊断制造缺陷的优选机制。基于扫描链的诊断对于较大集成电路快速且有效，借此改进产品良率。基于扫描链的诊断识别IC中的电路中的逻辑故障的根本原因。在IC测试期间，还测试扫描链以确保扫描链无缺陷。扫描链中的任何缺陷使得难以调试。调试扫描链的常规方法包含SOM(扫描光学显微术)或EMMI(发射显微术)。这些调试技术较昂贵且耗时。型式相依性故障诊断也对调试扫描链缺陷有用。使用自动测试型式产生(ATPG)工具以产生待在IC上沿行的多个型式。在扫描链故障的情况中，需要已知整个设计结构的设计支持工具以使用ATPG工具，但这些设计支持工具是不可用的。
发明内容
实例实施例提供一种电路，其有助于较快扫描链诊断。所述电路包含第一多路复用器，其接收扫描数据输入。触发器耦合到所述第一多路复用器的输出且产生扫描型式。反相器响应于所述扫描型式产生经反相的反馈信号。将所述经反相的反馈信号提供到所述第一多路复用器。多个逻辑电路连接于扫描链中且响应于所述扫描型式产生逻辑输出。旁通多路复用器耦合到所述多个逻辑电路。所述旁通多路复用器响应于所述逻辑输出、所述扫描数据输入及分段旁通输入产生扫描输出。
另一实例实施例提供一种扫描链架构。所述扫描链架构包含多个分段，且每一分段包含连接于扫描链中的多个逻辑电路。所述分段中的至少一者包含接收扫描数据输入的第一多路复用器。触发器耦合到所述第一多路复用器的输出且产生扫描型式。反相器响应于所述扫描型式产生经反相的反馈信号。将所述经反相的反馈信号提供到所述第一多路复用器。多个逻辑电路连接于扫描链中且响应于所述扫描型式产生逻辑输出。旁通多路复用器耦合到所述多个逻辑电路。所述旁通多路复用器响应于所述逻辑输出、所述扫描数据输入及分段旁通输入产生扫描输出。
又一实施例提供一种方法，其用于诊断被布置于扫描链中的多个逻辑电路。扫描数据输入及经反相的反馈信号经多路复用以产生经多路复用的输出。扫描型式从所述经多路复用的输出及经分频的扫描时钟产生。所述经反相的反馈信号从所述扫描型式产生。将所述扫描型式提供到所述多个逻辑电路。所述多个逻辑电路产生逻辑输出。所述逻辑输出及所述扫描数据输入经多路复用以产生扫描输出。如果所述扫描输出不同于预定义的扫描输出，那么使所述多个逻辑电路旁通。
附图说明
图1是根据实施例的用于诊断多个逻辑电路的电路的示意图；
图2是根据实施例的用于诊断多个逻辑电路的扫描链架构的示意图；
图3是说明根据实施例的诊断布置于扫描链中的多个逻辑电路的方法的流程图；及
图4是根据实施例的用于产生分段旁通输入的电路的示意图。
具体实施方式
图1是根据实施例的用于诊断多个逻辑电路的电路100的示意图。电路100包含第一多路复用器105，其接收扫描数据输入SI 110及经反相的反馈信号115。在第一多路复用器105处接收模式选择位(MSB)120。由触发器125接收第一多路复用器105的输出。触发器125在线路130上产生扫描型式。多个逻辑电路135响应于线路130上所接收到的扫描型式在线路140上产生逻辑输出。将多个逻辑电路135连接于扫描链中。在实施例的一者中，多个逻辑电路135为所属领域中已知的任何时序电路，例如触发器。扫描链的长度由循序地连接的逻辑电路的数目界定。在一个实施例中，如果连接于扫描链中的触发器的数目为10，那么扫描链长度为10。反相器145响应于线路130上的扫描型式产生经反相的反馈信号115。旁通多路复用器142耦合到多个逻辑电路135且接收线路140上的逻辑输出。旁通多路复用器142还接收扫描数据输入SI 110。旁通多路复用器142还接收分段旁通输入SB 112。分段旁通输入SB 112包含群控制输入(GC)、行控制输入(RC)及列控制输入(CC)中的至少一者。旁通多路复用器142响应于线路140上的逻辑输出、分段旁通输入SB 112及扫描数据输入SI 110在线路148上产生扫描输出SO。分频器(DIV)150接收扫描时钟(SC)155及分频器控制信号(DIV控制)165。分频器(DIV)150响应于分频器控制信号(DIV控制)165的值产生经分频的扫描时钟160。触发器125接收经分频的扫描时钟160。在一个实施例中，分频器150接收分频器控制信号(DIV控制)165且从扫描时钟(SC)155产生可变的经分频扫描时钟。触发器125接收可变的经分频扫描时钟。
在电路100的操作中，第一多路复用器105响应于模式选择位(MSB)120选择扫描数据输入SI 110或经反相的反馈信号115。第一多路复用器105基于MSB 120以切换模式或扫描链模式运作。在多个逻辑电路135的诊断期间使用切换模式。扫描链模式用于多个逻辑电路135的正常操作。第一多路复用器105产生经多路复用的输出，且触发器125从第一多路复用器105接收经多路复用的输出。触发器125响应于来自第一多路复用器105的经多路复用的输出及从分频器(DIV)150接收到的经分频的扫描时钟160在线路130上产生扫描型式。在一个实施例中，分频器(DIV)150产生被提供到触发器125的可变的经分频扫描时钟。触发器125响应于所述可变的经分频扫描时钟产生一组扫描型式。表1展示针对MSB 120与分频器控制信号(DIV控制)165的不同组合所产生的扫描型式的类型。
表1
多个逻辑电路135响应于线路130上所接收到的扫描型式在线路140上产生逻辑输出。旁通多路复用器142接收线路140上的逻辑输出及扫描数据输入SI 110，且在线路148上产生扫描输出SO。如果线路140上的扫描输出SO不同于预定义的扫描输出，那么将多个逻辑电路135识别为有缺陷的。在一个实施例中，由用户定义预定义的扫描输出。在实施例中，选择预定义的扫描输出以实现电路100的最优性能。当多个逻辑电路135被识别为有缺陷时，线路148上的扫描输出SO等于扫描数据输入SI 110，且当多个逻辑电路135被识别为无缺陷时，线路148上的扫描输出SO等于线路140上的逻辑输出。分段旁通输入SB 112中的群控制输入、行控制输入及列控制输入中的至少一者经配置以在多个逻辑电路135被识别为有缺陷的情况下被激活以使所述多个逻辑电路135旁通。预定义的扫描输出是基于由多个逻辑电路135所接收到的扫描型式。在实施例中的一者中，响应于所述组的扫描型式产生一组扫描输出。将线路130上的扫描型式提供到反相器145。反相器145的输出为经反相的反馈信号115，提供反馈信号115作为到第一多路复用器105的反馈。
图2是根据实施例的用于诊断多个逻辑电路的扫描链架构200的示意图。扫描链架构200包含多个分段201A1、201A2、201AN、201B1、201B2及201BN。分段201A1、201A2、201AN是链1的部分，而分段201B1、201B2及201BN是链2的部分。在实施例中的一者中，扫描链架构200包含多个链。分段201AN及201BN是相应链中的第N个分段，其中N为大于或等于1的整数。多个分段中的每一分段包含第一多路复用器、触发器、反相器、多个逻辑电路及旁通多路复用器。举例来说，分段201A1包含第一多路复用器205A1、触发器225A1、被布置于扫描链中的多个逻辑电路235A1、旁通多路复用器242A1及反相器245A1。类似地，分段201AN包含第一多路复用器205AN、触发器225AN、被布置于扫描链中的多个逻辑电路235AN、旁通多路复用器242AN及反相器245AN。为了简单起见，详细解释分段201A1。在连接及操作中，分段201A1与其它分段类似。第一多路复用器205A1接收扫描数据输入SI 210及经反相的反馈信号215A1。在一个实施例中，由分段201A1所接收到的扫描数据输入不同于由分段201B1所接收到的扫描数据输入。在第一多路复用器205A1处从数据寄存器250接收模式选择位220。应注意，第一多路复用器205A2、205AN、205B1、205B2及205BN接收在数据寄存器250中预定义的模式选择位220。在实施例中的一者中，针对第一多路复用器205A2、205AN、205B1、205B2及205BN定义模式选择位的不同值。由触发器225A1接收第一多路复用器205A1的输出。触发器225A1在线路230A1上产生扫描型式。多个逻辑电路235A1响应于线路230A1上所接收到的扫描型式在线路240A1上产生逻辑输出。多个逻辑电路235A1连接于扫描链中。在实施例中的一者中，多个逻辑电路235A1为所属领域中已知的任何时序电路，例如触发器。反相器245A1响应于线路230A1上的扫描型式产生经反相的反馈信号215A1。旁通多路复用器242A1耦合到多个逻辑电路235A1，且接收线路240A1上的逻辑输出。旁通多路复用器242A1还接收扫描数据输入SI 210。旁通多路复用器242A1还从数据寄存器250接收分段旁通输入SB 212。应注意，旁通多路复用器242A2、242AN、242B1、242B2及242BN接收在数据寄存器250中预定义的分段旁通输入SB 212。在实施例中的一者中，针对旁通多路复用器242A2、242AN、242B1、242B2及242BN定义分段旁通输入SB 212的不同值。分段旁通输入SB 212包含群控制输入(GC)、行控制输入(RC)及列控制输入(CC)中的至少一者。旁通多路复用器242A1响应于线路240A1上的逻辑输出、扫描数据输入SI 210及分段旁通输入SB 212产生扫描输出SO。将一个分段的扫描输出SO接收为多个分段中的下一分段的扫描数据输入SI。举例来说，分段201A1的扫描输出SO是下一分段201A2的扫描数据输入SI。第N个分段201AN及201BN产生扫描输出SO 248。在一个实施例中，每一链中的第N个分段产生不同的扫描输出SO。触发器225A1接收经分频的扫描时钟260。在一个实施例中，触发器225A1接收可变的经分频扫描时钟。多个分段中的分段中的至少一者包含分频器(图2中未展示)，其经配置以响应于从数据寄存器250接收到的扫描时钟255产生经分频的扫描时钟260。触发器经配置以响应于经分频的扫描时钟260产生扫描型式。在一个实施例中，分频器为可变的分频器，其响应于从数据寄存器250所接收到的扫描时钟255产生可变的经分频扫描时钟。触发器响应于所述可变的经分频扫描时钟产生一组扫描型式。
参考分段201A1解释扫描链架构200(图2)的操作。在连接及操作上，分段201A1与其它分段类似。第一多路复用器205A1响应于模式选择位(MSB)220选择扫描数据输入SI 210或经反相的反馈信号215A1。第一多路复用器205A1基于MSB 220以切换模式或扫描链模式运作。在一个实施例中，使用MSB 220以选择性地使多个第一多路复用器205A2、205AN、205B1、205B2及205BN中的一组第一多路复用器能够以切换模式运作。在多个逻辑电路235A1的诊断期间使用切换模式。扫描链模式用于多个逻辑电路235A1的正常操作。第一多路复用器205A1产生经多路复用的输出，且触发器225A1从第一多路复用器205A1接收经多路复用的输出。触发器225A1响应于来自第一多路复用器205A1的经多路复用的输出及经分频的扫描时钟260产生扫描型式。在一个实施例中，触发器225A1响应于可变的经分频扫描时钟产生一组扫描型式。在一个实施例中，给多个分段中的每一分段馈送不同的扫描型式以在较大的扫描链架构中调试缺陷。多个逻辑电路235A1响应于线路230A1上所接收到的扫描型式在线路240A1上产生逻辑输出。旁通多路复用器242A1接收线路240A1上的逻辑输出及扫描数据输入SI 210，且产生扫描输出SO。如果扫描输出SO不同于预定义的扫描输出，那么将多个逻辑电路235A1识别为有缺陷的。在一个实施例中，由用户定义预定义的扫描输出。在实施例中，选择预定义的扫描输出以实现扫描链架构200的最优性能。当多个逻辑电路235A1被识别为有缺陷时，扫描输出SO等于扫描数据输入SI 210，且当多个逻辑电路235A1被识别为无缺陷时，扫描输出SO等于线路240A1上的逻辑输出。分段旁通输入SB 212中的群控制输入、行控制输入及列控制输入中的至少一者经配置以在多个逻辑电路235A1被识别为有缺陷的情况下被激活以使所述多个逻辑电路235A1旁通。在实施例中的一者中，响应于所述组的扫描型式产生一组预定义的扫描输出。在一个实施例中，分段旁通输入SB 212中的群控制输入、行控制输入及列控制输入选择性地使在多个分段201A1、201A2、201AN、201B1、201B2及201BN中被识别为有缺陷的分段旁通。因此，使有缺陷的分段旁通，而扫描链架构的剩余部分保持工作。
图3是说明根据实施例的诊断被布置于扫描链中的多个逻辑电路的方法的流程图300。在步骤301处，由第一多路复用器(例如，图1中的第一多路复用器105)从扫描数据输入及经反相的反馈信号产生经多路复用的输出。第一多路复用器105响应于模式选择位而选择扫描数据输入或经反相的反馈信号。第一多路复用器105基于模式选择位120而以切换模式或扫描链模式运作。在多个逻辑电路的诊断期间使用切换模式。扫描链模式用于多个逻辑电路的正常操作。在步骤302处，将经多路复用的输出及经分频的扫描时钟馈送到触发器(例如，触发器125)以产生扫描型式。在步骤303处，反相器(例如，反相器145)接收扫描型式且产生经反相的反馈信号，所述经反相的反馈信号被作为反馈提供到第一多路复用器105。在步骤304处，多个逻辑电路响应于扫描型式产生逻辑输出。在步骤305处，在旁通多路复用器(例如，旁通多路复用器142)中将逻辑输出及扫描数据输入多路复用以产生扫描输出。在步骤306处，如果扫描输出不同于预定义的扫描输出，那么将多个逻辑电路识别为有缺陷的且使其旁通。将分段旁通输入提供到旁通多路复用器。分段旁通输入包含群控制输入、行控制输入及列控制输入中的至少一者。群控制输入、行控制输入及列控制输入中的至少一者经配置以在多个逻辑电路被识别为有缺陷的情况下被激活以使所述多个逻辑电路旁通。
图4是根据实施例的用于产生分段旁通输入SB的电路400的示意图。应注意，电路400是产生分段旁通输入SB的一种方式，且可以多种方式使用其它电路组件来实施。电路400包含行控制输入405、群控制输入410及列控制输入415。使用二进制群解码器420以选择扫描链架构(例如，扫描链架构200)中的多个分段中的一个分段。举例来说，使用二进制群解码器420以选择多个分段201A1、201A2、201AN、201B1、201B2及201BN(图2中所展示)中的一个分段。使用二进制行解码器425以选择扫描链架构(例如，扫描链架构200)中的一个链。使用二级制行解码器425以选择扫描链架构200中的链1或链2中的任一者。由“或”门430接收行控制输入405及二级制行解码器425的输出。由“或”门435接收群控制输入410及二级制群解码器420的输出。“与”门440接收“或”门430的输出、“或”门435的输出及列控制输入415。“与”门440的输出为分段旁通输入SB 412，将分段旁通输入SB 412提供到旁通多路复用器(例如，旁通多路复用器142(图1))。如果多个逻辑电路被识别为有缺陷的，那么旁通多路复用器使分段旁通。举例来说，在扫描链架构200中，如果多个逻辑电路235B1被识别为有缺陷的，那么使分段201B1旁通。
在所描述的实施例中，修改为可能的，且在权利要求书的范围内，其它实施例为可能的。

Claims (20)

1.一种电路，其包括：
第一多路复用器，其经配置以接收扫描数据输入；
触发器，其耦合到所述第一多路复用器的输出，其经配置以产生扫描型式；
反相器，其经配置以响应于所述扫描型式产生经反相的反馈信号，其中将所述经反相的反馈信号提供到所述第一多路复用器；
多个逻辑电路，其连接于扫描链中且经配置以响应于所述扫描型式产生逻辑输出；及
旁通多路复用器，其耦合到所述多个逻辑电路，所述旁通多路复用器经配置以响应于所述逻辑输出、所述扫描数据输入及分段旁通输入产生扫描输出。
2.根据权利要求1所述的电路，其进一步包括：分频器，其经配置以响应于扫描时钟产生经分频的扫描时钟，其中所述触发器经配置以响应于所述经分频的扫描时钟产生所述扫描型式。
3.根据权利要求2所述的电路，其中所述分频器是可变分频器，其经配置以响应于所述扫描时钟产生可变的经分频扫描时钟，其中所述触发器经配置以响应于所述可变的经分频扫描时钟产生一组扫描型式。
4.根据权利要求1所述的电路，其中所述分段旁通输入包含群控制输入、行控制输入及列控制输入中的至少一者。
5.根据权利要求1所述的电路，其中在所述扫描输出不同于预定义的扫描输出时，响应于所述扫描输出将所述多个逻辑电路识别为有缺陷的。
6.根据权利要求1所述的电路，其中所述群控制输入、所述行控制输入及所述列控制输入中的至少一者经配置以在所述多个逻辑电路响应于所述扫描输出被识别为有缺陷的情况下被激活以使所述多个逻辑电路旁通。
7.根据权利要求1所述的电路，其中当所述多个逻辑电路被识别为有缺陷时，所述扫描输出等于所述扫描数据输入，且当所述多个逻辑电路被识别为无缺陷时，所述扫描输出等于所述逻辑输出。
8.根据权利要求1所述的电路，其中所述第一多路复用器经配置以接收模式选择位以在切换模式与扫描链模式之间做出选择。
9.一种扫描链架构，其包括：
多个分段，每一分段包含连接于扫描链中的多个逻辑电路，所述分段中的至少一者包含：第一多路复用器，其经配置以接收扫描数据输入；触发器，其耦合到所述第一多路复用器的输出，其经配置以产生扫描型式；反相器，其经配置以响应于所述扫描型式产生经反相的反馈信号，其中将所述经反相的反馈信号提供到所述第一多路复用器；多个逻辑电路，其连接于扫描链中且经配置以响应于所述扫描型式产生逻辑输出；及旁通多路复用器，其耦合到所述多个逻辑电路，所述旁通多路复用器经配置以响应于所述逻辑输出、所述扫描数据输入及分段旁通输入产生扫描输出。
10.根据权利要求9所述的扫描链架构，其中接收一个分段的所述扫描输出作为所述多个分段中的下一分段的所述扫描数据输入。
11.根据权利要求9所述的扫描链架构，其进一步包括：数据寄存器，其经配置以产生对应于所述多个分段中的每一分段的所述分段旁通输入、扫描时钟及模式选择位。
12.根据权利要求9所述的扫描链架构，其中所述分段旁通输入包含群控制输入、行控制输入及列控制输入中的至少一者。
13.根据权利要求12所述的扫描链架构，其中响应于分段的所述扫描输出，如果所述分段的所述扫描输出不同于预定义的扫描输出，那么激活所述群控制输入、所述行控制输入及所述列控制输入中的至少一者以选择性地使所述多个分段中的所述分段旁通。
14.根据权利要求9所述的扫描链架构，其中所述第一多路复用器经配置以接收所述模式选择位以在切换模式与扫描链模式之间做出选择。
15.根据权利要求9所述的扫描链架构，其中所述分段中的至少一者包含：分频器，其经配置以响应于所述扫描时钟产生经分频的扫描时钟，且其中所述触发器经配置以响应于所述经分频的扫描时钟产生所述扫描型式。
16.根据权利要求15所述的扫描链架构，其中所述分频器是可变分频器，其经配置以响应于所述扫描时钟产生可变的经分频扫描时钟，其中所述触发器经配置以响应于所述可变的经分频扫描时钟产生一组扫描型式。
17.一种方法，其包括：
使扫描数据输入及经反相的反馈信号多路复用以产生经多路复用的输出；
从所述经多路复用的输出及经分频的扫描时钟产生扫描型式，其中从所述扫描型式产生所述经反相的反馈信号；
将所述扫描型式提供到布置于扫描链中的多个逻辑电路，其中所述多个逻辑电路经配置以产生逻辑输出；
使所述逻辑输出及所述扫描数据输入多路复用以产生扫描输出；及
在所述扫描输出不同于预定义的扫描输出的情况下，使所述多个逻辑电路旁通。
18.根据权利要求17所述的方法，其进一步包括从扫描时钟产生所述经分频的扫描时钟。
19.根据权利要求17所述的方法，其中使所述逻辑输出及所述扫描数据输入多路复用包含：在所述多个逻辑电路被识别为有缺陷时，所述扫描输出等于所述扫描数据输入；且在所述多个逻辑电路被识别为无缺陷时，所述扫描输出等于所述逻辑输出。
20.根据权利要求17所述的方法，其进一步包括：触发器，其经配置以响应于所述经多路复用的输出及所述经分频的扫描时钟产生所述扫描型式。
CN201580009976.8A 2014-01-28 2015-01-28 实现较快扫描链诊断的dft方法 Active CN106030321B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/165,846 2014-01-28
US14/165,846 US9239360B2 (en) 2014-01-28 2014-01-28 DFT approach to enable faster scan chain diagnosis
PCT/US2015/013378 WO2015116736A1 (en) 2014-01-28 2015-01-28 Dft approach to enable faster scan chain diagnosis

Publications (2)

Publication Number Publication Date
CN106030321A true CN106030321A (zh) 2016-10-12
CN106030321B CN106030321B (zh) 2019-10-11

Family

ID=53678820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580009976.8A Active CN106030321B (zh) 2014-01-28 2015-01-28 实现较快扫描链诊断的dft方法

Country Status (4)

Country Link
US (1) US9239360B2 (zh)
EP (1) EP3100063B1 (zh)
CN (1) CN106030321B (zh)
WO (1) WO2015116736A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103531A (zh) * 2018-10-26 2020-05-05 瑞昱半导体股份有限公司 芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069497B2 (en) * 2016-06-23 2018-09-04 Xilinx, Inc. Circuit for and method of implementing a scan chain in programmable resources of an integrated circuit
US10963612B2 (en) * 2019-04-10 2021-03-30 Mentor Graphics Corporation Scan cell architecture for improving test coverage and reducing test application time
EP4043894B1 (en) * 2021-02-16 2023-09-13 STMicroelectronics S.r.l. Scan chain circuit and corresponding method
JP2023040646A (ja) * 2021-09-10 2023-03-23 キオクシア株式会社 半導体装置及び半導体装置の検査方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148290A (ja) * 1992-11-05 1994-05-27 Kawasaki Steel Corp バウンダリスキャンレジスタ
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US6150842A (en) * 1997-10-09 2000-11-21 Vantis Corporation Variable grain architecture for FPGA integrated circuits
CN1580799A (zh) * 2003-08-05 2005-02-16 华为技术有限公司 一种边界扫描链自测方法
US20050154948A1 (en) * 2003-01-24 2005-07-14 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
US20070011542A1 (en) * 2005-06-15 2007-01-11 Nilanjan Mukherjee Reduced-pin-count-testing architectures for applying test patterns
US20080005634A1 (en) * 2006-06-29 2008-01-03 Grise Gary D Scan chain circuitry that enables scan testing at functional clock speed
RU2316010C1 (ru) * 2006-04-03 2008-01-27 ООО "Инновационный центр при РГРТА" Селективное устройство для определения однофазных замыканий в кабельных линиях
JP2008292368A (ja) * 2007-05-25 2008-12-04 Nec Electronics Corp スキャンテストポイント回路、及び集積回路
JP2010002345A (ja) * 2008-06-20 2010-01-07 Toshiba Microelectronics Corp Ａｃテスト容易化回路およびａｃテスト方法
US7949916B1 (en) * 2009-01-20 2011-05-24 Altera Corporation Scan chain circuitry for delay fault testing of logic circuits
CN102341719A (zh) * 2009-03-04 2012-02-01 阿尔卡特朗讯 用于使用扫描链分解进行系统测试的方法与设备
US20120124423A1 (en) * 2010-11-16 2012-05-17 Cadence Design Systems Inc. Method and system for providing efficient on-product clock generation for domains compatible with compression
CN102841307A (zh) * 2012-09-29 2012-12-26 南京理工大学常熟研究院有限公司 一种逻辑故障定位的方法
CN102841308A (zh) * 2011-06-23 2012-12-26 拉碧斯半导体株式会社 半导体集成电路
CN103376405A (zh) * 2012-04-27 2013-10-30 国际商业机器公司 用于扫描链诊断的方法和装置
CN103454577A (zh) * 2012-05-31 2013-12-18 国际商业机器公司 扫描链结构和扫描链诊断的方法和设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547446B2 (ja) 1994-02-15 2004-07-28 ジリンクス，インコーポレーテッド フィールドプログラマブルゲートアレーのタイル型構造

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148290A (ja) * 1992-11-05 1994-05-27 Kawasaki Steel Corp バウンダリスキャンレジスタ
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US6150842A (en) * 1997-10-09 2000-11-21 Vantis Corporation Variable grain architecture for FPGA integrated circuits
US20050154948A1 (en) * 2003-01-24 2005-07-14 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
CN1580799A (zh) * 2003-08-05 2005-02-16 华为技术有限公司 一种边界扫描链自测方法
US20070011542A1 (en) * 2005-06-15 2007-01-11 Nilanjan Mukherjee Reduced-pin-count-testing architectures for applying test patterns
RU2316010C1 (ru) * 2006-04-03 2008-01-27 ООО "Инновационный центр при РГРТА" Селективное устройство для определения однофазных замыканий в кабельных линиях
US20080005634A1 (en) * 2006-06-29 2008-01-03 Grise Gary D Scan chain circuitry that enables scan testing at functional clock speed
JP2008292368A (ja) * 2007-05-25 2008-12-04 Nec Electronics Corp スキャンテストポイント回路、及び集積回路
JP2010002345A (ja) * 2008-06-20 2010-01-07 Toshiba Microelectronics Corp Ａｃテスト容易化回路およびａｃテスト方法
US7949916B1 (en) * 2009-01-20 2011-05-24 Altera Corporation Scan chain circuitry for delay fault testing of logic circuits
CN102341719A (zh) * 2009-03-04 2012-02-01 阿尔卡特朗讯 用于使用扫描链分解进行系统测试的方法与设备
US20120124423A1 (en) * 2010-11-16 2012-05-17 Cadence Design Systems Inc. Method and system for providing efficient on-product clock generation for domains compatible with compression
CN102841308A (zh) * 2011-06-23 2012-12-26 拉碧斯半导体株式会社 半导体集成电路
CN103376405A (zh) * 2012-04-27 2013-10-30 国际商业机器公司 用于扫描链诊断的方法和装置
CN103454577A (zh) * 2012-05-31 2013-12-18 国际商业机器公司 扫描链结构和扫描链诊断的方法和设备
CN102841307A (zh) * 2012-09-29 2012-12-26 南京理工大学常熟研究院有限公司 一种逻辑故障定位的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103531A (zh) * 2018-10-26 2020-05-05 瑞昱半导体股份有限公司 芯片
CN111103531B (zh) * 2018-10-26 2022-11-01 瑞昱半导体股份有限公司 芯片

Also Published As

Publication number Publication date
CN106030321B (zh) 2019-10-11
EP3100063A1 (en) 2016-12-07
WO2015116736A1 (en) 2015-08-06
EP3100063A4 (en) 2017-09-20
US9239360B2 (en) 2016-01-19
EP3100063B1 (en) 2019-08-28
US20150212150A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN106030321A (zh) 实现较快扫描链诊断的dft方法
JP6594309B2 (ja) チャネル回路と自動試験システム
US9417287B2 (en) Scheme for masking output of scan chains in test circuit
US8479068B2 (en) Decoded register outputs enabling test clock to selected asynchronous domains
JP2000352576A (ja) 回路障害を分離する方法
JPH0672909B2 (ja) 集積回路構造体テスト入力パタ−ンの重みづけ方法
JP2003332443A (ja) 半導体集積回路とその設計支援装置およびテスト方法
Kumar et al. A novel heuristic method for application-dependent testing of a SRAM-based FPGA interconnect
US20150168489A1 (en) Design-based weighting for logic built-in self-test
US9234938B2 (en) Monitoring on-chip clock control during integrated circuit testing
US8427195B1 (en) Digital signal generator and automatic test equipment having the same
TWI427307B (zh) 晶粒的可組態化製程變異監控電路及其監控方法
US11397841B2 (en) Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method
EP2965100B1 (en) Self-testing integrated circuits
US7305636B2 (en) Method and system for formal unidirectional bus verification using synthesizing constrained drivers
EP2212787B1 (en) Adjustable test pattern results latency
JP2006292401A (ja) テスト構成の半導体集積回路およびそのテスト方法
Jang et al. Reconfigurable scan architecture for high diagnostic resolution
JP2013088400A (ja) 半導体集積回路の検査方法および半導体集積回路
US10354742B2 (en) Scan compression architecture for highly compressed designs and associated methods
Lin et al. A scalable built-in self-test/self-diagnosis architecture for 2D-mesh based chip multiprocessor systems
JP2008026074A (ja) Ｉｃテスト方法及びｉｃ
US20160169969A1 (en) Partitioned scan chain diagnostics using multiple bypass structures and injection points
US10613142B2 (en) Non-destructive recirculation test support for integrated circuits
CN115144725A (zh) 用于电子电路的测试架构，对应设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant