JP2011028543A5 - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP2011028543A5
JP2011028543A5 JP2009174187A JP2009174187A JP2011028543A5 JP 2011028543 A5 JP2011028543 A5 JP 2011028543A5 JP 2009174187 A JP2009174187 A JP 2009174187A JP 2009174187 A JP2009174187 A JP 2009174187A JP 2011028543 A5 JP2011028543 A5 JP 2011028543A5
Authority
JP
Japan
Prior art keywords
information processing
processing system
value
output
computing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009174187A
Other languages
English (en)
Other versions
JP2011028543A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009174187A priority Critical patent/JP2011028543A/ja
Priority claimed from JP2009174187A external-priority patent/JP2011028543A/ja
Priority to US12/795,251 priority patent/US20110022823A1/en
Publication of JP2011028543A publication Critical patent/JP2011028543A/ja
Publication of JP2011028543A5 publication Critical patent/JP2011028543A5/ja
Pending legal-status Critical Current

Links

Claims (1)

  1. プログラムに応じた情報処理を行う情報処理システムであって、
    第１の入力値と第２の入力値とに対して第１の演算を行う第１の演算器と、前記第１の入力値と前記第２の入力値とに対して第２の演算を行う第２の演算器と、前記第１の演算器が出力する第１の出力値と前記第２の演算器が出力する第２の出力値とのいずれか一方を選択信号に基づき選択して出力するセレクタと、をそれぞれ含む複数の演算ユニットを有する実行ユニットと、
    演算命令をデコードして前記演算ユニット毎の前記選択信号の値を決定するデコーダと、を有し、
    前記デコーダは、プログラム毎に前記演算命令に対応する前記選択信号の値を決定する情報処理システム。
JP2009174187A 2009-07-27 2009-07-27 情報処理システム及びその情報処理方法 Pending JP2011028543A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009174187A JP2011028543A (ja) 2009-07-27 2009-07-27 情報処理システム及びその情報処理方法
US12/795,251 US20110022823A1 (en) 2009-07-27 2010-06-07 Information processing system and information processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174187A JP2011028543A (ja) 2009-07-27 2009-07-27 情報処理システム及びその情報処理方法

Publications (2)

Publication Number Publication Date
JP2011028543A JP2011028543A (ja) 2011-02-10
JP2011028543A5 true JP2011028543A5 (ja) 2012-04-05

Family

ID=43498286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009174187A Pending JP2011028543A (ja) 2009-07-27 2009-07-27 情報処理システム及びその情報処理方法

Country Status (2)

Country Link
US (1) US20110022823A1 (ja)
JP (1) JP2011028543A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10612371B2 (en) * 2015-04-21 2020-04-07 Halliburton Energy Services, Inc. Partially reflective materials and coatings for optical communication in a wellbore
EP3686735B1 (en) 2015-12-28 2022-05-04 Coherent Logix, Inc. Processor instructions to accelerate fec encoding and decoding
TWI779772B (zh) * 2021-08-13 2022-10-01 瑞昱半導體股份有限公司 訊號處理方法以及訊號處理器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830577A (ja) * 1994-07-15 1996-02-02 Mitsubishi Electric Corp Ｓｉｍｄプロセッサ
US6138229A (en) * 1998-05-29 2000-10-24 Motorola, Inc. Customizable instruction set processor with non-configurable/configurable decoding units and non-configurable/configurable execution units
WO2002050665A1 (en) * 2000-12-20 2002-06-27 Koninklijke Philips Electronics N.V. Data processing device with a configurable functional unit
JP3856737B2 (ja) * 2002-07-19 2006-12-13 株式会社ルネサステクノロジ データ処理装置
US7949856B2 (en) * 2004-03-31 2011-05-24 Icera Inc. Method and apparatus for separate control processing and data path processing in a dual path processor with a shared load/store unit
JP2007004475A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd プロセッサ及びプログラム実行方法
JPWO2010067522A1 (ja) * 2008-12-11 2012-05-17 日本電気株式会社 演算ユニット、プロセッサ及び並列演算方法

Similar Documents

Publication Publication Date Title
GB2456775B (en) Apparatus and method for performing permutation operations on data
WO2007095397A3 (en) Programmable processing unit
JP2015531934A5 (ja)
TW200713036A (en) Selecting multiple threads for substantially concurrent processing
JP2011054161A5 (ja)
JP2012232363A5 (ja) ロボット制御システム及びロボットシステム
GB2503829A (en) Systems, apparatuses, and methods for blending two source operands into a single destination using a writemask
GB2520852A (en) Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions
JP2012194992A5 (ja) データ処理装置、プログラム、データ構造、データ処理システム、パケットデータ、記録媒体、記憶装置、データ処理方法、データ通信方法および命令セット
JP2012530966A5 (ja)
WO2007018468A8 (en) Programmable digital signal processor including a clustered simd microarchitecture configured to execute complex vector instructions
WO2011028723A3 (en) Digital signal processing systems
WO2012040666A3 (en) Performing a multiply-multiply-accumulate instruction
ATE540353T1 (de) Einteilen von threads in einem prozessor
JP2010539593A5 (ja)
GB2520859A (en) Instruction set for SHA1 round processing on 128-BIT data paths
WO2013098643A3 (en) Advanced processor architecture
ATE516533T1 (de) System mit mehreren prozessoren und verfahren zu seinem betrieb
JP2009059354A5 (ja)
WO2017052811A3 (en) Secure modular exponentiation processors, methods, systems, and instructions
GB2520862A (en) Instruction set for SKEIN256 SHA3 algorithm on a 128-bit processor
RU2014106624A (ru) Точная сигнализация исключения для архитектуры с множеством данных
WO2008142750A1 (ja) 演算ユニット、プロセッサ及びプロセッサアーキテクチャ
JP2011028543A5 (ja) 情報処理システム
JP2014049891A5 (ja)