JPH06181248A - Ｉｃ回路検査方法 - Google Patents
Ｉｃ回路検査方法Info
- Publication number
- JPH06181248A JPH06181248A JP4332667A JP33266792A JPH06181248A JP H06181248 A JPH06181248 A JP H06181248A JP 4332667 A JP4332667 A JP 4332667A JP 33266792 A JP33266792 A JP 33266792A JP H06181248 A JPH06181248 A JP H06181248A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- defective
- test
- wafer
- test result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 ウエハ状態でＩＣチップを複数回テストする
場合において、同時に複数個のＩＣチップをテストする
ときには、前工程での不良チップは、後工程でもテスト
する前に不良とする。 【構成】 ウエハ状態での複数のＩＣチップの検査にお
いて、前工程におけるテスト結果を記憶装置９に格納し
ておき、後工程で前記テスト結果を読み出し、前工程で
不良となったＩＣチップに対して、後工程でも不良とす
るＩＣ回路検査方法であって、各測定チップ毎にテスト
する信号を設け、前記信号に前工程でのテスト結果を出
力する機能を有し、前記機能により、前工程で不良のチ
ップは後工程でも不良にするものである。
場合において、同時に複数個のＩＣチップをテストする
ときには、前工程での不良チップは、後工程でもテスト
する前に不良とする。 【構成】 ウエハ状態での複数のＩＣチップの検査にお
いて、前工程におけるテスト結果を記憶装置９に格納し
ておき、後工程で前記テスト結果を読み出し、前工程で
不良となったＩＣチップに対して、後工程でも不良とす
るＩＣ回路検査方法であって、各測定チップ毎にテスト
する信号を設け、前記信号に前工程でのテスト結果を出
力する機能を有し、前記機能により、前工程で不良のチ
ップは後工程でも不良にするものである。
Description
【０００１】
【産業上の利用分野】本発明は、ウエハ状態でのＩＣチ
ップの検査方法に関し、特に、ＩＣチップの複数個同時
測定における複数工程のテストを行う場合の技術に適用
して有効な技術に関する。
ップの検査方法に関し、特に、ＩＣチップの複数個同時
測定における複数工程のテストを行う場合の技術に適用
して有効な技術に関する。
【０００２】
【従来の技術】たとえば、同一ウエハを複数回テストす
る場合は、前工程のテストで不良のチップは、後工程の
テストでも、不良にする必要があり、従来は、前工程の
テストで不良チップは、そのチップにレーザー照射を行
うことにより、そのチップのＩＣ回路機能を物理的に破
壊していた。
る場合は、前工程のテストで不良のチップは、後工程の
テストでも、不良にする必要があり、従来は、前工程の
テストで不良チップは、そのチップにレーザー照射を行
うことにより、そのチップのＩＣ回路機能を物理的に破
壊していた。
【０００３】また、ＩＣチップを物理的に破壊しない方
法として、テスト結果を記憶装置内に格納し、後工程の
テスト時に前記テスト結果を読み出し、プローバとテス
タの有する通信機能を使って情報伝達を行っていた。
法として、テスト結果を記憶装置内に格納し、後工程の
テスト時に前記テスト結果を読み出し、プローバとテス
タの有する通信機能を使って情報伝達を行っていた。
【０００４】そして、１個のＩＣチップのみの測定の場
合には、前工程で不良のＩＣチップについては、後工程
でも不良にするために、プローブ針にウエハを接触させ
ないでテストすることにより、不良としていた。
合には、前工程で不良のＩＣチップについては、後工程
でも不良にするために、プローブ針にウエハを接触させ
ないでテストすることにより、不良としていた。
【０００５】
【発明が解決しようとする課題】ところが、従来のよう
な技術においては、ＩＣチップの複数個同時測定の場合
には、同時測定チップ内に１個以上の前工程での不良チ
ップがあれば、前記不良チップに対して、物理的な破壊
をしなければならないという欠点がある。
な技術においては、ＩＣチップの複数個同時測定の場合
には、同時測定チップ内に１個以上の前工程での不良チ
ップがあれば、前記不良チップに対して、物理的な破壊
をしなければならないという欠点がある。
【０００６】また、ＩＣチップの複数個同時測定におい
ては、前記従来技術の方法では、別のテスタとプローバ
間の通信機能（たとえば、ＲＳ−２３２Ｃのシリアル通
信機能）が必要となってくるという欠点もある。
ては、前記従来技術の方法では、別のテスタとプローバ
間の通信機能（たとえば、ＲＳ−２３２Ｃのシリアル通
信機能）が必要となってくるという欠点もある。
【０００７】そこで、本発明の目的は、テスタ側には通
信機能を必要とせず、各測定チップに１本ずつテストす
る信号を増やし、プローバが前工程でのテスト結果をこ
の増設したテスト信号に出力することにより、テスタは
前工程での不良チップを後工程でも不良とすることが可
能な方法を提供することにある。
信機能を必要とせず、各測定チップに１本ずつテストす
る信号を増やし、プローバが前工程でのテスト結果をこ
の増設したテスト信号に出力することにより、テスタは
前工程での不良チップを後工程でも不良とすることが可
能な方法を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明のＩＣ回路検査方法は、
ウエハ状態でのＩＣチップのテストを複数工程行う場合
に、テストしようとするウエハの各ＩＣチップに対する
前工程でのテスト結果を記憶し、今回の測定チップに対
する前工程により記憶したテスト結果をテスタに出力
し、このテスト結果を確認することにより、前工程のテ
ストでの不良チップを後工程でも不良とするＩＣ回路検
査方法であって、各測定チップ毎にテストする信号を設
け、前記信号に前工程でのテスト結果を出力する機能を
有し、前記機能により、前工程で不良のチップは後工程
でも不良にするものである。
ウエハ状態でのＩＣチップのテストを複数工程行う場合
に、テストしようとするウエハの各ＩＣチップに対する
前工程でのテスト結果を記憶し、今回の測定チップに対
する前工程により記憶したテスト結果をテスタに出力
し、このテスト結果を確認することにより、前工程のテ
ストでの不良チップを後工程でも不良とするＩＣ回路検
査方法であって、各測定チップ毎にテストする信号を設
け、前記信号に前工程でのテスト結果を出力する機能を
有し、前記機能により、前工程で不良のチップは後工程
でも不良にするものである。
【００１１】
【作用】前記したウエハ状態のＩＣ回路検査方法によれ
ば、各測定チップ毎にテストする信号を増やし、前記信
号に前工程でのテスト結果を出力することで、前工程で
不良となったチップに対して、後工程でも不良とし、後
工程でのテストを省略することができる。
ば、各測定チップ毎にテストする信号を増やし、前記信
号に前工程でのテスト結果を出力することで、前工程で
不良となったチップに対して、後工程でも不良とし、後
工程でのテストを省略することができる。
【００１２】また、前工程で不良となったＩＣチップに
対して、以降のテストができないように物理的な破壊な
どをする必要がなくなる。
対して、以降のテストができないように物理的な破壊な
どをする必要がなくなる。
【００１３】さらに、テスタとプローバとの間で、ＩＣ
チップが不良かそうでないかの情報のやりとりを行うた
めの通信機能を持つ必要がなくなる。
チップが不良かそうでないかの情報のやりとりを行うた
めの通信機能を持つ必要がなくなる。
【００１４】これにより、前工程で不良となったＩＣチ
ップを後工程でテストする必要がなくなり、テスト効率
を上げることができる。
ップを後工程でテストする必要がなくなり、テスト効率
を上げることができる。
【００１５】
【実施例】図１は、本発明の一実施例であるＩＣ回路検
査方法を実施する装置の一例を示す概略説明図、図２
は、本実施例のＩＣ回路検査方法の動作フローを示すフ
ローチャート図である。
査方法を実施する装置の一例を示す概略説明図、図２
は、本実施例のＩＣ回路検査方法の動作フローを示すフ
ローチャート図である。
【００１６】まず、図１により本実施例のＩＣ回路検査
方法の構成を説明する。
方法の構成を説明する。
【００１７】本実施例のＩＣ回路検査方法は、たとえば
同一ウエハを複数工程テストする場合に前工程でのテス
ト結果を記憶装置から読み出すことにより、テストしよ
うとするウエハの前工程でのテスト結果が不良となった
ＩＣチップに対して、後工程でも不良とするＩＣ回路検
査方法とされている。
同一ウエハを複数工程テストする場合に前工程でのテス
ト結果を記憶装置から読み出すことにより、テストしよ
うとするウエハの前工程でのテスト結果が不良となった
ＩＣチップに対して、後工程でも不良とするＩＣ回路検
査方法とされている。
【００１８】このＩＣ回路検査方法は、前工程で不良と
なったＩＣチップに対して、その不良となったＩＣチッ
プを記憶する機能と後工程で前記記憶内容を読み出す機
能を備え、各ＩＣチップの回路測定を行うテスタ１と、
テスタ１に付属するテストヘッド２と、プローバ８から
の前工程のテスト結果を受け取るパフォーマンスボード
３と、ピンリング４と、プローブカード５と、プローブ
針５ａと、ウエハ６と、ウエハチャック７と、記憶装置
９から前工程のテスト結果を読み出すプローバ８と、前
工程のテスト結果を記憶している記憶装置９とで構成さ
れている。
なったＩＣチップに対して、その不良となったＩＣチッ
プを記憶する機能と後工程で前記記憶内容を読み出す機
能を備え、各ＩＣチップの回路測定を行うテスタ１と、
テスタ１に付属するテストヘッド２と、プローバ８から
の前工程のテスト結果を受け取るパフォーマンスボード
３と、ピンリング４と、プローブカード５と、プローブ
針５ａと、ウエハ６と、ウエハチャック７と、記憶装置
９から前工程のテスト結果を読み出すプローバ８と、前
工程のテスト結果を記憶している記憶装置９とで構成さ
れている。
【００１９】そして、テスタ１は、ウエハ６内の各ＩＣ
チップに対して、良品か不良品かの判定を行うための診
断プログラムを備え、前記ＩＣチップが前工程で不良品
の場合は後工程でも不良とする。
チップに対して、良品か不良品かの判定を行うための診
断プログラムを備え、前記ＩＣチップが前工程で不良品
の場合は後工程でも不良とする。
【００２０】また、プローブカード５は、プリント基板
にプローブ針５ａをチップの電極に当てることができる
ように配置したものであり、そして、ウエハチャック７
はウエハ６をのせるためのものである。
にプローブ針５ａをチップの電極に当てることができる
ように配置したものであり、そして、ウエハチャック７
はウエハ６をのせるためのものである。
【００２１】そして、プローバ８は、記憶装置９および
ウエハチャック７に接続され、ＩＣチップの前工程のテ
スト結果を記憶装置９から読み出し、テスタ１のパフォ
ーマンスボード３に出力する。
ウエハチャック７に接続され、ＩＣチップの前工程のテ
スト結果を記憶装置９から読み出し、テスタ１のパフォ
ーマンスボード３に出力する。
【００２２】次に、本実施例のＩＣ回路検査方法の作用
について、図２の動作フローを参考にしながら説明す
る。
について、図２の動作フローを参考にしながら説明す
る。
【００２３】まず、ステップ１０では、測定対象である
ウエハ６に対して、最初のテスト工程を行う。
ウエハ６に対して、最初のテスト工程を行う。
【００２４】次に、ステップ２０では、最初のテスト工
程のテスト結果をプローバ８に接続されている記憶装置
９に格納する。
程のテスト結果をプローバ８に接続されている記憶装置
９に格納する。
【００２５】そして、ステップ３０では、次のテスト工
程におけるテストパターンなどの準備を行う。
程におけるテストパターンなどの準備を行う。
【００２６】そこで、ステップ４０では、プローバ８
は、記憶装置９よりウエハ６内の各ＩＣチップの前工程
におけるテスト結果のデータすべてを読み出す。
は、記憶装置９よりウエハ６内の各ＩＣチップの前工程
におけるテスト結果のデータすべてを読み出す。
【００２７】次に、ステップ５０では、テストしようと
するウエハ６の測定対象チップのテスト結果をリレー、
またはフォトカプラ等の電気的にアイソレーションされ
た信号伝達素子を駆動するための信号として、信号ケー
ブル１１を通してテスタ１のパフォーマンスボード３に
出力する。
するウエハ６の測定対象チップのテスト結果をリレー、
またはフォトカプラ等の電気的にアイソレーションされ
た信号伝達素子を駆動するための信号として、信号ケー
ブル１１を通してテスタ１のパフォーマンスボード３に
出力する。
【００２８】その後、プローバ８は、テスタ１にテスト
スタートを出力する。
スタートを出力する。
【００２９】そして、テストスタートを検知したテスタ
１は、測定対象であるウエハ６のテストを行う前に、パ
フォーマンスボード３を経由してテスタピンに入力され
る各測定チップの前工程のテスト結果を、診断プログラ
ムを用いて、信号伝達素子のオン／オフ状態で不良品か
どうか判定する。
１は、測定対象であるウエハ６のテストを行う前に、パ
フォーマンスボード３を経由してテスタピンに入力され
る各測定チップの前工程のテスト結果を、診断プログラ
ムを用いて、信号伝達素子のオン／オフ状態で不良品か
どうか判定する。
【００３０】次に、ステップ６０では、ウエハ６内の全
ＩＣチップに対する今回のテスト結果、つまり良品か不
良品かのデータを記憶装置９に格納する。
ＩＣチップに対する今回のテスト結果、つまり良品か不
良品かのデータを記憶装置９に格納する。
【００３１】そして、ステップ７０では、全工程終了か
どうか判断し、終了しているならば、テストをすべて終
了し、そうでないならば、ステップ３０の次の工程のテ
スト準備をする。
どうか判断し、終了しているならば、テストをすべて終
了し、そうでないならば、ステップ３０の次の工程のテ
スト準備をする。
【００３２】このようにして、測定チップに対して、前
工程でのテスト結果の情報を後工程で認識し、不良品を
容易に判別することにより、ＩＣチップの検査効率を上
げることができる。
工程でのテスト結果の情報を後工程で認識し、不良品を
容易に判別することにより、ＩＣチップの検査効率を上
げることができる。
【００３３】従って、本実施例のＩＣ回路検査方法によ
れば、前工程で不良になったウエハ６上のＩＣチップに
対して、物理的な加工もしくは、特別な通信機能を用い
ることなく、記憶装置９に前工程でのテスト結果を記憶
し、後工程で前記情報を読み出し、不良品の判定を行う
ことで、後工程でも前記チップを不良とすることができ
る。
れば、前工程で不良になったウエハ６上のＩＣチップに
対して、物理的な加工もしくは、特別な通信機能を用い
ることなく、記憶装置９に前工程でのテスト結果を記憶
し、後工程で前記情報を読み出し、不良品の判定を行う
ことで、後工程でも前記チップを不良とすることができ
る。
【００３４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３５】たとえば、本実施例のＩＣ回路検査方法に
ついては、プローバ８からの前工程のテスト結果を直接
パフォーマンスボード３に接続する方法について説明し
たが、本発明は前記実施例に限定されるものではなく、
図３に示すように、パフォーマンスボード３に接続され
るピンリング４に接続し、前工程のテスト結果をピンリ
ング４を通してテスタ１に出力することもできる。
ついては、プローバ８からの前工程のテスト結果を直接
パフォーマンスボード３に接続する方法について説明し
たが、本発明は前記実施例に限定されるものではなく、
図３に示すように、パフォーマンスボード３に接続され
るピンリング４に接続し、前工程のテスト結果をピンリ
ング４を通してテスタ１に出力することもできる。
【００３６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３７】すなわち、ウエハに物理的な加工をせず
に、前工程での不良チップは、後工程でもテストを行う
前に不良とすることが可能であり、全工程におけるテス
ト効率も飛躍的に向上する。
に、前工程での不良チップは、後工程でもテストを行う
前に不良とすることが可能であり、全工程におけるテス
ト効率も飛躍的に向上する。
【００３８】また、不良チップに対して、物理的な加工
が不要のため、再度前工程のテストを行うことが可能と
なる。
が不要のため、再度前工程のテストを行うことが可能と
なる。
【００３９】さらに、テストに特別な通信機能を付加す
る必要がなく、ウエハ状態でのＩＣチップの複数個同時
測定が可能である。
る必要がなく、ウエハ状態でのＩＣチップの複数個同時
測定が可能である。
【００４０】この結果、全工程でのテストを不良判定な
く通過したＩＣチップのみ良品となり、前記ＩＣチップ
の品質向上ができる。
く通過したＩＣチップのみ良品となり、前記ＩＣチップ
の品質向上ができる。
【図１】本発明の一実施例であるＩＣ回路検査方法を実
施する装置の一例を示す概略説明図である。
施する装置の一例を示す概略説明図である。
【図２】本発明の一実施例であるＩＣ回路検査方法の動
作フローを示すフローチャート図である。
作フローを示すフローチャート図である。
【図３】本発明のＩＣ回路検査方法を実施する装置のそ
の他の例を示す概略説明図である。
の他の例を示す概略説明図である。
１ テスタ ２ テストヘッド ３ パフォーマンスボード ４ ピンリング ５ プローブカード ５ａ プローブ針 ６ ウエハ ７ ウエハチャック ８ プローバ ９ 記憶装置 １１ 信号ケーブル
Claims (2)
- 【請求項１】 ウエハ状態でのＩＣチップのテストを複
数工程行う場合に、テストしようとするウエハの各ＩＣ
チップに対する前工程でのテスト結果を記憶し、今回の
測定チップに対する前工程により記憶したテスト結果を
テスタに出力し、このテスト結果を確認することによ
り、前工程のテストでの不良チップを後工程でも不良と
するＩＣ回路検査方法であって、各測定チップ毎にテス
トする信号を設け、前記信号に前工程でのテスト結果を
出力する機能を有し、前記機能により、前工程で不良の
チップは後工程でも不良にすることを特徴とするＩＣ回
路検査方法。 - 【請求項２】 前記前工程でのテスト結果をピンリング
を通して、前記テスタに出力することを特徴とする請求
項１記載のＩＣ回路検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4332667A JPH06181248A (ja) | 1992-12-14 | 1992-12-14 | Ｉｃ回路検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4332667A JPH06181248A (ja) | 1992-12-14 | 1992-12-14 | Ｉｃ回路検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181248A true JPH06181248A (ja) | 1994-06-28 |
Family
ID=18257532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4332667A Pending JPH06181248A (ja) | 1992-12-14 | 1992-12-14 | Ｉｃ回路検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347765B1 (ko) * | 2000-10-18 | 2002-08-09 | 삼성전자 주식회사 | 웨이퍼의 전기적 특성을 검사하는 방법 및 장치 |
| JP2008270523A (ja) * | 2007-04-20 | 2008-11-06 | Fujitsu Microelectronics Ltd | 多工程試験方法及び多工程試験装置 |
-
1992
- 1992-12-14 JP JP4332667A patent/JPH06181248A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347765B1 (ko) * | 2000-10-18 | 2002-08-09 | 삼성전자 주식회사 | 웨이퍼의 전기적 특성을 검사하는 방법 및 장치 |
| US6600329B2 (en) | 2000-10-18 | 2003-07-29 | Samsung Electronics Co., Ltd. | Method for inspecting electrical properties of a wafer and apparatus therefor |
| JP2008270523A (ja) * | 2007-04-20 | 2008-11-06 | Fujitsu Microelectronics Ltd | 多工程試験方法及び多工程試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272712B1 (ko) | 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치 | |
| US7114110B2 (en) | Semiconductor device, and the method of testing or making of the semiconductor device | |
| US6058255A (en) | JTAG instruction decode test register and method | |
| US6064220A (en) | Semiconductor integrated circuit failure analysis using magnetic imaging | |
| JPH06181248A (ja) | Ｉｃ回路検査方法 | |
| US6262586B1 (en) | Probing method and apparatus utilizing an optimal probing mode | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 | |
| JPH0794559A (ja) | プローバ | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| KR100701374B1 (ko) | 반도체 소자의 아이디디큐 불량분석 방법 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPH11260869A (ja) | プローブカードによる多ピンデバイスの検査装置 | |
| KR100723471B1 (ko) | 반도체 테스트 시스템 | |
| JP2003329731A (ja) | 半導体試験装置および方法 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JP2011227014A (ja) | プリント基板テスト装置 | |
| KR20020087303A (ko) | 반도체 웨이퍼를 테스트하기 위한 프루브 카드를테스트하는 방법 | |
| JPH0574885A (ja) | ウエーハプロービング装置 |