JPH11243124A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPH11243124A JPH11243124A JP4237598A JP4237598A JPH11243124A JP H11243124 A JPH11243124 A JP H11243124A JP 4237598 A JP4237598 A JP 4237598A JP 4237598 A JP4237598 A JP 4237598A JP H11243124 A JPH11243124 A JP H11243124A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- fuse
- semiconductor chip
- test
- signature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ウエハ段階における半導体チップの試験時間
を短縮する。 【解決手段】 プリテスト工程でウエハ内の半導体チッ
プがリペアにて対応可能か否かを判断し、リペア工程で
リペア可能な半導体チップのシグナチャーフューズを溶
断すると共に、リペアを使用しても良品とならない半導
体チップには前記シグナチャーフューズ群内から割り当
てられたある特定の不良識別用シグナチャーフューズを
溶断して不良であることを半導体チップ内に記憶させ
る。そして、シグナチャーフューズ判定工程で前記リペ
ア工程によるシグナチャーフューズの使用状況を識別し
て前記不良識別用シグナチャーフューズが溶断された半
導体チップは不良と判定し、以降のメインテスト工程を
中止し、前記不良と判定されなかった半導体チップにつ
いてのみメインテストを行うものである。
を短縮する。 【解決手段】 プリテスト工程でウエハ内の半導体チッ
プがリペアにて対応可能か否かを判断し、リペア工程で
リペア可能な半導体チップのシグナチャーフューズを溶
断すると共に、リペアを使用しても良品とならない半導
体チップには前記シグナチャーフューズ群内から割り当
てられたある特定の不良識別用シグナチャーフューズを
溶断して不良であることを半導体チップ内に記憶させ
る。そして、シグナチャーフューズ判定工程で前記リペ
ア工程によるシグナチャーフューズの使用状況を識別し
て前記不良識別用シグナチャーフューズが溶断された半
導体チップは不良と判定し、以降のメインテスト工程を
中止し、前記不良と判定されなかった半導体チップにつ
いてのみメインテストを行うものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の試験方
法に関し、さらに詳しくいえば、冗長回路を有する半導
体装置のウエハ段階での動作試験の時間短縮を図る技術
に関する。
法に関し、さらに詳しくいえば、冗長回路を有する半導
体装置のウエハ段階での動作試験の時間短縮を図る技術
に関する。
【０００２】
【従来の技術】半導体装置の歩留りを上げるために冗長
回路による不良救済技術が従来から使われている。この
場合、半導体チップがこの冗長回路により救済されたも
のであるか否かは半導体チップ外部からは判断できな
い。これを判別できるようにするため従来からシグナチ
ャーフューズが用いられてきた。
回路による不良救済技術が従来から使われている。この
場合、半導体チップがこの冗長回路により救済されたも
のであるか否かは半導体チップ外部からは判断できな
い。これを判別できるようにするため従来からシグナチ
ャーフューズが用いられてきた。
【０００３】このシグナチャーフューズは、１つのメモ
リセルに何個か設けられている。その使用状態の一例を
図３に示す。この場合、図３に示すように、専用の電極
パッド１に、抵抗群２を介して一端が接続され、他端が
電源電圧ＶCCに接続されている。メモリセルにおいて冗
長回路を用いていない場合には、シグナチャーフューズ
３は切断されない。このため、パッド１に高電圧を印加
すると、抵抗群２からシグナチャーフューズ３に電流が
流れる。また、冗長回路を用いた場合には、シグナチャ
ーフューズ３は溶断されるので、パッド１に高電圧を印
加しても、電流は流れない。このように、高電圧をパッ
ド１に印加したときに電流が流れるか否かで冗長回路が
使用されているか否かが判別される。尚、このようなシ
グナチャーフューズの使用例としては、例えば特開平４
−７４３９９号公報等がある。
リセルに何個か設けられている。その使用状態の一例を
図３に示す。この場合、図３に示すように、専用の電極
パッド１に、抵抗群２を介して一端が接続され、他端が
電源電圧ＶCCに接続されている。メモリセルにおいて冗
長回路を用いていない場合には、シグナチャーフューズ
３は切断されない。このため、パッド１に高電圧を印加
すると、抵抗群２からシグナチャーフューズ３に電流が
流れる。また、冗長回路を用いた場合には、シグナチャ
ーフューズ３は溶断されるので、パッド１に高電圧を印
加しても、電流は流れない。このように、高電圧をパッ
ド１に印加したときに電流が流れるか否かで冗長回路が
使用されているか否かが判別される。尚、このようなシ
グナチャーフューズの使用例としては、例えば特開平４
−７４３９９号公報等がある。
【０００４】引き続いて、従来の半導体装置の試験方法
について図面を参照しながら説明する。従来のウエハ段
階での半導体装置の良否の検査は、図２に示すように、
先ず図２のステップＰ１でプリテスト工程を行う。この
プリテスト工程では、半導体チップの良品（冗長回路を
使用しなくても良いもの、あるいは冗長回路を使用すれ
ば良品となるもの）、不良（冗長回路を使用しても良品
とならないもの、あるいはその他、断線とかショート
等）を判断するためのテストであり、主にリペアにて対
応できるか否かを判断していた。
について図面を参照しながら説明する。従来のウエハ段
階での半導体装置の良否の検査は、図２に示すように、
先ず図２のステップＰ１でプリテスト工程を行う。この
プリテスト工程では、半導体チップの良品（冗長回路を
使用しなくても良いもの、あるいは冗長回路を使用すれ
ば良品となるもの）、不良（冗長回路を使用しても良品
とならないもの、あるいはその他、断線とかショート
等）を判断するためのテストであり、主にリペアにて対
応できるか否かを判断していた。
【０００５】次に、図２のステップＰ２でリペア工程を
行う。このリペア工程は、前記プリテスト工程において
リペアにて対応できる半導体チップのみ前記フューズを
溶断する。引き続くステップＰ３，Ｐ４はメインテスト
と呼ばれるものであって、図２のステップＰ３で本格的
なファンクションテストを行う。このファンクションテ
ストは、断線の有無を調べるテスト、ショートの有無を
調べるテスト，そして実際に誤動作無く動作するかを確
認するファンクションテストを含み、これに要する時間
は１つの半導体チップについて１〜２秒程度かかる。そ
の後、ステップＰ４で詳細測定が行われる。
行う。このリペア工程は、前記プリテスト工程において
リペアにて対応できる半導体チップのみ前記フューズを
溶断する。引き続くステップＰ３，Ｐ４はメインテスト
と呼ばれるものであって、図２のステップＰ３で本格的
なファンクションテストを行う。このファンクションテ
ストは、断線の有無を調べるテスト、ショートの有無を
調べるテスト，そして実際に誤動作無く動作するかを確
認するファンクションテストを含み、これに要する時間
は１つの半導体チップについて１〜２秒程度かかる。そ
の後、ステップＰ４で詳細測定が行われる。
【０００６】
【発明が解決しようとする課題】上記従来の半導体装置
の試験方法によれば、プリテストの段階では、冗長回路
を使用すればリペアできるか否かが判断され、リペア工
程でリペアできる半導体チップのみフューズを溶断して
いる。そして、ウエハ内のすべての半導体チップに対し
て次のステップであるステップＰ３のファンクションテ
ストが行われる。
の試験方法によれば、プリテストの段階では、冗長回路
を使用すればリペアできるか否かが判断され、リペア工
程でリペアできる半導体チップのみフューズを溶断して
いる。そして、ウエハ内のすべての半導体チップに対し
て次のステップであるステップＰ３のファンクションテ
ストが行われる。
【０００７】即ち、仮にプリテストの時点で不良である
ということがわかっていたとしても、従来の試験方法で
は、このチップが不良であると識別する手段がなかった
ので、元々不良品であるものについてまでファンクショ
ンテストにかけていたことになる。上記従来の試験方法
では、プリテスト工程を通過した元々の不良品がファン
クションテストによって再び不良と判断されるので、こ
の不良品をテストすることで無駄な時間が費やされ、全
体の試験時間が長くなってしまうという問題があった。
今後のウエハ径の増大に伴なって半導体チップ数が増大
することで、１ウエハに要する試験時間が長くなってし
まう傾向にある。
ということがわかっていたとしても、従来の試験方法で
は、このチップが不良であると識別する手段がなかった
ので、元々不良品であるものについてまでファンクショ
ンテストにかけていたことになる。上記従来の試験方法
では、プリテスト工程を通過した元々の不良品がファン
クションテストによって再び不良と判断されるので、こ
の不良品をテストすることで無駄な時間が費やされ、全
体の試験時間が長くなってしまうという問題があった。
今後のウエハ径の増大に伴なって半導体チップ数が増大
することで、１ウエハに要する試験時間が長くなってし
まう傾向にある。
【０００８】従って、本発明ではウエハ段階における半
導体チップの試験時間の短縮化を可能とする半導体チッ
プの試験方法を提供することを目的とする。
導体チップの試験時間の短縮化を可能とする半導体チッ
プの試験方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み為されたもので、冗長回路を有し、該冗長回路を
使用するか否かをフューズを溶断するか否かで設定可能
なシグナチャーフューズを有する半導体装置の試験方法
において、プリテスト工程でウエハ内の半導体チップが
リペアにて対応可能か否かを判断した後、リペア工程で
リペア可能な半導体チップのシグナチャーフューズを溶
断すると共に、リペアを使用しても良品とならない半導
体チップには前記シグナチャーフューズ群内から割り当
てられたある特定の不良識別用シグナチャーフューズを
溶断して不良であることを半導体チップ内に記憶させ
る。そして、シグナチャーフューズ判定工程で前記リペ
ア工程によるシグナチャーフューズの使用状況を識別し
て前記不良識別用シグナチャーフューズが溶断された半
導体チップは不良と判定し、以降のメインテスト工程を
中止し、前記不良と判定されなかった半導体チップにつ
いてのみメインテストを行うものである。
に鑑み為されたもので、冗長回路を有し、該冗長回路を
使用するか否かをフューズを溶断するか否かで設定可能
なシグナチャーフューズを有する半導体装置の試験方法
において、プリテスト工程でウエハ内の半導体チップが
リペアにて対応可能か否かを判断した後、リペア工程で
リペア可能な半導体チップのシグナチャーフューズを溶
断すると共に、リペアを使用しても良品とならない半導
体チップには前記シグナチャーフューズ群内から割り当
てられたある特定の不良識別用シグナチャーフューズを
溶断して不良であることを半導体チップ内に記憶させ
る。そして、シグナチャーフューズ判定工程で前記リペ
ア工程によるシグナチャーフューズの使用状況を識別し
て前記不良識別用シグナチャーフューズが溶断された半
導体チップは不良と判定し、以降のメインテスト工程を
中止し、前記不良と判定されなかった半導体チップにつ
いてのみメインテストを行うものである。
【００１０】
【発明の実施の形態】以下で、本発明の実施形態に係る
半導体装置の試験方法について図面を参照しながら説明
する。図１は、本発明の実施形態に係る半導体装置の試
験方法について説明するフローチャートである。通常の
半導体チップ、特にＤＲＡＭ等の半導体メモリにおいて
は、上述の通り、冗長回路の使用状況を示すシグナチャ
ーフューズというフューズが複数設けられているが、こ
れは複数設けられているので、そのうちの一つをプリテ
スト工程時に不良であると判断した半導体チップである
旨を識別するための不良識別用シグナチャーフューズと
して予め割り当てておく。
半導体装置の試験方法について図面を参照しながら説明
する。図１は、本発明の実施形態に係る半導体装置の試
験方法について説明するフローチャートである。通常の
半導体チップ、特にＤＲＡＭ等の半導体メモリにおいて
は、上述の通り、冗長回路の使用状況を示すシグナチャ
ーフューズというフューズが複数設けられているが、こ
れは複数設けられているので、そのうちの一つをプリテ
スト工程時に不良であると判断した半導体チップである
旨を識別するための不良識別用シグナチャーフューズと
して予め割り当てておく。
【００１１】本実施形態における半導体装置の試験方法
によれば、先ず図１のステップＰ１１でプリテスト工程
を行う。このプリテスト工程では、半導体チップの良品
（冗長回路を使用しなくても良いもの、あるいは冗長回
路を使用すれば良品となるもの）、不良（冗長回路を使
用しても良品とならないもの、あるいはその他、断線と
かショート等）を判断するためのテストであり、主にリ
ペアにて対応できるか否かを判断する。
によれば、先ず図１のステップＰ１１でプリテスト工程
を行う。このプリテスト工程では、半導体チップの良品
（冗長回路を使用しなくても良いもの、あるいは冗長回
路を使用すれば良品となるもの）、不良（冗長回路を使
用しても良品とならないもの、あるいはその他、断線と
かショート等）を判断するためのテストであり、主にリ
ペアにて対応できるか否かを判断する。
【００１２】次に、図１のステップＰ１２でリペア工程
を行う。このリペア工程は、前記プリテスト工程におい
てリペアにて対応できる半導体チップのみシグナチャー
フューズを切断して、このメモリセルでの冗長回路の使
用状況を判断可能にすると共に、前記プリテスト工程で
不良品であると判断されたものについてはプリテスト工
程において不良であると判断した半導体チップを識別す
るために割り当てられた前記不良識別用シグナチャーフ
ューズを溶断する。
を行う。このリペア工程は、前記プリテスト工程におい
てリペアにて対応できる半導体チップのみシグナチャー
フューズを切断して、このメモリセルでの冗長回路の使
用状況を判断可能にすると共に、前記プリテスト工程で
不良品であると判断されたものについてはプリテスト工
程において不良であると判断した半導体チップを識別す
るために割り当てられた前記不良識別用シグナチャーフ
ューズを溶断する。
【００１３】次に、図１のステップＰ１３でシグナチャ
ーフューズ判定工程を行う。このシグナチャーフューズ
判定工程は、前記リペア工程において不良識別用シグナ
チャーフューズが溶断されたものは不良と判定して試験
を終了し、それ以降のメインテストを行わない。続い
て、メインテストのファンクションテストを図１のステ
ップＰ１４で行う。このときには、ステップＰ１３によ
って不良だと判定され、溶断された不良識別用シグナチ
ャーフューズを有する半導体チップに対してはファンク
ションテストを行わず、溶断されていないシグナチャー
フューズを有する半導体チップについてのみファンクシ
ョンテストを行う。このファンクションテストは、断線
の有無を調べるテスト、ショートの有無を調べるテス
ト，そして実際に誤動作無く動作するかを確認するファ
ンクションテストを含み、このテストで、さらに良品と
不良品とが選別される。その後、ステップＰ１５で詳細
測定を行う。
ーフューズ判定工程を行う。このシグナチャーフューズ
判定工程は、前記リペア工程において不良識別用シグナ
チャーフューズが溶断されたものは不良と判定して試験
を終了し、それ以降のメインテストを行わない。続い
て、メインテストのファンクションテストを図１のステ
ップＰ１４で行う。このときには、ステップＰ１３によ
って不良だと判定され、溶断された不良識別用シグナチ
ャーフューズを有する半導体チップに対してはファンク
ションテストを行わず、溶断されていないシグナチャー
フューズを有する半導体チップについてのみファンクシ
ョンテストを行う。このファンクションテストは、断線
の有無を調べるテスト、ショートの有無を調べるテス
ト，そして実際に誤動作無く動作するかを確認するファ
ンクションテストを含み、このテストで、さらに良品と
不良品とが選別される。その後、ステップＰ１５で詳細
測定を行う。
【００１４】以上、説明したように本発明ではプリテス
ト工程において不良であると判断された半導体チップを
不良識別用シグナチャーフューズを溶断することで、メ
インテスト工程に入る前に当該不良識別用シグナチャー
フューズの溶断状況を判定して、不良識別用シグナチャ
ーフューズの溶断されている半導体チップに対しては以
降のメインテストを行わないようにすることで、全体の
試験時間の短縮化が図れる。
ト工程において不良であると判断された半導体チップを
不良識別用シグナチャーフューズを溶断することで、メ
インテスト工程に入る前に当該不良識別用シグナチャー
フューズの溶断状況を判定して、不良識別用シグナチャ
ーフューズの溶断されている半導体チップに対しては以
降のメインテストを行わないようにすることで、全体の
試験時間の短縮化が図れる。
【００１５】尚、プリテストにおけるストレス不良品も
前記不良識別用シグナチャーフューズを溶断しておくこ
とにより、再測定すると良品となるような、不安定な半
導体チップを排除することができる。
前記不良識別用シグナチャーフューズを溶断しておくこ
とにより、再測定すると良品となるような、不安定な半
導体チップを排除することができる。
【００１６】
【発明の効果】以上説明したように、本発明に係る半導
体装置の試験方法によれば、プリテストの段階で不良で
あると判断された半導体チップを不良識別用シグナチャ
ーフューズを溶断することで、メインテスト工程に入る
前に当該不良識別用シグナチャーフューズの溶断状況を
判定して、不良識別用シグナチャーフューズの溶断され
た不良チップは、以降のメインテストから除外してテス
トすることができるので、もともと欠陥のある不良品に
対してもメインテストを行っていた従来と異なり、無駄
なテスト時間がなくなるので、試験に要するトータル時
間の短縮が可能になる。
体装置の試験方法によれば、プリテストの段階で不良で
あると判断された半導体チップを不良識別用シグナチャ
ーフューズを溶断することで、メインテスト工程に入る
前に当該不良識別用シグナチャーフューズの溶断状況を
判定して、不良識別用シグナチャーフューズの溶断され
た不良チップは、以降のメインテストから除外してテス
トすることができるので、もともと欠陥のある不良品に
対してもメインテストを行っていた従来と異なり、無駄
なテスト時間がなくなるので、試験に要するトータル時
間の短縮が可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の試験方法
を説明するフローチャートである。
を説明するフローチャートである。
【図２】従来の半導体装置の試験方法を説明するフロー
チャートである。
チャートである。
【図３】シグナチャーフューズを説明する図である。
Claims (2)
- 【請求項１】 冗長回路を有し、該冗長回路を使用する
か否かをフューズを溶断するか否かで設定可能なシグナ
チャーフューズを有する半導体装置の試験方法におい
て、 ウエハ内の半導体チップがリペアにて対応可能か否かを
判断するプリテスト工程と、 前記プリテスト工程によりリペア可能な半導体チップの
シグナチャーフューズを溶断すると共にリペアを使用し
ても良品とならない半導体チップは前記シグナチャーフ
ューズ群内から割り当てられたある特定の不良識別用シ
グナチャーフューズを溶断して不良であることを半導体
チップ内に記憶させるリペア工程と、 前記リペア工程によるシグナチャーフューズの使用状況
を識別して前記不良識別用シグナチャーフューズが溶断
された半導体チップは不良であると判定するシグナチャ
ーフューズ判定工程とを有することを特徴とする半導体
装置の試験方法。 - 【請求項２】 冗長回路を有し、該冗長回路を使用する
か否かをフューズを溶断するか否かで設定可能なシグナ
チャーフューズを有する半導体装置の試験方法におい
て、 ウエハ内の半導体チップがリペアにて対応可能か否かを
判断するプリテスト工程と、 前記プリテスト工程によりリペア可能な半導体チップの
シグナチャーフューズを溶断すると共にリペアを使用し
ても良品とならない半導体チップは前記シグナチャーフ
ューズ群内から割り当てられたある特定の不良識別用シ
グナチャーフューズを溶断して不良であることを半導体
チップ内に記憶させるリペア工程と、 前記リペア工程によるシグナチャーフューズの使用状況
を識別して前記不良識別用シグナチャーフューズが溶断
された半導体チップは不良であると判定するシグナチャ
ーフューズ判定工程と、 前記シグナチャーフューズ判定工程で不良であると判定
された半導体チップに対してはそれ以降のメインテスト
工程を中止し、不良と判定されなかった半導体チップに
ついてのみメインテストを行うメインテスト工程とを有
することを特徴とする半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237598A JPH11243124A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237598A JPH11243124A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243124A true JPH11243124A (ja) | 1999-09-07 |
Family
ID=12634314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237598A Pending JPH11243124A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393867B1 (ko) * | 1999-11-25 | 2003-08-06 | 엔이씨 일렉트로닉스 코포레이션 | 검사 및 수리 시스템, 제품 제조 시스템, 부재 검사 장치,데이터 처리 장치, 부재 수리 장치 및 정보 저장 매체 |
| CN100343855C (zh) * | 2002-05-15 | 2007-10-17 | 旺宏电子股份有限公司 | 维修决策方法与使用其的半导体元件电性测试系统 |
| US7698087B2 (en) | 2006-08-25 | 2010-04-13 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit and testing method of same |
-
1998
- 1998-02-24 JP JP4237598A patent/JPH11243124A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393867B1 (ko) * | 1999-11-25 | 2003-08-06 | 엔이씨 일렉트로닉스 코포레이션 | 검사 및 수리 시스템, 제품 제조 시스템, 부재 검사 장치,데이터 처리 장치, 부재 수리 장치 및 정보 저장 매체 |
| CN100343855C (zh) * | 2002-05-15 | 2007-10-17 | 旺宏电子股份有限公司 | 维修决策方法与使用其的半导体元件电性测试系统 |
| US7698087B2 (en) | 2006-08-25 | 2010-04-13 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit and testing method of same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US6365421B2 (en) | Method and apparatus for storage of test results within an integrated circuit | |
| US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
| US6367042B1 (en) | Testing methodology for embedded memories using built-in self repair and identification circuitry | |
| JP3705443B2 (ja) | 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| JPH10125742A (ja) | 半導体集積回路の良否判定方法及び半導体集積回路 | |
| JP2000156093A (ja) | 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 | |
| EP1393087A1 (en) | Method for measuring fuse resistance in a fuse array | |
| US5485105A (en) | Apparatus and method for programming field programmable arrays | |
| JPH11243124A (ja) | 半導体装置の試験方法 | |
| JPS6130044A (ja) | 半導体チツプの検査方法 | |
| US6344757B1 (en) | Circuit configuration for programming an electrically programmable element | |
| JPH0628291B2 (ja) | 冗長回路付半導体装置 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| US6917214B2 (en) | Method for testing a plurality of devices disposed on a wafer and connected by a common data line | |
| US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
| JP3496970B2 (ja) | 半導体装置 | |
| JP3844912B2 (ja) | 半導体記憶装置の試験方法及び試験装置と半導体記憶装置 | |
| KR0142366B1 (ko) | 메모리쎌 불량체크회로 및 그 테스트 방법 | |
| JPH0456241A (ja) | 半導体装置およびその検査方法 | |
| JPH1125688A (ja) | 半導体記憶装置 | |
| JPS59157900A (ja) | 冗長ビツト使用の検出回路を有するメモリ装置 | |
| JPH0730068A (ja) | 半導体記憶装置 |