JPH0456241A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法Info
- Publication number
- JPH0456241A JPH0456241A JP2167158A JP16715890A JPH0456241A JP H0456241 A JPH0456241 A JP H0456241A JP 2167158 A JP2167158 A JP 2167158A JP 16715890 A JP16715890 A JP 16715890A JP H0456241 A JPH0456241 A JP H0456241A
- Authority
- JP
- Japan
- Prior art keywords
- redundant circuit
- fuse
- probe
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000523 sample Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000012360 testing method Methods 0.000 claims description 35
- 238000007664 blowing Methods 0.000 claims description 6
- 230000002950 deficient Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は冗長回路を有する半導体装置およびその検査方
法に関する。
法に関する。
従来の技術
近年半導体メモリ装置の高集積化、高密度化が進み、そ
れに伴って冗長性が必要となり、冗長技術として多結晶
ポリシリコンを用いたヒユーズを電気的にあるいはレー
ザビームにより溶断するかしないかによって冗長回路の
使用の可否を決定する方式が一般に知られている。そし
て電気的にヒユーズを溶断する方式の場合はヒユーズに
溶断のための電流を流すための回路が必要となりチップ
面積の増大を招くため、チップ面積を小さくするにはレ
ーザビームによるヒユーズ溶断方式が有利となる。
れに伴って冗長性が必要となり、冗長技術として多結晶
ポリシリコンを用いたヒユーズを電気的にあるいはレー
ザビームにより溶断するかしないかによって冗長回路の
使用の可否を決定する方式が一般に知られている。そし
て電気的にヒユーズを溶断する方式の場合はヒユーズに
溶断のための電流を流すための回路が必要となりチップ
面積の増大を招くため、チップ面積を小さくするにはレ
ーザビームによるヒユーズ溶断方式が有利となる。
このヒユーズをレーザビームで溶断する方式の場合の検
査方法について説明する。前工程を終了したウェハは第
１回目のプローブ検査で、冗長回路を使わなくても良品
であるチップと、冗長回路を使うことによって良品とな
る可能性のあるチップと、冗長回路を使用しても良品と
なる可能性のないチップとに分類する。次に、冗長回路
を使うことによって良品となる可能性のあるチップの冗
長回路選択用ヒユーズをレーザビームを用いて溶断する
。その後、第２回目のプローブ検査を行ない、良品チッ
プと不良品チップの判定をする。
査方法について説明する。前工程を終了したウェハは第
１回目のプローブ検査で、冗長回路を使わなくても良品
であるチップと、冗長回路を使うことによって良品とな
る可能性のあるチップと、冗長回路を使用しても良品と
なる可能性のないチップとに分類する。次に、冗長回路
を使うことによって良品となる可能性のあるチップの冗
長回路選択用ヒユーズをレーザビームを用いて溶断する
。その後、第２回目のプローブ検査を行ない、良品チッ
プと不良品チップの判定をする。
発明が解決しようとする課題
しかし上述の従来例では、第２回目のプローブ検査にお
いても各不良チップが不良と判定されるまで検査を行な
うため検査時間が大変長くなるという欠点を有していた
。
いても各不良チップが不良と判定されるまで検査を行な
うため検査時間が大変長くなるという欠点を有していた
。
本発明は上記従来の問題点を解決するもので、プローブ
検査工程を短（することのできる半導体装置およびその
検査方法を提供することを目的とする。
検査工程を短（することのできる半導体装置およびその
検査方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置は、一端
がプローブ検査用パッドに接続され、他端が電源電位ま
たは接地電位に接続されているヒユーズ素子を設ける。
がプローブ検査用パッドに接続され、他端が電源電位ま
たは接地電位に接続されているヒユーズ素子を設ける。
また本発明の半導体装置の検査方法は、第１のプローブ
検査工程で冗長回路を使用しても良品となる可能性がな
いと分類されたチップ内に設けられた、一端がプローブ
検査用パッドに接続され他端が電源電位または接地電位
に接続されたヒユーズ素子をレーザビームによりヒユー
ズ素子を選択的に溶断する工程において溶断し、第２の
プローブ検査工程にて前記プローブ検査用パッドと電源
電位または接地電位との導通検査を行なう。
検査工程で冗長回路を使用しても良品となる可能性がな
いと分類されたチップ内に設けられた、一端がプローブ
検査用パッドに接続され他端が電源電位または接地電位
に接続されたヒユーズ素子をレーザビームによりヒユー
ズ素子を選択的に溶断する工程において溶断し、第２の
プローブ検査工程にて前記プローブ検査用パッドと電源
電位または接地電位との導通検査を行なう。
作用
このような構成によれば、第１のプローブ検査工程で冗
長回路を使用しても良品となる可能性がないと分類され
たチップをレーザビームによるヒユーズ溶断の後の第２
のプローブ検査工程で非常に簡単に検出することができ
るためプローブ検査工程の検査時間を大幅に短縮するこ
とができる。
長回路を使用しても良品となる可能性がないと分類され
たチップをレーザビームによるヒユーズ溶断の後の第２
のプローブ検査工程で非常に簡単に検出することができ
るためプローブ検査工程の検査時間を大幅に短縮するこ
とができる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の半導体装置の一実施例の回路図である
。第１図において１はプローブ検査用パッド、２はポリ
シリコンまたはポリサイドで構成されたヒユーズ素子で
あり、３は電源ノードである。ここでプローブ検査用パ
ッド１はワイヤーボンディングする必要がないのでポン
ディングパッドより小さい面積でよい。例えば通常ポン
ディングパッドは１００μｍ角の大きさが必要であるが
、プローブ検査用パッド１は５０〜６０μｍ角でも問題
はなく、さらに入力保護回路も必要としないのでチップ
面積の増大は非常に僅かである。
。第１図において１はプローブ検査用パッド、２はポリ
シリコンまたはポリサイドで構成されたヒユーズ素子で
あり、３は電源ノードである。ここでプローブ検査用パ
ッド１はワイヤーボンディングする必要がないのでポン
ディングパッドより小さい面積でよい。例えば通常ポン
ディングパッドは１００μｍ角の大きさが必要であるが
、プローブ検査用パッド１は５０〜６０μｍ角でも問題
はなく、さらに入力保護回路も必要としないのでチップ
面積の増大は非常に僅かである。
次に本発明の半導体装置の検査方法の一実施例について
説明する。前工程の終了したウェハは第１回目のプロー
ブ検査工程で、冗長回路を使わなくても良品であるチッ
プと、冗長回路を使うことによって良品となる可能性の
あるチップと、冗長回路を使用しても良品となる可能性
のないチップとに分類する。次に、冗長回路を使うこと
によって良品となる可能性のあるチップは冗長回路選択
用ヒユーズをレーザビームを用いて溶断する。冗長回路
を使用しても良品となる可能性のないチップはプローブ
検査用パッドと電源ノード間に設けられたヒユーズを溶
断する。その後、第２回目のプローブ検査を行なう。こ
の第２回目のプローブ検査ではまず最初にプローブ検査
用パッドが電源ノードと導通しているか検査する。そし
て非導通であれば僅か一回の導通検査で冗長回路を使用
しても良品となる可能性のないチップを不良品と判断で
きる。導通していれば通常の検査工程を経て、良品・不
良品の選別を行なう。
説明する。前工程の終了したウェハは第１回目のプロー
ブ検査工程で、冗長回路を使わなくても良品であるチッ
プと、冗長回路を使うことによって良品となる可能性の
あるチップと、冗長回路を使用しても良品となる可能性
のないチップとに分類する。次に、冗長回路を使うこと
によって良品となる可能性のあるチップは冗長回路選択
用ヒユーズをレーザビームを用いて溶断する。冗長回路
を使用しても良品となる可能性のないチップはプローブ
検査用パッドと電源ノード間に設けられたヒユーズを溶
断する。その後、第２回目のプローブ検査を行なう。こ
の第２回目のプローブ検査ではまず最初にプローブ検査
用パッドが電源ノードと導通しているか検査する。そし
て非導通であれば僅か一回の導通検査で冗長回路を使用
しても良品となる可能性のないチップを不良品と判断で
きる。導通していれば通常の検査工程を経て、良品・不
良品の選別を行なう。
このように第１回目のプローブ検査工程で冗長回路を使
用しても良品となる可能性のないチップであると分類さ
れたチップは第２回目のプローブ検査工程では非常に短
時間で不良品と判定できる。特にメガビット級の半導体
メモリ装置ではＤＣ検査で数秒、その後の機能検査では
３０秒から１分かかるが、本発明の半導体装置および検
査方法を用いれば冗長回路を使用しても良品となる可能
性のないチップは第２回目のプローブ検査工程では１秒
以内で不良品と判定できる。
用しても良品となる可能性のないチップであると分類さ
れたチップは第２回目のプローブ検査工程では非常に短
時間で不良品と判定できる。特にメガビット級の半導体
メモリ装置ではＤＣ検査で数秒、その後の機能検査では
３０秒から１分かかるが、本発明の半導体装置および検
査方法を用いれば冗長回路を使用しても良品となる可能
性のないチップは第２回目のプローブ検査工程では１秒
以内で不良品と判定できる。
またプローブ検査用パッドと電源ノーどの間に接続され
たヒユーズ素子を２組用意すれば、冗長回路を使用して
も良品となる可能性のないチップを認識するためのヒユ
ーズ１と冗長回路を使うことによって良品となる可能性
のあるチップを認識するためのヒユーズ２として使うこ
とができ、第２回目のプローブ検査ではまずヒユーズ１
の導通検査を行ない、続いてヒユーズ２の導通検査を行
なう。そしてヒユーズ１が導通状態であり、かつヒユー
ズ２が非導通状態であるチップ（即ち冗長回路を使うこ
とによって良品となる可能性のあるチップ）のみ通常の
検査工程を経て良品・不良品の判定を行なう。つまり冗
長回路を使わなくても良品であるチップはヒューズトヒ
ニーズ２共に導通状態であり僅か２回の導通検査゛で良
品と判定できるためさらに検査時間を短縮することがで
きる。
たヒユーズ素子を２組用意すれば、冗長回路を使用して
も良品となる可能性のないチップを認識するためのヒユ
ーズ１と冗長回路を使うことによって良品となる可能性
のあるチップを認識するためのヒユーズ２として使うこ
とができ、第２回目のプローブ検査ではまずヒユーズ１
の導通検査を行ない、続いてヒユーズ２の導通検査を行
なう。そしてヒユーズ１が導通状態であり、かつヒユー
ズ２が非導通状態であるチップ（即ち冗長回路を使うこ
とによって良品となる可能性のあるチップ）のみ通常の
検査工程を経て良品・不良品の判定を行なう。つまり冗
長回路を使わなくても良品であるチップはヒューズトヒ
ニーズ２共に導通状態であり僅か２回の導通検査゛で良
品と判定できるためさらに検査時間を短縮することがで
きる。
発明の効果
以上のように本発明によれば、極めて簡単な構成で、そ
して極めて簡単な検査方法でプローブ検査工程の検査時
間を大幅に短縮することができるという効果がある。
して極めて簡単な検査方法でプローブ検査工程の検査時
間を大幅に短縮することができるという効果がある。
第１図は本発明の半導体装置の一実施例を説明するため
の図である。 ｌ・・・・・・プローブ検査用パッド、２・・・・・・
フユーズ素子、３・・・・・・電源ノード。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図
の図である。 ｌ・・・・・・プローブ検査用パッド、２・・・・・・
フユーズ素子、３・・・・・・電源ノード。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図
Claims (2)
- （１）冗長回路と、前記冗長回路のプローブ検査用パッ
ドに接続され、他端が電源電位または接地電位に接続さ
れているヒューズ素子を設けたことを特徴とする半導体
装置。 - （２）冗長回路を使用するかどうかを判断する第１の検
査手段と、前記第１の検査手段で前記冗長回路を使用す
る場合、冗長回路選択用の第１のヒューズを溶断するか
どうか判断する手段と、前記溶断を行なわない場合、前
記冗長回路のプローブ検査用パッドと電源電位または接
地電位に接続されたヒューズを溶断する手段と、前記プ
ローブ検査用パッドの導通を判断する第２の検査手段を
備えたことを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167158A JPH0456241A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置およびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167158A JPH0456241A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置およびその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456241A true JPH0456241A (ja) | 1992-02-24 |
Family
ID=15844498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167158A Pending JPH0456241A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置およびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661330A (en) * | 1995-03-14 | 1997-08-26 | International Business Machines Corporation | Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses |
-
1990
- 1990-06-25 JP JP2167158A patent/JPH0456241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661330A (en) * | 1995-03-14 | 1997-08-26 | International Business Machines Corporation | Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705443B2 (ja) | 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 | |
| US6831475B2 (en) | Device and method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer | |
| US20030026159A1 (en) | Fuse programmable I/O organization | |
| US6998865B2 (en) | Semiconductor device test arrangement with reassignable probe pads | |
| JPH07183387A (ja) | 電気回路とともに使用するための装置 | |
| US5696404A (en) | Semiconductor wafers with device protection means and with interconnect lines on scribing lines | |
| US5625300A (en) | Separate IDDQ -testing of signal path and bias path in an IC | |
| CN100407423C (zh) | 半导体器件以及半导体封装 | |
| US5485105A (en) | Apparatus and method for programming field programmable arrays | |
| JP2918397B2 (ja) | 半導体ウエハ及びその製造方法 | |
| JPH0456241A (ja) | 半導体装置およびその検査方法 | |
| US11573261B2 (en) | Semiconductor device and method of operating the same | |
| US6819161B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JPS6130044A (ja) | 半導体チツプの検査方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH065677A (ja) | 半導体装置 | |
| JP2944578B2 (ja) | Ｒｏｍテスト回路 | |
| US5841787A (en) | Memory programming and test circuitry and methods for implementing the same | |
| KR100465541B1 (ko) | 멀티 프로빙 패드를 구비한 반도체 테스트 장치 | |
| US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
| JPH11243124A (ja) | 半導体装置の試験方法 | |
| JP2003121500A (ja) | 半導体装置の試験装置及び試験方法 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPS6164137A (ja) | 半導体装置 | |
| JP3496970B2 (ja) | 半導体装置 |