JPH07183387A - 電気回路とともに使用するための装置 - Google Patents
電気回路とともに使用するための装置Info
- Publication number
- JPH07183387A JPH07183387A JP6272463A JP27246394A JPH07183387A JP H07183387 A JPH07183387 A JP H07183387A JP 6272463 A JP6272463 A JP 6272463A JP 27246394 A JP27246394 A JP 27246394A JP H07183387 A JPH07183387 A JP H07183387A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- value
- level
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
Abstract
(57)【要約】
【目的】 プラスチックパッケージにおけるアナログ集
積回路パラメータのヒューズトリミングのための方法お
よび装置を提供する。 【構成】 装置はヒューズ（４０）のような電気的に遮
断可能な回路素子と、電気的に遮断可能な回路素子の状
態を読出してその状態に応答してコードを発生するレベ
ル読出ユニットと、切断電流を提供するための電流源
（５２）のような状態変更ユニットと、制御回路（３
０）とを含む。テストレベル読出素子はほとんど切断さ
れかけたヒューズ（４０）のスクリーニングを可能にす
る。ヒューズ（４０）が切断されているかまたはヒュー
ズ再成長を防ぐために読出しされているとき、切換可能
素子はヒューズ（４０）から印加された電圧を除去す
る。
積回路パラメータのヒューズトリミングのための方法お
よび装置を提供する。 【構成】 装置はヒューズ（４０）のような電気的に遮
断可能な回路素子と、電気的に遮断可能な回路素子の状
態を読出してその状態に応答してコードを発生するレベ
ル読出ユニットと、切断電流を提供するための電流源
（５２）のような状態変更ユニットと、制御回路（３
０）とを含む。テストレベル読出素子はほとんど切断さ
れかけたヒューズ（４０）のスクリーニングを可能にす
る。ヒューズ（４０）が切断されているかまたはヒュー
ズ再成長を防ぐために読出しされているとき、切換可能
素子はヒューズ（４０）から印加された電圧を除去す
る。
Description
【０００１】
【発明の分野】この発明は、任意のタイプのパッケージ
での封じ込めの前または後でプログラム可能な、集積回
路における不揮発性メモリの１形式に関する。特定的に
は、この発明は、プラスチックパッケージ装置に封じ込
められた精密トリミングアナログ集積回路のためのヒュ
ーズを切断するためのオンチップ回路の使用に関する。
での封じ込めの前または後でプログラム可能な、集積回
路における不揮発性メモリの１形式に関する。特定的に
は、この発明は、プラスチックパッケージ装置に封じ込
められた精密トリミングアナログ集積回路のためのヒュ
ーズを切断するためのオンチップ回路の使用に関する。
【０００２】集積回路設計の技術において、電圧、電流
または電圧利得もしくは電流利得のような回路パラメー
タを設定するために１つまたはそれより多いヒューズを
他のヒューズおよび回路素子とともに用いることは周知
である。ヒューズは一般的に、完全なまたは遮断されて
いない状態と切断されたまたは遮断された状態とを有す
る。完全な状態では、ヒューズは電流を伝導することの
できる、抵抗の小さい素子である。切断された状態で
は、ヒューズは非常に大きい抵抗を有して一般的には電
流を伝導しない。回路パラメータを設定するために他の
回路素子とともに使用される場合、ヒューズは、その完
全な状態が回路パラメータの第１の値に対応しその切断
された状態が回路パラメータの第２の値に対応するよう
に、構成されるだろう。
または電圧利得もしくは電流利得のような回路パラメー
タを設定するために１つまたはそれより多いヒューズを
他のヒューズおよび回路素子とともに用いることは周知
である。ヒューズは一般的に、完全なまたは遮断されて
いない状態と切断されたまたは遮断された状態とを有す
る。完全な状態では、ヒューズは電流を伝導することの
できる、抵抗の小さい素子である。切断された状態で
は、ヒューズは非常に大きい抵抗を有して一般的には電
流を伝導しない。回路パラメータを設定するために他の
回路素子とともに使用される場合、ヒューズは、その完
全な状態が回路パラメータの第１の値に対応しその切断
された状態が回路パラメータの第２の値に対応するよう
に、構成されるだろう。
【０００３】ヒューズトリミング回路はアナログ集積回
路素子においてごく普通に使用される。そのようなアナ
ログ集積回路はデジタル信号プロセッサ、通信装置およ
び演算増幅器を含むだろう。アナログ集積回路において
は、回路パラメータを値の予め定められた範囲に精密に
トリミングするのが望ましいことがしばしばある。アナ
ログ集積回路は値の特定の範囲内にそのようなパラメー
タを生ずるよう設計されるが、製造プロセスにおけるば
らつきのため製造の後でパラメータとして許容できない
ほど広い許容限界レベルを生じさせるかもしれない。し
たがって、高性能の応用のためには、アナログ集積回路
パラメータの許容限界範囲を改善するためにヒューズト
リミングを利用することは周知である。
路素子においてごく普通に使用される。そのようなアナ
ログ集積回路はデジタル信号プロセッサ、通信装置およ
び演算増幅器を含むだろう。アナログ集積回路において
は、回路パラメータを値の予め定められた範囲に精密に
トリミングするのが望ましいことがしばしばある。アナ
ログ集積回路は値の特定の範囲内にそのようなパラメー
タを生ずるよう設計されるが、製造プロセスにおけるば
らつきのため製造の後でパラメータとして許容できない
ほど広い許容限界レベルを生じさせるかもしれない。し
たがって、高性能の応用のためには、アナログ集積回路
パラメータの許容限界範囲を改善するためにヒューズト
リミングを利用することは周知である。
【０００４】先行技術の装置においては、ヒューズはプ
ローブパッドとして公知の広い金属の領域に直接近接し
かつ電気的に接続されて集積回路素子の表面上に作製さ
れた。ヒューズは金属層または抵抗の小さいポリシリコ
ン層のような、集積回路素子において使用される導体層
の１つから作製される。当該技術分野において周知のよ
うに、ヒューズは導体層の、幅の狭いストリップから形
成される。ヒューズを通る電流が予め定められた量を超
えると、導体層のストリップの遮断によってヒューズは
「切断する」。集積回路の最終パッシベーション層は、
プローブがプローブパッドと直接接触できるように、プ
ローブパッドから除去されなければならない。
ローブパッドとして公知の広い金属の領域に直接近接し
かつ電気的に接続されて集積回路素子の表面上に作製さ
れた。ヒューズは金属層または抵抗の小さいポリシリコ
ン層のような、集積回路素子において使用される導体層
の１つから作製される。当該技術分野において周知のよ
うに、ヒューズは導体層の、幅の狭いストリップから形
成される。ヒューズを通る電流が予め定められた量を超
えると、導体層のストリップの遮断によってヒューズは
「切断する」。集積回路の最終パッシベーション層は、
プローブがプローブパッドと直接接触できるように、プ
ローブパッドから除去されなければならない。
【０００５】注目されるように、ヒューズの第１の端部
はプローブパッドと電気的に接触しており、ヒューズの
第２の端部は接地のような、集積回路素子上の他のノー
ドに電気的に接続される。そのような先行技術の装置で
は、ヒューズの第１の端部はまた抵抗器を介して回路に
おける最正の電位またはＶＣＣのような第２の回路ノー
ドにも接続される。ヒューズの第１の端部はまた、ヒュ
ーズの第１の端部における電位を検知して所望される回
路パラメータを発生するための回路にも接続される。抵
抗の小さいヒューズが完全な状態で、電力が集積回路に
供給されると、ヒューズの第１の端部はヒューズの第２
の端部または接地と同じ電位に引かれる。電流はＶＣＣ
から抵抗器を介して流れ、抵抗器中に電位降下を引起こ
す。
はプローブパッドと電気的に接触しており、ヒューズの
第２の端部は接地のような、集積回路素子上の他のノー
ドに電気的に接続される。そのような先行技術の装置で
は、ヒューズの第１の端部はまた抵抗器を介して回路に
おける最正の電位またはＶＣＣのような第２の回路ノー
ドにも接続される。ヒューズの第１の端部はまた、ヒュ
ーズの第１の端部における電位を検知して所望される回
路パラメータを発生するための回路にも接続される。抵
抗の小さいヒューズが完全な状態で、電力が集積回路に
供給されると、ヒューズの第１の端部はヒューズの第２
の端部または接地と同じ電位に引かれる。電流はＶＣＣ
から抵抗器を介して流れ、抵抗器中に電位降下を引起こ
す。
【０００６】ヒューズの第１の端部のＶＣＣレベルに応
答して、第１の端部に結合された回路は第１の値を有す
る電流または電圧のような回路パラメータを発生する。
この第１の値が値の予め定められた範囲外であると判断
されるとヒューズは切断される。ヒューズを切断するた
めに、プローブがプローブパッドに接触しヒューズを切
断させるのに十分な電圧および電流をヒューズ中に供給
して、完全な状態から切断された状態へ移行させる。ヒ
ューズが切断された状態にあり、電流がヒューズを全く
流れない場合、抵抗器はプルアップ抵抗として働いて、
ヒューズの第１の端部における電位をＶＣＣに引く。ヒ
ューズの第１の端部に結合される回路はＶＣＣ電位を検
出すると、回路は第２の値で回路パラメータを生ずる。
答して、第１の端部に結合された回路は第１の値を有す
る電流または電圧のような回路パラメータを発生する。
この第１の値が値の予め定められた範囲外であると判断
されるとヒューズは切断される。ヒューズを切断するた
めに、プローブがプローブパッドに接触しヒューズを切
断させるのに十分な電圧および電流をヒューズ中に供給
して、完全な状態から切断された状態へ移行させる。ヒ
ューズが切断された状態にあり、電流がヒューズを全く
流れない場合、抵抗器はプルアップ抵抗として働いて、
ヒューズの第１の端部における電位をＶＣＣに引く。ヒ
ューズの第１の端部に結合される回路はＶＣＣ電位を検
出すると、回路は第２の値で回路パラメータを生ずる。
【０００７】プローブパッドをプローブと接触させる必
要があるため、１つまたはそれより多いヒューズを切断
することによるヒューズトリミングは集積回路素子のた
めの製造プロセスにおいてウェハソートステップで起こ
らなければならない。ウェハソートにおいて、完成した
集積回路素子を含むウェハは集積回路素子の各々の機能
性を判断するためにプローブに接触される。機能しない
素子はマークされ拒否される。ウェハソートではまた、
電圧および電流のような、予め定められた回路パラメー
タが測定される。測定された回路パラメータに応答しか
つ命令の予め定められたプログラムに従って、測定され
た回路パラメータを好ましい値に変化させるために、集
積回路素子上の１つまたはそれより多いヒューズが切断
されるかもしれない。ウェハソートの後非機能チップは
廃棄され、機能チップはさらにテストを受けるために実
装される。
要があるため、１つまたはそれより多いヒューズを切断
することによるヒューズトリミングは集積回路素子のた
めの製造プロセスにおいてウェハソートステップで起こ
らなければならない。ウェハソートにおいて、完成した
集積回路素子を含むウェハは集積回路素子の各々の機能
性を判断するためにプローブに接触される。機能しない
素子はマークされ拒否される。ウェハソートではまた、
電圧および電流のような、予め定められた回路パラメー
タが測定される。測定された回路パラメータに応答しか
つ命令の予め定められたプログラムに従って、測定され
た回路パラメータを好ましい値に変化させるために、集
積回路素子上の１つまたはそれより多いヒューズが切断
されるかもしれない。ウェハソートの後非機能チップは
廃棄され、機能チップはさらにテストを受けるために実
装される。
【０００８】多くの応用において、集積回路素子はプラ
スチックパッケージに実装することが好ましい。プラス
チックパッケージはセラミックパッケージのような他の
パッケージよりも軽量で、安価でかつ、かさばらない。
しかしながら、集積回路素子がプラスチックパッケージ
に封じ込められる製造プロセスは、回路パラメータが完
成した、実装された素子においてかなり変化する原因と
なる。プラスチックパッケージングプロセスは機械的応
力および熱応力を含む塑性応力を引起こし、それが回路
パラメータを変化させる。プラスチックパッケージング
の前および後の両方の多数の集積回路素子から取られた
統計学的サンプリングから、測定された回路パラメータ
の統計学的分布の平均および標準偏差の両方がプラスチ
ックパッケージングプロセスの結果変化することが周知
である。
スチックパッケージに実装することが好ましい。プラス
チックパッケージはセラミックパッケージのような他の
パッケージよりも軽量で、安価でかつ、かさばらない。
しかしながら、集積回路素子がプラスチックパッケージ
に封じ込められる製造プロセスは、回路パラメータが完
成した、実装された素子においてかなり変化する原因と
なる。プラスチックパッケージングプロセスは機械的応
力および熱応力を含む塑性応力を引起こし、それが回路
パラメータを変化させる。プラスチックパッケージング
の前および後の両方の多数の集積回路素子から取られた
統計学的サンプリングから、測定された回路パラメータ
の統計学的分布の平均および標準偏差の両方がプラスチ
ックパッケージングプロセスの結果変化することが周知
である。
【０００９】測定されたパラメータの統計学的分布にお
けるこの変化に対する１つの解決法は逆トリミングであ
った。プラスチックパッケージングの結果、電圧利得の
ようなパラメータが予め定められた量だけ変化すること
がわかっている場合、パラメータはプラスチックパッケ
ージングによるその既知の変化に対応するようウェハソ
ートで逆トリミングされることが可能である。
けるこの変化に対する１つの解決法は逆トリミングであ
った。プラスチックパッケージングの結果、電圧利得の
ようなパラメータが予め定められた量だけ変化すること
がわかっている場合、パラメータはプラスチックパッケ
ージングによるその既知の変化に対応するようウェハソ
ートで逆トリミングされることが可能である。
【００１０】しかしながら、逆トリミングもまた限界を
有する。第１に、プラスチックパッケージングによる統
計学的分布変化は常に一定というわけではない。その結
果、回路パラメータはトリミング過剰またはトリミング
不足となるかもしれず、それらのどちらもが歩留り損の
原因となり得る。また回路パラメータの統計学的分布に
おける標準偏差はプラスチックパッケージングプロセス
による塑性応力に従って増大し、これもまた歩留り損の
原因となる。
有する。第１に、プラスチックパッケージングによる統
計学的分布変化は常に一定というわけではない。その結
果、回路パラメータはトリミング過剰またはトリミング
不足となるかもしれず、それらのどちらもが歩留り損の
原因となり得る。また回路パラメータの統計学的分布に
おける標準偏差はプラスチックパッケージングプロセス
による塑性応力に従って増大し、これもまた歩留り損の
原因となる。
【００１１】ヒューズトリミングの間にさらに遭遇する
問題はほとんど切断されかけたヒューズに起因する。完
全な状態にあるヒューズは２００オームのように非常に
小さい抵抗を有する。正常に切断されたヒューズは２０
メグオームのように非常に大きい抵抗を有する。これら
の値は、関連の回路がヒューズの切断された状態からヒ
ューズの完全な状態を容易に区別し得るほど十分に異な
る。しかしながら、いくつかのヒューズは完全に切断さ
れず、ヒューズ抵抗が１０Ｋオームのオーダである、ほ
とんど切断されかけた状態をとることが知られている。
ほとんど切断されかけた状態は１つまたはそれより多
い、ヒューズ材料の残余フィラメントに起因するかもし
れない。
問題はほとんど切断されかけたヒューズに起因する。完
全な状態にあるヒューズは２００オームのように非常に
小さい抵抗を有する。正常に切断されたヒューズは２０
メグオームのように非常に大きい抵抗を有する。これら
の値は、関連の回路がヒューズの切断された状態からヒ
ューズの完全な状態を容易に区別し得るほど十分に異な
る。しかしながら、いくつかのヒューズは完全に切断さ
れず、ヒューズ抵抗が１０Ｋオームのオーダである、ほ
とんど切断されかけた状態をとることが知られている。
ほとんど切断されかけた状態は１つまたはそれより多
い、ヒューズ材料の残余フィラメントに起因するかもし
れない。
【００１２】ほとんど切断されかけたヒューズは問題と
なる。というのも、ほとんど切断されかけたヒューズは
ヒューズの再成長が生じるのを可能にするかもしれない
からである。先行技術のヒューズトリミング回路では、
上記のように、電圧は集積回路の正常動作の間、切断さ
れたヒューズ中で維持される。プルアップ抵抗はヒュー
ズの第１の端部をＶＣＣに結合し、ヒューズの第２の端
部は接地電位のままである。ヒューズがほとんど切断さ
れかけている場合、この電位差の存在は、ヒューズが再
成長し再び抵抗の小さい完全な状態をとる原因となる。
このヒューズの再成長の結果、ヒューズの完全なまたは
切断された状態を検出する回路は再成長したヒューズに
対し誤って完全な状態を検出するかもしれず、回路パラ
メータが誤った値に設定される原因となる。
なる。というのも、ほとんど切断されかけたヒューズは
ヒューズの再成長が生じるのを可能にするかもしれない
からである。先行技術のヒューズトリミング回路では、
上記のように、電圧は集積回路の正常動作の間、切断さ
れたヒューズ中で維持される。プルアップ抵抗はヒュー
ズの第１の端部をＶＣＣに結合し、ヒューズの第２の端
部は接地電位のままである。ヒューズがほとんど切断さ
れかけている場合、この電位差の存在は、ヒューズが再
成長し再び抵抗の小さい完全な状態をとる原因となる。
このヒューズの再成長の結果、ヒューズの完全なまたは
切断された状態を検出する回路は再成長したヒューズに
対し誤って完全な状態を検出するかもしれず、回路パラ
メータが誤った値に設定される原因となる。
【００１３】したがって、この発明の利点は、プラスチ
ック集積回路パッケージに実装された集積回路素子にお
いてヒューズトリミングを提供することである。しかし
ながら、この発明は封じ込め前のヒューズトリミングも
またもちろん支持することができる。
ック集積回路パッケージに実装された集積回路素子にお
いてヒューズトリミングを提供することである。しかし
ながら、この発明は封じ込め前のヒューズトリミングも
またもちろん支持することができる。
【００１４】この発明の別の利点はオンチップ回路のみ
を用いてオンチップヒューズを切断することを提供する
ことである。
を用いてオンチップヒューズを切断することを提供する
ことである。
【００１５】この発明のさらなる別の利点は、ヒューズ
の再成長を取除くことによって、ヒューズトリミング回
路により発生される回路パラメータにおける誤りを取除
くことである。
の再成長を取除くことによって、ヒューズトリミング回
路により発生される回路パラメータにおける誤りを取除
くことである。
【００１６】この発明のさらなる別の利点は、ほとんど
切断されかけたヒューズを有する集積回路素子が完全な
機能素子ではないとして拒否できるよう、そのようなほ
とんど切断されかけたヒューズに対しテストを行なうこ
とである。
切断されかけたヒューズを有する集積回路素子が完全な
機能素子ではないとして拒否できるよう、そのようなほ
とんど切断されかけたヒューズに対しテストを行なうこ
とである。
【００１７】この発明のさらなる利点および特徴は、こ
の発明の好ましい実施例を示す添付の図面と関連させて
考慮された場合、以下の説明および前掲の特許請求の範
囲から明らかとなる。
の発明の好ましい実施例を示す添付の図面と関連させて
考慮された場合、以下の説明および前掲の特許請求の範
囲から明らかとなる。
【００１８】
【発明の概要】この発明は複数の回路素子を含む電気回
路とともに使用するための装置を提供する。複数の回路
素子は回路内のその複数の回路素子のうちの少なくとも
１つのそれぞれの回路素子の切換え可能な電気的結合の
ために配置される。それぞれの回路素子の少なくとも１
つはコードに応答してコードが第１の値を有するときそ
の少なくとも１つのそれぞれの回路素子を回路内に電気
的に含むようにし、コードが第２の値を有するときその
少なくとも１つのそれぞれの回路素子を回路から電気的
に排除する。装置は、装置内のある位置に電位を確立す
る、電気的に遮断可能な回路素子を含み、遮断可能回路
素子が遮断された状態にあるとき電位は第１の電位レベ
ルにあり、遮断可能回路素子が遮断されていない状態に
あるとき電位は第２の電位レベルにある。装置は遮断可
能回路素子と作動的に接続されるレベル読出ユニットを
さらに含み、レベル読出ユニットは電位が第１の電位レ
ベルにあるとき第１の値および第２の値のうちの一方の
値でコードを発生させ、レベル読出ユニットは電位が第
２の電位レベルにあるとき第１の値および第２の値のう
ちの他方の値でコードを発生させる。装置は、遮断可能
回路素子と作動的に接続され、第１の制御信号に応答し
て遮断可能回路素子を遮断されていない状態から遮断さ
れた状態に変化させるよう構成される状態変更ユニット
をさらに含む。装置は、状態変更ユニットと作動的に接
続され、第１の制御信号を発生する制御回路をさらに含
む。
路とともに使用するための装置を提供する。複数の回路
素子は回路内のその複数の回路素子のうちの少なくとも
１つのそれぞれの回路素子の切換え可能な電気的結合の
ために配置される。それぞれの回路素子の少なくとも１
つはコードに応答してコードが第１の値を有するときそ
の少なくとも１つのそれぞれの回路素子を回路内に電気
的に含むようにし、コードが第２の値を有するときその
少なくとも１つのそれぞれの回路素子を回路から電気的
に排除する。装置は、装置内のある位置に電位を確立す
る、電気的に遮断可能な回路素子を含み、遮断可能回路
素子が遮断された状態にあるとき電位は第１の電位レベ
ルにあり、遮断可能回路素子が遮断されていない状態に
あるとき電位は第２の電位レベルにある。装置は遮断可
能回路素子と作動的に接続されるレベル読出ユニットを
さらに含み、レベル読出ユニットは電位が第１の電位レ
ベルにあるとき第１の値および第２の値のうちの一方の
値でコードを発生させ、レベル読出ユニットは電位が第
２の電位レベルにあるとき第１の値および第２の値のう
ちの他方の値でコードを発生させる。装置は、遮断可能
回路素子と作動的に接続され、第１の制御信号に応答し
て遮断可能回路素子を遮断されていない状態から遮断さ
れた状態に変化させるよう構成される状態変更ユニット
をさらに含む。装置は、状態変更ユニットと作動的に接
続され、第１の制御信号を発生する制御回路をさらに含
む。
【００１９】この発明は複数の回路素子を含む電気回路
とともに使用するための装置をさらに提供し、複数の回
路素子は、複数の活性化信号に応答して複数の回路分岐
を出力ノードに選択的に結合するための複数のスイッチ
ング手段を含む。複数の活性化信号のうちの関連する活
性化信号が第１の値を有するとき複数のスイッチング素
子のうちのそれぞれのスイッチング素子は各々、複数の
回路分岐のうち関連するそれぞれの回路分岐を出力ノー
ドに結合し、関連する活性化信号が第２の値を有すると
きそれぞれのスイッチング素子は各々、関連するそれぞ
れの回路分岐を出力ノードから切離す。装置は回路を遮
断するための遮断手段を含み、遮断手段は装置内のノー
ドに電位を確立し、遮断手段は第１の電位レベルに電位
を確立するための遮断された状態と第２の電位に電位を
確立するための遮断されていない状態とを有する。装置
は、遮断手段と作動的に接続され、電位を検知して電位
が第１の電位のレベルにあるとき第１の値または第２の
値のうちの一方の値を有するコードを発生するための検
知手段をさらに含み、検知手段は電位が第２の電位レベ
ルにあるとき第１の値および第２の値のうちの他方の値
でコードを発生する。装置は、遮断手段と作動的に接続
され、第１の制御信号に応答して遮断手段を遮断されて
いない状態から遮断された状態に変化させるための状態
変更手段をさらに含む。装置は、状態変更手段に作動的
に接続され、第１の制御信号を発生するための制御手段
をさらに含む。装置は、検知手段と作動的に接続され、
検知手段からコードを受取り複数の活性化信号を発生す
るためのデコーダ手段をさらに含む。
とともに使用するための装置をさらに提供し、複数の回
路素子は、複数の活性化信号に応答して複数の回路分岐
を出力ノードに選択的に結合するための複数のスイッチ
ング手段を含む。複数の活性化信号のうちの関連する活
性化信号が第１の値を有するとき複数のスイッチング素
子のうちのそれぞれのスイッチング素子は各々、複数の
回路分岐のうち関連するそれぞれの回路分岐を出力ノー
ドに結合し、関連する活性化信号が第２の値を有すると
きそれぞれのスイッチング素子は各々、関連するそれぞ
れの回路分岐を出力ノードから切離す。装置は回路を遮
断するための遮断手段を含み、遮断手段は装置内のノー
ドに電位を確立し、遮断手段は第１の電位レベルに電位
を確立するための遮断された状態と第２の電位に電位を
確立するための遮断されていない状態とを有する。装置
は、遮断手段と作動的に接続され、電位を検知して電位
が第１の電位のレベルにあるとき第１の値または第２の
値のうちの一方の値を有するコードを発生するための検
知手段をさらに含み、検知手段は電位が第２の電位レベ
ルにあるとき第１の値および第２の値のうちの他方の値
でコードを発生する。装置は、遮断手段と作動的に接続
され、第１の制御信号に応答して遮断手段を遮断されて
いない状態から遮断された状態に変化させるための状態
変更手段をさらに含む。装置は、状態変更手段に作動的
に接続され、第１の制御信号を発生するための制御手段
をさらに含む。装置は、検知手段と作動的に接続され、
検知手段からコードを受取り複数の活性化信号を発生す
るためのデコーダ手段をさらに含む。
【００２０】この発明はさらに、複数の回路分岐の少な
くとも１つを出力ノードと選択的に結合するための方法
を提供し、複数の回路分岐のうちのそれぞれの回路分岐
は各々、複数のスイッチング素子のうちの１つのそれぞ
れのスイッチング素子を含み、それぞれのスイッチング
素子は、それぞれの回路分岐の各々を出力ノードと電気
的に結合するよう、複数の活性化信号のうちの１つのそ
れぞれの活性化信号に応答する。それぞれの活性化信号
が第１の値を有するときそれぞれのスイッチング素子は
各々、それぞれの回路分岐を出力ノードと結合し、それ
ぞれの活性化信号が第２の値を有するときそれぞれのス
イッチング素子は各々、それぞれの回路分岐を出力ノー
ドから切離す。この方法は、ある位置で電位を確立す
る、電気的に遮断可能な回路素子を提供するステップを
含み、遮断可能回路素子が遮断された状態にあるとき電
位は第１の電位レベルにあり、遮断可能回路素子が遮断
されていない状態にあるとき電位は第２の電位レベルに
ある。この方法は第１の電位レベルまたは第２の電位レ
ベルの一方の電位を検出し、電位が第１の電位レベルに
あるとき第１の値および第２の値のちうちの一方の値で
コードを発生し、電位が第２の電位レベルにあるとき第
１の値および第２の値のうちの他方の値でコードを発生
するステップとをさらに含む。この方法は複数の活性化
信号を発生するためにコードをデコードするステップを
さらに含む。
くとも１つを出力ノードと選択的に結合するための方法
を提供し、複数の回路分岐のうちのそれぞれの回路分岐
は各々、複数のスイッチング素子のうちの１つのそれぞ
れのスイッチング素子を含み、それぞれのスイッチング
素子は、それぞれの回路分岐の各々を出力ノードと電気
的に結合するよう、複数の活性化信号のうちの１つのそ
れぞれの活性化信号に応答する。それぞれの活性化信号
が第１の値を有するときそれぞれのスイッチング素子は
各々、それぞれの回路分岐を出力ノードと結合し、それ
ぞれの活性化信号が第２の値を有するときそれぞれのス
イッチング素子は各々、それぞれの回路分岐を出力ノー
ドから切離す。この方法は、ある位置で電位を確立す
る、電気的に遮断可能な回路素子を提供するステップを
含み、遮断可能回路素子が遮断された状態にあるとき電
位は第１の電位レベルにあり、遮断可能回路素子が遮断
されていない状態にあるとき電位は第２の電位レベルに
ある。この方法は第１の電位レベルまたは第２の電位レ
ベルの一方の電位を検出し、電位が第１の電位レベルに
あるとき第１の値および第２の値のちうちの一方の値で
コードを発生し、電位が第２の電位レベルにあるとき第
１の値および第２の値のうちの他方の値でコードを発生
するステップとをさらに含む。この方法は複数の活性化
信号を発生するためにコードをデコードするステップを
さらに含む。
【００２１】この発明を明確にかつ容易に理解するため
に、同様の素子は様々な図面において同様の参照番号で
示される。
に、同様の素子は様々な図面において同様の参照番号で
示される。
【００２２】
【実施例の詳細な説明】図１はこの発明の装置１０の好
ましい実施例の概略図である。好ましい実施例におい
て、装置１０は第１の抵抗器１４ならびに抵抗器のネッ
トワーク１６ａ−１６ｈおよびトランジスタ１８ａ−１
８ｈを介して出力ノード２０に結合される電圧源１２を
含む。
ましい実施例の概略図である。好ましい実施例におい
て、装置１０は第１の抵抗器１４ならびに抵抗器のネッ
トワーク１６ａ−１６ｈおよびトランジスタ１８ａ−１
８ｈを介して出力ノード２０に結合される電圧源１２を
含む。
【００２３】装置１０は第１のヒューズ回路２２、第２
のヒューズ回路２４および第３のヒューズ回路２６をさ
らに含む。ヒューズ回路の構造および動作は図２と併わ
せて詳細に論じられる。ヒューズ回路の各々は入力とし
て制御信号ＥＮＢおよびＲＥＳＥＴを受ける。加えて、
第１のヒューズ回路２２は入力として制御信号Ｘを受け
る。第２のヒューズ回路２４は入力として制御信号Ｙを
受ける。第３のヒューズ回路２６は入力として制御信号
Ｚを受ける。
のヒューズ回路２４および第３のヒューズ回路２６をさ
らに含む。ヒューズ回路の構造および動作は図２と併わ
せて詳細に論じられる。ヒューズ回路の各々は入力とし
て制御信号ＥＮＢおよびＲＥＳＥＴを受ける。加えて、
第１のヒューズ回路２２は入力として制御信号Ｘを受け
る。第２のヒューズ回路２４は入力として制御信号Ｙを
受ける。第３のヒューズ回路２６は入力として制御信号
Ｚを受ける。
【００２４】装置１０は制御回路３０をさらに含む。制
御回路３０は制御信号ＥＮＢ、ＲＥＳＥＴ、Ｘ、Ｙおよ
びＺを発生する。制御回路３０は、制御信号のタイミン
グおよび印加を制御するための１つまたは２つ以上の予
め定められた命令のプログラムの制御下にあってもよ
い。
御回路３０は制御信号ＥＮＢ、ＲＥＳＥＴ、Ｘ、Ｙおよ
びＺを発生する。制御回路３０は、制御信号のタイミン
グおよび印加を制御するための１つまたは２つ以上の予
め定められた命令のプログラムの制御下にあってもよ
い。
【００２５】動作において、電圧源１２は、電圧源１２
から第１の抵抗器１４および抵抗器１６ａ−１６ｈを介
して接地ノード３２に電流を流す電圧を発生する。トラ
ンジスタ１８ａ−１８ｈの各々は、デコーダ２８によっ
て、活性化線２１ａ−２１ｈを介してトランジスタ１８
ａ−１８ｈのそれぞれのゲート端子１９ａ−１９ｈに供
給される活性化信号に応答する。印加された活性化信号
に応答して、トランジスタ１８ａ−１８ｈはその関連す
る抵抗器１６ａ−１６ｈを出力ノード２０に結合する。
好ましくは各抵抗器１６ａ−１６ｈは同一である。さら
に好ましくは各トランジスタ１８ａ−１８ｈは同一であ
る。こうして出力ノード２０での電位は接地ノード３２
の電位と電圧源１２により生じる電位との間の８つの別
個の値のうちの任意の１つになるように選択されるだろ
う。この電圧はそれから、出力ノード２０と結合される
（図示されていない）回路を介して１つまたはそれより
多い回路パラメータを設定するために用いてもよい。
から第１の抵抗器１４および抵抗器１６ａ−１６ｈを介
して接地ノード３２に電流を流す電圧を発生する。トラ
ンジスタ１８ａ−１８ｈの各々は、デコーダ２８によっ
て、活性化線２１ａ−２１ｈを介してトランジスタ１８
ａ−１８ｈのそれぞれのゲート端子１９ａ−１９ｈに供
給される活性化信号に応答する。印加された活性化信号
に応答して、トランジスタ１８ａ−１８ｈはその関連す
る抵抗器１６ａ−１６ｈを出力ノード２０に結合する。
好ましくは各抵抗器１６ａ−１６ｈは同一である。さら
に好ましくは各トランジスタ１８ａ−１８ｈは同一であ
る。こうして出力ノード２０での電位は接地ノード３２
の電位と電圧源１２により生じる電位との間の８つの別
個の値のうちの任意の１つになるように選択されるだろ
う。この電圧はそれから、出力ノード２０と結合される
（図示されていない）回路を介して１つまたはそれより
多い回路パラメータを設定するために用いてもよい。
【００２６】デコーダ２８は好ましくは当該技術におい
て周知のタイプの３−８デコーダである。デコーダ入力
２７に与えられる３ビットコードに応答して、デコーダ
は出力２９で８ビットの出力信号を発生し、そのうち１
ビットのみが論理１の値を有する。デコーダ２８の入力
に供給された３ビットコードの各ビットは第１のヒュー
ズ回路２２、第２のヒューズ回路２４および第３のヒュ
ーズ回路２６のうちのそれぞれの１つによって発生され
る。
て周知のタイプの３−８デコーダである。デコーダ入力
２７に与えられる３ビットコードに応答して、デコーダ
は出力２９で８ビットの出力信号を発生し、そのうち１
ビットのみが論理１の値を有する。デコーダ２８の入力
に供給された３ビットコードの各ビットは第１のヒュー
ズ回路２２、第２のヒューズ回路２４および第３のヒュ
ーズ回路２６のうちのそれぞれの１つによって発生され
る。
【００２７】図１に示されるこの発明の実施例は例示に
すぎないことを理解されたい。出力ノード２０に与えら
れる信号を制御するための活性化信号を発生するため
に、ヒューズ回路２２、２４および２６のような、任意
の数のヒューズ回路が利用可能であることを当業者は認
識するであろう。同様に、活性化信号をデコードするた
めに、デコーダ２８のような、任意の数のデコーダを使
用することまたはデコーダを全く使用しないことも可能
である。さらに、出力ノード２０で適当な信号レベルを
発生するために、抵抗器およびトランジスタの任意の適
当なネットワークを利用してもよい。この発明は図１ま
たは図２に示される回路そのものに限定されるものでは
ない。
すぎないことを理解されたい。出力ノード２０に与えら
れる信号を制御するための活性化信号を発生するため
に、ヒューズ回路２２、２４および２６のような、任意
の数のヒューズ回路が利用可能であることを当業者は認
識するであろう。同様に、活性化信号をデコードするた
めに、デコーダ２８のような、任意の数のデコーダを使
用することまたはデコーダを全く使用しないことも可能
である。さらに、出力ノード２０で適当な信号レベルを
発生するために、抵抗器およびトランジスタの任意の適
当なネットワークを利用してもよい。この発明は図１ま
たは図２に示される回路そのものに限定されるものでは
ない。
【００２８】図２は図１に示される装置１０とともに用
いられるヒューズ回路の概略図である。図２において、
ヒューズ回路２２はヒューズ４０、ヒューズ切断回路４
２、ヒューズ読出回路４４および不能化スイッチ４６を
含む。ヒューズ回路２２は切断入力５６、可能化入力５
８、リセット入力７６および出力８４を含む。
いられるヒューズ回路の概略図である。図２において、
ヒューズ回路２２はヒューズ４０、ヒューズ切断回路４
２、ヒューズ読出回路４４および不能化スイッチ４６を
含む。ヒューズ回路２２は切断入力５６、可能化入力５
８、リセット入力７６および出力８４を含む。
【００２９】ヒューズ４０は集積回路を形成する導体層
のいずれから作製されてもよい。好ましくはヒューズは
第１の平坦なポリシリコンから作製される。低レベル
の、与えられる電流に応答してヒューズ４０が短絡とし
て現れるよう、ヒューズは比較的小さい抵抗、好ましく
は２００オームを有するべきである。高レベルの、与え
られる電流に応答して、ヒューズ４０は好ましくは切断
され、２０メグオームのオーダで抵抗を有する、抵抗の
大きな状態に移行する。ヒューズ４０は第１のノード５
０に結合される第１の端部４１と接地ノード４８に結合
される第２の端部４３とを有する。こうして、ヒューズ
４０は回路を遮断するための遮断手段を形成し、ヒュー
ズ４０はヒューズ回路２２内のノード５０に電位を確立
する。ヒューズ４０はこうしてノード５０に第１の電位
レベルで電位を確立するための遮断された状態とノード
５０に第２の電位レベルで電位を確立するための遮断さ
れていない状態とを有する。
のいずれから作製されてもよい。好ましくはヒューズは
第１の平坦なポリシリコンから作製される。低レベル
の、与えられる電流に応答してヒューズ４０が短絡とし
て現れるよう、ヒューズは比較的小さい抵抗、好ましく
は２００オームを有するべきである。高レベルの、与え
られる電流に応答して、ヒューズ４０は好ましくは切断
され、２０メグオームのオーダで抵抗を有する、抵抗の
大きな状態に移行する。ヒューズ４０は第１のノード５
０に結合される第１の端部４１と接地ノード４８に結合
される第２の端部４３とを有する。こうして、ヒューズ
４０は回路を遮断するための遮断手段を形成し、ヒュー
ズ４０はヒューズ回路２２内のノード５０に電位を確立
する。ヒューズ４０はこうしてノード５０に第１の電位
レベルで電位を確立するための遮断された状態とノード
５０に第２の電位レベルで電位を確立するための遮断さ
れていない状態とを有する。
【００３０】ヒューズ切断回路４２は切断電流源５２と
切断スイッチ５４とを含む。切断スイッチ５４は制御回
路３０（図１）によって切断入力５６に与えられる信号
に応答して閉じる。図２に示されるように、切断電流源
５２はＥＮＢ入力５８に結合される単一の制御入力６０
を有する。このように、切断電流源５２は制御回路３０
によってＥＮＢ入力５８に供給された可能化信号に応答
する。
切断スイッチ５４とを含む。切断スイッチ５４は制御回
路３０（図１）によって切断入力５６に与えられる信号
に応答して閉じる。図２に示されるように、切断電流源
５２はＥＮＢ入力５８に結合される単一の制御入力６０
を有する。このように、切断電流源５２は制御回路３０
によってＥＮＢ入力５８に供給された可能化信号に応答
する。
【００３１】動作において、切断電流源５２は制御入力
６０で可能化信号に応答して切断電流を発生する。切断
電流は好ましくは約１５ｍＡであり、切断電流源５２は
好ましくはこの大きさの電流を供給するためのバイポー
ラトランジスタ（図示せず）を含む。切断電流源５２は
また切断電流の供給を制御するための電界効果トランジ
スタ（図示せず）を含んでもよい。切断入力５６で受け
た切断制御信号に応答し、切断スイッチ５４が閉じて切
断電流源５２をヒューズ４０に結合する。好ましくは切
断スイッチ５４は切断電流をヒューズ４０に約１０μｓ
ｅｃの間結合する。切断スイッチ５４は好ましくは電界
効果トランジスタ（図示せず）を含む。切断電流に応答
して、ヒューズ４０は切断し、その完全なまたは遮断さ
れていない状態から切断されたまたは遮断された状態へ
変化する。こうして、ヒューズ切断回路４２は、ヒュー
ズ４０に作動的に接続され、切断入力５６で第１の制御
信号に応答してヒューズ４０を遮断されていない状態か
ら遮断された状態に変化させるための状態変更手段を形
成する。
６０で可能化信号に応答して切断電流を発生する。切断
電流は好ましくは約１５ｍＡであり、切断電流源５２は
好ましくはこの大きさの電流を供給するためのバイポー
ラトランジスタ（図示せず）を含む。切断電流源５２は
また切断電流の供給を制御するための電界効果トランジ
スタ（図示せず）を含んでもよい。切断入力５６で受け
た切断制御信号に応答し、切断スイッチ５４が閉じて切
断電流源５２をヒューズ４０に結合する。好ましくは切
断スイッチ５４は切断電流をヒューズ４０に約１０μｓ
ｅｃの間結合する。切断スイッチ５４は好ましくは電界
効果トランジスタ（図示せず）を含む。切断電流に応答
して、ヒューズ４０は切断し、その完全なまたは遮断さ
れていない状態から切断されたまたは遮断された状態へ
変化する。こうして、ヒューズ切断回路４２は、ヒュー
ズ４０に作動的に接続され、切断入力５６で第１の制御
信号に応答してヒューズ４０を遮断されていない状態か
ら遮断された状態に変化させるための状態変更手段を形
成する。
【００３２】ヒューズ読出回路４４は作動電流源６２、
テスト電流源６４、抵抗器６６およびコンパレータ６８
を含む。作動電流源６２はＥＮＢ入力５８に結合される
制御入力７０を有する。制御回路３０（図１）からＥＮ
Ｂ入力５８で受けた制御信号に応答して、作動電流源６
２は抵抗器６６を介してヒューズ４０に電流を供給す
る。この電流は好ましくは約１μＡである。抵抗器６６
は好ましくは１０Ｋオームであり、好ましくは、ヒュー
ズ４０が完全なまたは遮断されていない状態にあるとき
のヒューズ４０の抵抗よりもはるかに大きい値である。
テスト電流源６４、抵抗器６６およびコンパレータ６８
を含む。作動電流源６２はＥＮＢ入力５８に結合される
制御入力７０を有する。制御回路３０（図１）からＥＮ
Ｂ入力５８で受けた制御信号に応答して、作動電流源６
２は抵抗器６６を介してヒューズ４０に電流を供給す
る。この電流は好ましくは約１μＡである。抵抗器６６
は好ましくは１０Ｋオームであり、好ましくは、ヒュー
ズ４０が完全なまたは遮断されていない状態にあるとき
のヒューズ４０の抵抗よりもはるかに大きい値である。
【００３３】テスト電流源６４はＥＮＢ入力５８と結合
される第１の制御入力７２を有する。テスト電流源６４
はまたリセット入力７６に結合される第２の制御入力７
４を含む。図２に図示されるように、テスト電流源６４
は第１の制御入力７２および第２の制御入力７４の両方
が論理レベル１にあるときのみテスト電流を供給する。
こうしてリセット入力７６およびＥＮＢ入力５８に与え
られた制御信号に応答して、テスト電流源６４は抵抗器
６６を介してヒューズ４０にテスト電流を供給する。こ
の電流は好ましくは約１００μＡである。
される第１の制御入力７２を有する。テスト電流源６４
はまたリセット入力７６に結合される第２の制御入力７
４を含む。図２に図示されるように、テスト電流源６４
は第１の制御入力７２および第２の制御入力７４の両方
が論理レベル１にあるときのみテスト電流を供給する。
こうしてリセット入力７６およびＥＮＢ入力５８に与え
られた制御信号に応答して、テスト電流源６４は抵抗器
６６を介してヒューズ４０にテスト電流を供給する。こ
の電流は好ましくは約１００μＡである。
【００３４】コンパレータ６８はノード５０でヒューズ
４０の第１の端部４１に結合される第１の入力７８、基
準電圧源８６に結合される第２の入力８０、可能化入力
８８およびヒューズ回路２２の出力８４に結合される出
力８２を有する。当業者には理解されるように、コンパ
レータ６８は入力７８の電圧を入力８０の電圧と比較す
る。入力７８に供給されるノード５０の電圧が基準電圧
源８６によって入力８０に供給される基準電圧より大き
いとき、コンパレータ６８は出力８４で第１の値または
第２の値のうちの一方の値を有する電圧を発生する。ノ
ード５０の電圧が基準電圧源８６により供給される基準
電圧より小さいとき、コンパレータ６８は出力８４で第
１の値および第２の値のうちの他方の値を有する電位を
発生する。不能化スイッチ４６はＥＮＢ入力５８に与え
られる制御信号に応答して動作する。不能化スイッチ４
６は好ましくは電界効果トランジスタ（図示せず）を含
む。ＥＮＢ入力５８に与えられる制御信号が切断電流源
５２、作動電流源６２およびテスト電流源６４を可能化
する値を有するとき、不能化スイッチ４６は開く。ＥＮ
Ｂ入力５８に与えられる制御信号が切断電流源５２、作
動電流源６２およびテスト電流源６４を不能化してこれ
らの電流源が電流を供給しないと、不能化スイッチ４６
は閉じ、ノード５０を接地ノード４８に結合する。この
態様で、この発明に従うと、ヒューズ回路２２が動作中
でないときおよび電流が切断、読出し、テストのいずれ
のためにもヒューズに供給されないとき、ノード５０は
ヒューズ４０を介して接地ノード４８に電気的に結合さ
れる。こうして、ヒューズが切断、読出しまたはテスト
のいずれもされていないとき、０ボルトの電位がヒュー
ズ４０中に維持される。このことにより、ヒューズ４０
が切断またはほとんど切断されかけた後でヒューズが再
成長する可能性が取除かれる。
４０の第１の端部４１に結合される第１の入力７８、基
準電圧源８６に結合される第２の入力８０、可能化入力
８８およびヒューズ回路２２の出力８４に結合される出
力８２を有する。当業者には理解されるように、コンパ
レータ６８は入力７８の電圧を入力８０の電圧と比較す
る。入力７８に供給されるノード５０の電圧が基準電圧
源８６によって入力８０に供給される基準電圧より大き
いとき、コンパレータ６８は出力８４で第１の値または
第２の値のうちの一方の値を有する電圧を発生する。ノ
ード５０の電圧が基準電圧源８６により供給される基準
電圧より小さいとき、コンパレータ６８は出力８４で第
１の値および第２の値のうちの他方の値を有する電位を
発生する。不能化スイッチ４６はＥＮＢ入力５８に与え
られる制御信号に応答して動作する。不能化スイッチ４
６は好ましくは電界効果トランジスタ（図示せず）を含
む。ＥＮＢ入力５８に与えられる制御信号が切断電流源
５２、作動電流源６２およびテスト電流源６４を可能化
する値を有するとき、不能化スイッチ４６は開く。ＥＮ
Ｂ入力５８に与えられる制御信号が切断電流源５２、作
動電流源６２およびテスト電流源６４を不能化してこれ
らの電流源が電流を供給しないと、不能化スイッチ４６
は閉じ、ノード５０を接地ノード４８に結合する。この
態様で、この発明に従うと、ヒューズ回路２２が動作中
でないときおよび電流が切断、読出し、テストのいずれ
のためにもヒューズに供給されないとき、ノード５０は
ヒューズ４０を介して接地ノード４８に電気的に結合さ
れる。こうして、ヒューズが切断、読出しまたはテスト
のいずれもされていないとき、０ボルトの電位がヒュー
ズ４０中に維持される。このことにより、ヒューズ４０
が切断またはほとんど切断されかけた後でヒューズが再
成長する可能性が取除かれる。
【００３５】作動電流源６２はヒューズ４０の状態を決
定するために用いられる。好ましくは装置１０（図１）
を形成する１つまたはそれより多いヒューズ４０は製造
プロセスの一部として切断される。その後、装置１０を
含む集積回路素子（図示せず）が初期設定されるとき
（たとえば、パワーアップの間）に必ず、各ヒューズ４
０の状態は命令の予め定められたプログラムに応答して
好ましくは制御回路３０（図１）の制御下で判断され
る。ヒューズ４０の状態は、抵抗器６６を介してヒュー
ズ４０に電流を与えるよう作動電流源６２を可能化する
ことにより判断される。ヒューズ４０が完全な遮断され
ていない状態にあるならば、ノード５０はおおよそ接地
ノード４８の接地電位にある。コンパレータ６８はノー
ド５０の電圧を測定することによってヒューズ４０が完
全であることを検出する。コンパレータ６８は上述した
ように、適当な出力信号を出力８４に供給する。出力８
４はデコーダ２８（図１）に結合される。当業者により
理解されるように、出力８４の信号はデコーダ２８内で
ラッチされてもよい。
定するために用いられる。好ましくは装置１０（図１）
を形成する１つまたはそれより多いヒューズ４０は製造
プロセスの一部として切断される。その後、装置１０を
含む集積回路素子（図示せず）が初期設定されるとき
（たとえば、パワーアップの間）に必ず、各ヒューズ４
０の状態は命令の予め定められたプログラムに応答して
好ましくは制御回路３０（図１）の制御下で判断され
る。ヒューズ４０の状態は、抵抗器６６を介してヒュー
ズ４０に電流を与えるよう作動電流源６２を可能化する
ことにより判断される。ヒューズ４０が完全な遮断され
ていない状態にあるならば、ノード５０はおおよそ接地
ノード４８の接地電位にある。コンパレータ６８はノー
ド５０の電圧を測定することによってヒューズ４０が完
全であることを検出する。コンパレータ６８は上述した
ように、適当な出力信号を出力８４に供給する。出力８
４はデコーダ２８（図１）に結合される。当業者により
理解されるように、出力８４の信号はデコーダ２８内で
ラッチされてもよい。
【００３６】テスト電流源６４はヒューズ４０のほとん
ど切断されかけた状態を検出するために用いられる。ほ
とんど切断されかけた状態では、ヒューズ４０はたとえ
ば２００オームの、完全な状態の抵抗とたとえば２０メ
グオームの切断された状態の抵抗との中間の抵抗を有す
る。ほとんど切断されかけた状態では、ヒューズ４０は
１０Ｋオームのオーダの抵抗を有するかもしれない。ほ
とんど切断されかけた状態をテストするために、制御信
号がＥＮＢ入力５８に与えられて作動電流源６２を活性
化する。作動電流源６２は好ましくは１μＡのオーダの
電流をヒューズ４０に与える。ヒューズ４０がほとんど
切断されかけた状態にある場合、この小さい電流ではヒ
ューズ４０は切断されているようにみえる。次に、制御
信号がリセット入力７６に与えられてテスト電流源６４
を活性化する。テスト電流源６４はヒューズ４０に１０
０μＡのオーダの電流を与える。ヒューズ４０はほとん
ど切断されかけている場合、この電流ではヒューズ４０
は完全なようにみえる。ヒューズ４０のほとんど切断さ
れかけた状態の結果、ヒューズ回路２２の出力８４に与
えられた信号はリセット入力７６での制御信号の印加に
応答して変化する。このような変化が検出されると、装
置１０を含む集積回路素子（図示せず）は廃棄されるだ
ろう。
ど切断されかけた状態を検出するために用いられる。ほ
とんど切断されかけた状態では、ヒューズ４０はたとえ
ば２００オームの、完全な状態の抵抗とたとえば２０メ
グオームの切断された状態の抵抗との中間の抵抗を有す
る。ほとんど切断されかけた状態では、ヒューズ４０は
１０Ｋオームのオーダの抵抗を有するかもしれない。ほ
とんど切断されかけた状態をテストするために、制御信
号がＥＮＢ入力５８に与えられて作動電流源６２を活性
化する。作動電流源６２は好ましくは１μＡのオーダの
電流をヒューズ４０に与える。ヒューズ４０がほとんど
切断されかけた状態にある場合、この小さい電流ではヒ
ューズ４０は切断されているようにみえる。次に、制御
信号がリセット入力７６に与えられてテスト電流源６４
を活性化する。テスト電流源６４はヒューズ４０に１０
０μＡのオーダの電流を与える。ヒューズ４０はほとん
ど切断されかけている場合、この電流ではヒューズ４０
は完全なようにみえる。ヒューズ４０のほとんど切断さ
れかけた状態の結果、ヒューズ回路２２の出力８４に与
えられた信号はリセット入力７６での制御信号の印加に
応答して変化する。このような変化が検出されると、装
置１０を含む集積回路素子（図示せず）は廃棄されるだ
ろう。
【００３７】図３はこの発明の方法の好ましい実施例を
表わすフロー図である。この方法はステップ１００でス
タートする。ステップ１０２で、この発明の方法が用い
られる集積回路素子の、予め定められた回路パラメータ
が評価される。予め定められた回路パラメータのすべて
がそれらのそれぞれの予め定められた許容範囲内にある
場合は、集積回路素子をトリミングする必要はない（つ
まり、どのヒューズも切断する必要はない）。その場合
は、「ＮＯ」分岐がステップ１０２からフロー経路１０
４に沿ってとられて、この方法はステップ１２６で終結
する。１つまたはそれより多い回路パラメータが予め定
められた許容範囲外にある場合は、ステップ１０２から
「ＹＥＳ」分岐がとられてフロー経路１０６がとられ
る。
表わすフロー図である。この方法はステップ１００でス
タートする。ステップ１０２で、この発明の方法が用い
られる集積回路素子の、予め定められた回路パラメータ
が評価される。予め定められた回路パラメータのすべて
がそれらのそれぞれの予め定められた許容範囲内にある
場合は、集積回路素子をトリミングする必要はない（つ
まり、どのヒューズも切断する必要はない）。その場合
は、「ＮＯ」分岐がステップ１０２からフロー経路１０
４に沿ってとられて、この方法はステップ１２６で終結
する。１つまたはそれより多い回路パラメータが予め定
められた許容範囲外にある場合は、ステップ１０２から
「ＹＥＳ」分岐がとられてフロー経路１０６がとられ
る。
【００３８】この方法はステップ１０８で継続し、ここ
で制御回路３０（図１）はヒューズ回路２２、２４およ
び２６を可能化する。制御回路３０は、それぞれのヒュ
ーズ回路２２、２４、２６のＥＮＢ入力５８（図２）で
制御信号を与えることにより、ヒューズ回路２２、２４
および２６を可能化する。この方法はステップ１１０で
継続され、ここで制御回路３０は選択されたヒューズ回
路２２、２４、２６の切断入力５６で制御信号を与える
ことにより、選択されたヒューズ４０を切断する。
で制御回路３０（図１）はヒューズ回路２２、２４およ
び２６を可能化する。制御回路３０は、それぞれのヒュ
ーズ回路２２、２４、２６のＥＮＢ入力５８（図２）で
制御信号を与えることにより、ヒューズ回路２２、２４
および２６を可能化する。この方法はステップ１１０で
継続され、ここで制御回路３０は選択されたヒューズ回
路２２、２４、２６の切断入力５６で制御信号を与える
ことにより、選択されたヒューズ４０を切断する。
【００３９】ステップ１１２で、制御信号がそれぞれの
ヒューズ回路２２、２４、２６のＥＮＢ入力５８に与え
られて、それぞれのヒューズ回路２２、２４、２６の作
動電流源６２を可能化しそれぞれのヒューズ回路２２、
２４、２６のコンパレータ６８がそれぞれのヒューズ回
路２２、２４、２６のヒューズ４０の状態を検出できる
ようにする。ステップ１１４で、制御信号がそれぞれの
ヒューズ回路２２、２４、２６のリセット入力７６に与
えられて、それによりそれぞれのヒューズ回路２２、２
４、２６のテスト電流源６４はそれぞれのヒューズ４０
にテスト電流を与える。ステップ１１６で、コンパレー
タ６８はそれぞれのヒューズ４０の状態を検出する。ス
テップ１１８では、作動電流に応答してヒューズ回路２
２、２４、２６の各々により発生される値とテスト電流
に応答してヒューズ回路２２、２４、２６の各々により
発生される値との間で変化が検出されれば、「ＹＥＳ」
分岐がステップ１１８からとられ、フロー経路１２０を
辿って、集積回路素子は機能しないとして拒否される。
このような変化が検出されない場合は、「ＮＯ」分岐が
とられ、フロー経路１２２を辿る。ステップ１２４で、
ヒューズ回路２２、２４、２６のＥＮＢ入力５８に供給
された制御信号はデアサートされ、それによりヒューズ
回路２２、２４、２６の、それぞれの不能化スイッチ４
６は閉じ、印加された電圧をそれぞれのヒューズ４０の
各々から除去する。この方法はステップ１２６で終結す
る。
ヒューズ回路２２、２４、２６のＥＮＢ入力５８に与え
られて、それぞれのヒューズ回路２２、２４、２６の作
動電流源６２を可能化しそれぞれのヒューズ回路２２、
２４、２６のコンパレータ６８がそれぞれのヒューズ回
路２２、２４、２６のヒューズ４０の状態を検出できる
ようにする。ステップ１１４で、制御信号がそれぞれの
ヒューズ回路２２、２４、２６のリセット入力７６に与
えられて、それによりそれぞれのヒューズ回路２２、２
４、２６のテスト電流源６４はそれぞれのヒューズ４０
にテスト電流を与える。ステップ１１６で、コンパレー
タ６８はそれぞれのヒューズ４０の状態を検出する。ス
テップ１１８では、作動電流に応答してヒューズ回路２
２、２４、２６の各々により発生される値とテスト電流
に応答してヒューズ回路２２、２４、２６の各々により
発生される値との間で変化が検出されれば、「ＹＥＳ」
分岐がステップ１１８からとられ、フロー経路１２０を
辿って、集積回路素子は機能しないとして拒否される。
このような変化が検出されない場合は、「ＮＯ」分岐が
とられ、フロー経路１２２を辿る。ステップ１２４で、
ヒューズ回路２２、２４、２６のＥＮＢ入力５８に供給
された制御信号はデアサートされ、それによりヒューズ
回路２２、２４、２６の、それぞれの不能化スイッチ４
６は閉じ、印加された電圧をそれぞれのヒューズ４０の
各々から除去する。この方法はステップ１２６で終結す
る。
【００４０】上記のことからわかるように、この発明
は、（抵抗器１６ａ−１６ｈを含む）複数の回路分岐を
出力ノード２０と選択的に結合するための電気回路とと
もに使用するための方法および装置を提供する。（抵抗
器１６ａ−１６ｈを含む）回路分岐を出力ノード２０と
選択的に結合するための活性化信号を発生するために、
１つまたはそれより多いヒューズ４０が遮断されていな
い状態から遮断された状態に移行するかもしれない。こ
の発明は、プラスチックパッケージに封じ込められる集
積回路素子とともに使用されるとき、集積回路素子にお
けるヒューズ４０が封じ込めの後でオンチップ回路のみ
を用いて切断できるという点で、特に有用性を有する。
加えて、この発明はオンチップヒューズ４０のほとんど
切断されかけた状態を判断するためのテストを可能にす
る。そのようなほとんど切断されかけたヒューズ４０を
有する素子はヒューズ再成長による信頼性の問題を取除
くために廃棄されるであろう。また、この発明は、ヒュ
ーズ再成長の可能性を取除くために、ヒューズ切断およ
びヒューズ読出動作の間を除いて、すべてのヒューズ４
０の第１の端部４１と第２の端部４３との短絡を提供す
る。
は、（抵抗器１６ａ−１６ｈを含む）複数の回路分岐を
出力ノード２０と選択的に結合するための電気回路とと
もに使用するための方法および装置を提供する。（抵抗
器１６ａ−１６ｈを含む）回路分岐を出力ノード２０と
選択的に結合するための活性化信号を発生するために、
１つまたはそれより多いヒューズ４０が遮断されていな
い状態から遮断された状態に移行するかもしれない。こ
の発明は、プラスチックパッケージに封じ込められる集
積回路素子とともに使用されるとき、集積回路素子にお
けるヒューズ４０が封じ込めの後でオンチップ回路のみ
を用いて切断できるという点で、特に有用性を有する。
加えて、この発明はオンチップヒューズ４０のほとんど
切断されかけた状態を判断するためのテストを可能にす
る。そのようなほとんど切断されかけたヒューズ４０を
有する素子はヒューズ再成長による信頼性の問題を取除
くために廃棄されるであろう。また、この発明は、ヒュ
ーズ再成長の可能性を取除くために、ヒューズ切断およ
びヒューズ読出動作の間を除いて、すべてのヒューズ４
０の第１の端部４１と第２の端部４３との短絡を提供す
る。
【００４１】ここで与えられた詳細な図面および具体的
な実施例はこの発明の好ましい実施例を記述するものだ
が、それらは例示を目的とするものであること、この発
明の装置は開示される詳細および条件のみに限定されな
いことおよび様々な変更が前掲の特許請求の範囲により
定義されるこの発明の精神から逸脱することなくそこに
なされてもよいことを理解されたい。
な実施例はこの発明の好ましい実施例を記述するものだ
が、それらは例示を目的とするものであること、この発
明の装置は開示される詳細および条件のみに限定されな
いことおよび様々な変更が前掲の特許請求の範囲により
定義されるこの発明の精神から逸脱することなくそこに
なされてもよいことを理解されたい。
【図１】この発明の装置の好ましい実施例の概略図であ
る。
る。
【図２】この発明に従う、図１のヒューズ回路の概略図
である。
である。
【図３】この発明の方法の好ましい実施例を示すフロー
図である。
図である。
２２ ヒューズ回路 ２４ ヒューズ回路 ２６ ヒューズ回路 ３０ 制御回路 ４４ ヒューズ読出回路 ５４ 切断スイッチ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 // Ｈ０１Ｈ 85/00 Ｔ 7161−5Ｇ (72)発明者 ミキ・モヤル アメリカ合衆国、78758 テキサス州、オ ースティン、ペニー・レーン、2600、ナン バー・209 (72)発明者 トーマス・ブレナン アメリカ合衆国、78745 テキサス州、オ ースティン、スパーソン・レーン、1211 (72)発明者 ゲネ・バンス アメリカ合衆国、78758 テキサス州、オ ースティン、ハントリッジ、902
Claims (27)
- 【請求項１】 電気回路とともに使用するための装置で
あって、前記回路は複数の回路素子を含み、前記複数の
回路素子は前記回路内の前記複数の回路素子のうちの少
なくとも１つのそれぞれの回路素子の切換え可能な電気
的結合のために配置され、前記少なくとも１つのそれぞ
れの回路素子はコードに応答して前記コードが第１の値
を有するとき前記少なくとも１つのそれぞれの回路素子
は前記少なくとも１つのそれぞれの回路素子を前記回路
内に電気的に含むようにし、前記コードが第２の値を有
するとき前記少なくとも１つのそれぞれの回路素子を前
記回路から電気的に排除し、前記装置はさらに、 電気的に遮断可能な回路素子を含み、前記遮断可能回路
素子は装置内のある位置に電位を確立し、前記電位は前
記遮断可能回路素子が遮断された状態にあるとき第１の
電位レベルにあり、前記電位は前記遮断可能回路素子が
遮断されていない状態にあるとき第２の電位レベルにあ
り、さらに、 前記遮断可能回路素子に作動的に接続されるレベル読出
ユニットを含み、前記レベル読出ユニットは前記電位が
前記第１の電位レベルにあるとき前記第１の値および前
記第２の値のうちの一方で前記コードを発生し、前記レ
ベル読出ユニットは前記電位が前記第２の電位レベルに
あるとき前記第１の値および前記第２の値のうちの他方
で前記コードを発生し、さらに、 前記遮断可能回路素子と作動的に接続される状態変更ユ
ニットを含み、前記状態変更ユニットは第１の制御信号
に応答して前記遮断可能回路素子を前記遮断されていな
い状態から前記遮断された状態に変更するように構成さ
れ、さらに、 前記状態変更ユニットと作動的に接続される制御回路を
含み、前記制御回路は前記第１の制御信号を発生する、
装置。 - 【請求項２】 前記レベル読出ユニットはテストレベル
読出素子と動作レベル読出素子とを含み、前記テストレ
ベル読出素子は第２の制御信号に応答して前記遮断可能
回路素子にテスト信号を与え、前記テストレベル読出素
子は前記電位が予め選択された電位レベルにあるとき第
１のテスト値で前記コードを発生させ、前記予め選択さ
れた電位レベルは前記第１の電位レベルおよび前記第２
の電位レベルのうちの一方であり、前記テストレベル読
出素子は前記電位が前記予め選択された電位レベルと予
め選択された量だけ異なるとき第２のテスト値で前記コ
ードを発生し、前記動作レベル読出素子は第３の制御信
号に応答して前記遮断可能回路素子に動作信号を与え、
前記動作レベル読出素子は前記電位が前記第１の電位レ
ベルおよび前記第２の電位レベルのうちの一方にあると
き第１の動作値で前記コードを発生し、前記動作レベル
読出素子は前記電位が前記第１の電位レベルおよび第２
の電位レベルのうちの他方にあるとき第２の動作値で前
記コードを発生し、前記制御回路は前記テストレベル読
出素子および前記動作レベル読出素子に作動的に接続さ
れ、前記制御回路は前記第２の制御信号および前記第３
の制御信号を発生する、請求項１に記載の、電気回路と
ともに使用するための装置。 - 【請求項３】 前記制御回路に作動的に接続される切換
可能素子をさらに含み、前記切換可能素子は第１の値を
有する前記第３の制御信号に応答して電気的に閉じて前
記第２の電位レベルに前記電位を確立し、前記切換可能
素子は第２の値を有する前記第３の制御信号に応答して
電気的に開いて前記第１の電位レベルに前記電位を確立
し、前記動作レベル読出素子は前記第３の制御信号が前
記第２の値を有するとき前記動作信号を前記遮断可能回
路素子に与える、請求項２に記載の、電気回路とともに
使用するための装置。 - 【請求項４】 前記レベル読出ユニットに作動的に接続
され前記コードを受けるためのデコーダ回路をさらに含
み、前記デコーダ回路は前記コードをデコードして複数
の活性化信号を生じ、前記複数の回路素子のそれぞれの
回路素子の各々は前記デコーディング回路に結合され前
記複数の活性化信号のうちのそれぞれの活性化信号を受
け前記それぞれの活性化信号に応答して前記回路内に前
記それぞれの回路素子の各々を電気的に含む、請求項３
に記載の、電気回路とともに使用するための装置。 - 【請求項５】 前記制御回路は予め定められた、命令の
プログラムに応答して前記第１の制御信号、前記第２の
制御信号および前記第３の制御信号を発生する、請求項
３に記載の、電気回路とともに使用するための装置。 - 【請求項６】 前記状態変更ユニットは第１の動作の間
に前記遮断可能回路素子を前記遮断された状態に変化さ
せ、前記レベル読出ユニットは第２の動作の間に前記コ
ードを発生し、前記切換可能素子は第３の動作の間に閉
じて前記第２の電位レベルに前記電位を確立する、請求
項５に記載の、電気回路とともに使用するための装置。 - 【請求項７】 前記遮断可能回路素子は前記位置に結合
された第１の端子と、第２の端子とを含み、前記遮断可
能回路素子は前記第１の端子と前記第２の端子との間に
電流を伝導し、前記遮断可能回路素子は前記電流が予め
定められたしきい値を超えると前記遮断されていない状
態から前記遮断された状態に変化する、請求項６に記載
の、電気回路とともに使用するための装置。 - 【請求項８】 前記切換可能素子は前記第１の端子およ
び前記第２の端子に結合され、前記切換可能素子は前記
第１の値を有する前記第３の制御信号に応答して前記第
１の端子を前記第２の端子と電気的に結合する、請求項
７に記載の、電気回路とともに使用するための装置。 - 【請求項９】 前記動作レベル読出素子は前記第１の端
子と結合される第１の電流源を含み、前記切換可能素子
が電気的に開いているとき前記動作信号は前記第１の電
流源によって前記第１の端子で前記遮断可能回路素子に
与えられる第１の電流を含む、請求項８に記載の、電気
回路とともに使用するための装置。 - 【請求項１０】 前記テストレベル読出素子は前記第１
の端子と結合される第２の電流源を含み、前記切換可能
素子が電気的に開いているとき前記テスト信号は前記第
２の電流源によって前記第１の端子で前記遮断可能回路
素子に与えられる第２の電流を含む、請求項９に記載
の、電気回路とともに使用するための装置。 - 【請求項１１】 前記状態変更ユニットは、前記第１の
端子に結合され、前記切換可能素子が電気的に開いてい
るとき、前記第１の端子で前記遮断可能回路素子に第３
の電流を与えるための第３の電流源を含み、前記第３の
電流は前記予め定められたしきい値を超える、請求項１
０に記載の、電気回路とともに使用するための装置。 - 【請求項１２】 前記遮断可能回路素子は前記第１の端
子と前記第２の端子との間に結合されるヒューズを含
み、前記ヒューズは前記遮断可能回路素子が前記遮断さ
れていない状態にあるとき前記第１、第２および第３の
電流の少なくとも１つを伝導するように適合される、請
求項１１に記載の、電気回路とともに使用するための装
置。 - 【請求項１３】 前記レベル読出ユニットは前記第１の
端子と結合される第１の入力と予め定められた電位と結
合される第２の入力とを有するコンパレータを含み、前
記電位が実質的に前記第１の電位レベルにあるとき前記
コンパレータは前記第１の値および前記第２の値の一方
で前記コードを発生し、前記電位が実質的に前記第２の
電位レベルにあるとき前記コンパレータは前記第１の値
および前記第２の値の他方で前記コードを発生する、請
求項１２に記載の、電気回路とともに使用するための装
置。 - 【請求項１４】 電気回路とともに使用するための装置
であって、前記電気回路は複数の回路素子を含み、前記
複数の回路素子は複数の活性化信号に応答して複数の回
路分岐を出力ノードに選択的に結合するための複数のス
イッチング手段を含み、前記複数のスイッチング素子の
うちのそれぞれのスイッチング素子は各々前記複数の活
性化信号のうちの関連する活性化信号が第１の値を有す
るとき前記複数の回路分岐のうちの関連するそれぞれの
回路分岐を前記出力ノードと結合させ、前記それぞれの
スイッチング素子は各々前記関連する活性化信号が第２
の値を有するとき前記関連するそれぞれの回路分岐を前
記出力ノードから切離し、 前記装置は、 回路を遮断するための遮断手段を含み、前記遮断手段は
装置内でノードに電位を確立し、前記遮断手段は第１の
電位レベルで前記電位を確立するための遮断された状態
と第２の電位レベルで前記電位を確立するための遮断さ
れていない状態とを有し、さらに、 前記遮断手段に作動的に接続され、前記電位を検知して
前記電位が前記第１の電位レベルにあるとき第１の値ま
たは第２の値のうちの一方の値を有するコードを発生す
るための検知手段を含み、前記検知手段は前記電位が前
記第２の電位レベルにあるとき前記第１の値および前記
第２の値のうちの他方の値で前記コードを発生し、さら
に、 前記遮断手段に作動的に接続され、第１の制御信号に応
答して前記遮断手段を前記遮断されていない状態から前
記遮断された状態に変化させるための状態変更手段と、 前記状態変更手段と作動的に接続され、前記第１の制御
信号を発生するための制御手段と、 前記検知手段と作動的に接続され、前記検知手段から前
記コードを受けて前記複数の活性化信号を発生するため
のデコーダ手段とを含む、装置。 - 【請求項１５】 前記検知手段はテストレベル読出手段
を含み、前記テストレベル読出手段は第２の制御信号に
応答して前記遮断手段にテスト信号を与え、前記テスト
レベル読出手段は前記電位が予め選択された電位レベル
にあるとき第１のテスト値で前記コードを発生し、前記
予め選択された電位レベルは前記第１の電位レベルまた
は前記第２の電位レベルのちうちの一方であり、前記テ
ストレベル読出手段は前記電位が前記予め選択された電
位と予め定められた量だけ異なるとき第２のテスト値で
前記コードを発生し、前記制御手段は前記テストレベル
読出手段と作動的に接続され、前記制御手段は前記第２
の制御信号を発生する、請求項１４に記載の、電気回路
とともに使用するための装置。 - 【請求項１６】 前記検知手段は動作レベル読出手段を
さらに含み、前記動作レベル読出手段は第３の制御信号
に応答して前記遮断手段に動作信号を与え、前記動作レ
ベル読出手段は前記電位が前記第１の電位レベルまたは
前記第２の電位レベルのうちの一方にあるとき第１の動
作値で前記コードを発生し、前記動作レベル読出手段は
前記電位が前記第１の電位レベルまたは前記第２の電位
レベルのうちの他方のレベルにあるとき第２の動作値で
前記コードを発生し、前記制御手段は前記レベル読出手
段と作動的に結合し、前記制御手段は前記第３の制御信
号を発生する、請求項１４に記載の、電気回路とともに
使用するための装置。 - 【請求項１７】 前記遮断手段は前記ノードと結合され
る第１の端子、および第２の端子を含み、前記遮断手段
は前記第１の端子と前記第２の端子との間に電流を伝導
し、前記遮断手段は前記電流が予め定められたしきい値
を超えるとき前記遮断されていない状態から前記遮断さ
れた状態に変化する、請求項１６に記載の、電気回路と
ともに使用するための装置。 - 【請求項１８】 装置は前記制御手段と作動的に接続さ
れ、第１の値を有する前記第３の信号に応答して電気的
に閉じて前記第２の電位レベルで前記電位を確立する切
換可能手段をさらに含み、前記切換可能手段は第２の値
を有する前記第３の制御信号に応答して電気的に開いて
前記第１の電位レベルで前記電位を確立し、前記動作レ
ベル読出手段は前記第３の制御信号が前記第２の値を有
するとき前記動作信号を前記遮断手段に与える、請求項
１７に記載の、電気回路とともに使用するための装置。 - 【請求項１９】 前記状態変更手段は、前記第１の端子
に結合され、前記切換可能手段が電気的に開くとき前記
第１の端子で前記遮断手段に第１の電流を与えるための
第１電流源を含み、前記第１の電流は前記予め定められ
たしきい値を超える、請求項１８に記載の、電気回路と
ともに使用するための装置。 - 【請求項２０】 動作レベル読出手段は、前記第１の端
子に結合され、前記切換可能手段が電気的に開くとき前
記遮断手段に前記動作信号を与えるための第２の電流源
を含み、前記動作信号は前記第１の端子で前記第２の電
流源によって前記遮断手段に与えられる第２の電流を含
む、請求項１９に記載の、電気回路とともに使用するた
めの装置。 - 【請求項２１】 前記第１の電流源手段は第１の動作の
間に前記第１の電流を前記遮断手段に与え、前記第２の
電流源手段は第２の動作の間に前記第２の電流を前記遮
断手段に与え、前記スイッチング手段は第３の動作の間
に電気的に閉じて前記第２の電位レベルで前記電位を確
立する、請求項２０に記載の、電気回路とともに使用す
るための装置。 - 【請求項２２】 前記制御手段は予め定められた、命令
のプログラムに応答して前記第１の制御信号、前記第２
の制御信号および前記第３の制御信号を発生する、請求
項２１に記載の、電気回路とともに使用するための装
置。 - 【請求項２３】 前記テストレベル読出手段は、第１の
端子に結合され、スイッチング手段が電気的に開くとき
前記テスト信号を与えるための第３の電流源手段を含
み、前記テスト信号は前記第１の端子で前記遮断手段に
与えられる第３の電流を含む、請求項２２に記載の、電
気回路とともに使用するための装置。 - 【請求項２４】 前記検知手段は、前記遮断手段に結合
され、前記電位を検知するための第１の入力および予め
定められた電位レベルに結合される第２の入力を有する
コンパレータ手段を含み、前記コンパレータ手段は前記
電位と前記予め定められた電位レベルとを比較し、前記
検知手段は前記電位が前記予め定められた電位レベルよ
りも大きいとき前記第１の値および前記第２の値のうち
一方の値で前記コードを発生し、前記検知手段は前記電
位が前記予め定められた電位レベルよりも小さいとき前
記第１の値および前記第２の値のうち他方の値で前記コ
ードを発生する、請求項２３に記載の、電気回路ととも
に使用するための装置。 - 【請求項２５】 複数の回路分岐の少なくとも１つを出
力ノードと選択的に結合するための方法であって、前記
複数の回路分岐のうちのそれぞれの回路分岐の各々は複
数のスイッチング素子のうちのそれぞれのスイッチング
素子を含み、前記それぞれのスイッチング素子は複数の
活性化信号のうちのそれぞれの活性化信号に応答して前
記それぞれの回路分岐を各々前記出力ノードと電気的に
結合し、前記それぞれのスイッチング素子の各々は前記
それぞれの活性化信号が第１の値を有するとき前記それ
ぞれの回路分岐を前記出力ノードと結合し、前記それぞ
れのスイッチング素子の各々は前記それぞれの活性化信
号が第２の値を有するとき前記出力ノードから前記それ
ぞれの回路分岐を切離し、前記方法は、 電気的に遮断可能な回路素子を提供するステップを含
み、前記遮断可能回路素子はある位置に電位を確立し、
前記電位は前記遮断可能回路素子が遮断された状態にあ
るとき第１の電位レベルにあり、前記電位は前記遮断可
能回路素子が遮断されていない状態にあるとき第２の電
位レベルにあり、さらに、 前記第１の電位レベルまたは前記第２の電位レベルの一
方で前記電位を検出するステップと、 前記電位が前記第１の電位レベルにあるとき第１の値お
よび第２の値の一方の値でコードを発生し、前記電位が
前記第２の電位レベルにあるとき前記第１の値および前
記第２の値のうちの他方の値で前記コードを発生するス
テップと、 前記コードをデコードして前記複数の活性化信号を発生
するステップとを含む、方法。 - 【請求項２６】 前記電気的に遮断可能な回路素子にテ
スト信号を与えるステップと、第１のテスト値で前記コ
ードを発生するステップと、前記遮断可能回路素子に動
作信号を与えるステップと、第２のテスト値で前記コー
ドを発生するステップと、前記第１のテスト値と前記第
２のテスト値とを比較するステップとをさらに含む、請
求項２５に記載の、複数の回路分岐の少なくとも１つを
出力ノードに選択的に結合するための方法。 - 【請求項２７】 前記テスト信号は第１の電流を含み、
前記動作信号は第２の電流を含む、請求項２６に記載
の、複数の回路分岐の少なくとも１つを出力ノードに選
択的に結合するための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US149191 | 1993-11-08 | ||
| US08/149,191 US5384727A (en) | 1993-11-08 | 1993-11-08 | Fuse trimming in plastic package devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183387A true JPH07183387A (ja) | 1995-07-21 |
Family
ID=22529160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272463A Withdrawn JPH07183387A (ja) | 1993-11-08 | 1994-11-07 | 電気回路とともに使用するための装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5384727A (ja) |
| EP (1) | EP0652567A3 (ja) |
| JP (1) | JPH07183387A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073928A (ja) * | 2005-09-02 | 2007-03-22 | Renei Kagi Kofun Yugenkoshi | プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置 |
| JP2007109803A (ja) * | 2005-10-12 | 2007-04-26 | Freescale Semiconductor Inc | トリミング回路、電子回路及びトリミング制御システム |
| JP2012138443A (ja) * | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3083547B2 (ja) * | 1990-07-12 | 2000-09-04 | 株式会社日立製作所 | 半導体集積回路装置 |
| WO1996013003A1 (en) * | 1994-10-19 | 1996-05-02 | Micron Technology, Inc. | An efficient method for obtaining usable parts from a partially good memory integrated circuit |
| US5680360A (en) * | 1995-06-06 | 1997-10-21 | Integrated Device Technology, Inc. | Circuits for improving the reliablity of antifuses in integrated circuits |
| KR0149259B1 (ko) * | 1995-06-30 | 1998-10-15 | 김광호 | 반도체 메모리 장치의 퓨즈 시그너쳐 회로 |
| US5731733A (en) * | 1995-09-29 | 1998-03-24 | Intel Corporation | Static, low current sensing circuit for sensing the state of a fuse device |
| US5731760A (en) * | 1996-05-31 | 1998-03-24 | Advanced Micro Devices Inc. | Apparatus for preventing accidental or intentional fuse blowing |
| US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
| US5838076A (en) * | 1996-11-21 | 1998-11-17 | Pacesetter, Inc. | Digitally controlled trim circuit |
| US6014052A (en) * | 1997-09-29 | 2000-01-11 | Lsi Logic Corporation | Implementation of serial fusible links |
| US6021078A (en) * | 1998-01-27 | 2000-02-01 | Motorola, Inc. | Fuse circuit and method therefor which minimizes fuse grow back effect |
| US5973977A (en) * | 1998-07-06 | 1999-10-26 | Pmc-Sierra Ltd. | Poly fuses in CMOS integrated circuits |
| US6323111B1 (en) | 1999-10-28 | 2001-11-27 | Agere Systems Guardian Corp | Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation |
| EP1104935A1 (en) * | 1999-12-01 | 2001-06-06 | STMicroelectronics S.r.l. | An integrated device with trimming elements |
| US6396759B1 (en) * | 2000-04-28 | 2002-05-28 | Agere Systems Guardian Corp. | Semiconductor device with test fuse links, and method of using the test fuse links |
| US6342807B1 (en) * | 2000-06-26 | 2002-01-29 | Microchip Technology Incorporated | Digital trimming of analog components using non-volatile memory |
| US6906557B1 (en) * | 2000-06-30 | 2005-06-14 | Intel Corporation | Fuse sense circuit |
| KR100464945B1 (ko) * | 2000-12-30 | 2005-01-05 | 주식회사 하이닉스반도체 | 내부전압 레벨 트리밍 발생 장치의 퓨즈셋 박스 |
| US6654304B1 (en) * | 2002-06-25 | 2003-11-25 | Analog Devices, Inc. | Poly fuse trim cell |
| US6678185B1 (en) | 2002-09-13 | 2004-01-13 | Analog Devices, Inc. | Programmable non-volatile data storage circuit and a method for programming a non-volatile data storage circuit |
| US20050133882A1 (en) * | 2003-12-17 | 2005-06-23 | Analog Devices, Inc. | Integrated circuit fuse and method of fabrication |
| US7307529B2 (en) * | 2004-12-17 | 2007-12-11 | Impinj, Inc. | RFID tags with electronic fuses for storing component configuration data |
| US20060133140A1 (en) * | 2004-12-17 | 2006-06-22 | Vadim Gutnik | RFID tags storing component configuration data in non-volatile memory and methods |
| US7283390B2 (en) | 2004-04-21 | 2007-10-16 | Impinj, Inc. | Hybrid non-volatile memory |
| US8111558B2 (en) * | 2004-05-05 | 2012-02-07 | Synopsys, Inc. | pFET nonvolatile memory |
| US7009443B2 (en) * | 2004-06-07 | 2006-03-07 | Standard Microsystems Corporation | Method and circuit for fuse programming and endpoint detection |
| US7224633B1 (en) * | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
| CN100505102C (zh) * | 2005-12-29 | 2009-06-24 | 富晶半导体股份有限公司 | 熔丝修整电路与其操作方法 |
| DE102006001729A1 (de) | 2006-01-13 | 2007-07-19 | Robert Bosch Gmbh | Baugruppe mit mechanisch unzugänglicher oder schwer zugänglicher Schaltung sowie Verfahren zur Umschaltung des Betriebszustandes einer Baugruppe |
| US8122307B1 (en) | 2006-08-15 | 2012-02-21 | Synopsys, Inc. | One time programmable memory test structures and methods |
| DE102007030799A1 (de) | 2007-07-03 | 2009-01-08 | Robert Bosch Gmbh | Baugruppe mit einem irreversibel änderbaren elektrischen Bauteil sowie Verfahren zur Umschaltung des Betriebszustands der Baugruppe |
| US7894261B1 (en) | 2008-05-22 | 2011-02-22 | Synopsys, Inc. | PFET nonvolatile memory |
| CN101794249B (zh) * | 2009-03-06 | 2012-02-08 | 威盛电子股份有限公司 | 微处理器及初始化微处理器的方法 |
| CN102323845B (zh) * | 2011-06-07 | 2013-06-12 | 无锡中星微电子有限公司 | 修调控制电路 |
| US8349666B1 (en) * | 2011-07-22 | 2013-01-08 | Freescale Semiconductor, Inc. | Fused buss for plating features on a semiconductor die |
| JP2013110368A (ja) * | 2011-11-24 | 2013-06-06 | Sharp Corp | 半導体集積回路およびそれを用いた光センサ機器 |
| US9093336B2 (en) | 2013-02-12 | 2015-07-28 | Texas Instruments Incorporated | Determining optimum code from default, programmable, and test trim codes |
| US10304645B2 (en) * | 2015-12-09 | 2019-05-28 | Fuji Electric Co., Ltd. | Trimming apparatus |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698589A (en) * | 1986-03-21 | 1987-10-06 | Harris Corporation | Test circuitry for testing fuse link programmable memory devices |
| US4935645A (en) * | 1988-03-02 | 1990-06-19 | Dallas Semiconductor Corporation | Fusing and detection circuit |
| US4937465A (en) * | 1988-12-08 | 1990-06-26 | Micron Technology, Inc. | Semiconductor fuse blowing and verifying method and apparatus |
| US5083293A (en) * | 1989-01-12 | 1992-01-21 | General Instrument Corporation | Prevention of alteration of data stored in secure integrated circuit chip memory |
| KR930004179B1 (ko) * | 1990-05-18 | 1993-05-21 | 현대전자산업 주식회사 | 집적회로의 수정(repair) 회로 |
| JPH0468562A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | コード設定回路 |
| JPH04132089A (ja) * | 1990-09-20 | 1992-05-06 | Nec Ic Microcomput Syst Ltd | 識別コード内蔵ｅｐｒｏｍ |
| US5293564A (en) * | 1991-04-30 | 1994-03-08 | Texas Instruments Incorporated | Address match scheme for DRAM redundancy scheme |
| JP3339641B2 (ja) * | 1991-05-21 | 2002-10-28 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
-
1993
- 1993-11-08 US US08/149,191 patent/US5384727A/en not_active Expired - Lifetime
-
1994
- 1994-08-08 US US08/287,214 patent/US5412594A/en not_active Expired - Lifetime
- 1994-10-18 EP EP94307620A patent/EP0652567A3/en not_active Withdrawn
- 1994-11-07 JP JP6272463A patent/JPH07183387A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073928A (ja) * | 2005-09-02 | 2007-03-22 | Renei Kagi Kofun Yugenkoshi | プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置 |
| JP2007109803A (ja) * | 2005-10-12 | 2007-04-26 | Freescale Semiconductor Inc | トリミング回路、電子回路及びトリミング制御システム |
| JP2012138443A (ja) * | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5412594A (en) | 1995-05-02 |
| US5384727A (en) | 1995-01-24 |
| EP0652567A3 (en) | 1998-05-20 |
| EP0652567A2 (en) | 1995-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183387A (ja) | 電気回路とともに使用するための装置 | |
| KR101334819B1 (ko) | 안티퓨즈 회로 | |
| US8380768B2 (en) | Random number generator | |
| JP2821411B2 (ja) | 半導体メモリ素子 | |
| US4896055A (en) | Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics | |
| CN102117793B (zh) | 电熔丝巨集 | |
| EP0089891B1 (en) | Identification of repaired integrated circuits | |
| US20030155961A1 (en) | Redundant antifuse segments for improved programming efficiency | |
| WO2006017416A2 (en) | Programmable semi-fusible link read only memory and method of margin testing same | |
| US7606058B2 (en) | Autonomous antifuse cell | |
| JP2000031283A (ja) | シリアル・インタフェ―ス溶融を備えたヒステリシス的ヒュ―ズ制御回路 | |
| US6570806B2 (en) | System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor | |
| US5973977A (en) | Poly fuses in CMOS integrated circuits | |
| US4806793A (en) | Signature circuit responsive to an input signal | |
| US7453717B2 (en) | Three-state memory cell | |
| EP0173357B1 (en) | Binary circuit with selectable output polarity | |
| US20060244510A1 (en) | E-fuse circuit using leakage current path of transistor | |
| US6549063B1 (en) | Evaluation circuit for an anti-fuse | |
| US4199731A (en) | Reversable electrically alterable amplifier configurations | |
| US6606264B2 (en) | Programmable circuit and its method of operation | |
| US6642602B2 (en) | Self-terminating blow process of electrical anti-fuses | |
| KR20140085012A (ko) | 반도체 집적회로 및 그의 구동방법 | |
| KR20130072086A (ko) | 퓨즈 회로 및 이의 검증 방법 | |
| KR101869751B1 (ko) | 안티 퓨즈 회로 | |
| US6381115B1 (en) | Redundant electric fuses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |