JP2007109803A - トリミング回路、電子回路及びトリミング制御システム - Google Patents

トリミング回路、電子回路及びトリミング制御システム Download PDF

Info

Publication number
JP2007109803A
JP2007109803A JP2005297812A JP2005297812A JP2007109803A JP 2007109803 A JP2007109803 A JP 2007109803A JP 2005297812 A JP2005297812 A JP 2005297812A JP 2005297812 A JP2005297812 A JP 2005297812A JP 2007109803 A JP2007109803 A JP 2007109803A
Authority
JP
Japan
Prior art keywords
trimming
circuit
trim
fuse
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005297812A
Other languages
English (en)
Other versions
JP5014609B2 (ja
Inventor
Konosuke Taki
幸之助 瀧
Hideki Fukazawa
秀貴 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to JP2005297812A priority Critical patent/JP5014609B2/ja
Priority to US11/548,853 priority patent/US7679373B2/en
Publication of JP2007109803A publication Critical patent/JP2007109803A/ja
Application granted granted Critical
Publication of JP5014609B2 publication Critical patent/JP5014609B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】トリミングができないリスクの低減を図り、確実にトリミングを行なうことにより、速やかに所望のデバイスを供給するためのトリミング回路、電子回路及びトリミング制御システムを提供する。
【解決手段】電源ＰＳから、セレクタ１１、抵抗、ヒューズＦが接地ＧＮＤに直列に接続される。このヒューズＦの直上には、プローブトリムを行なうためのプローブパッド２１が接続される。このセレクタ１１は、背面接続（back-to-back）された２個のｎ型ＭＯＳトランジスタから構成される。このｎ型ＭＯＳトランジスタのゲート端子にセレクタ制御回路１２が接続される。そして、ヒューズＦの電源側には、トリムセンス回路が設けられている。トリムセンス回路において、ヒューズの溶断を検知し、この検知により、各トリミング回路ＴＣに対応する素子の動作を変更する。
【選択図】図１

Description

本発明は、例えば半導体装置などの電子回路に用いられ、その電気的特性を調整するために用いるトリミング回路、電子回路及びトリミング制御システムに関する。
半導体集積回路において、所望の動作や調整を設定するために、ヒューズを備えた回路を設ける場合がある。例えば、半導体装置などの電子回路の特性を調整するために、トランジスタのスイッチ動作により抵抗値を変化させるトリミング回路が用いられている。このトリミング回路には、そのスイッチ動作を行なわせるためのヒューズ回路が設けられている。このヒューズ回路は、複数のヒューズの未溶断・溶断により、このヒューズに対応する各トリムセンス回路のトランジスタのスイッチ動作を制御する。
従来、このようなトリミングを行なう場合、プローブトリムを行なうことが多い（例えば、特許文献１参照。）。このプローブトリムにおいては、トリミング回路にプローブパッドを設ける。そして、このプローブパッドに電流を供給し、ヒューズを切断する。そして、ヒューズ溶断により、後段のトリムセンス回路を介して接続される抵抗等の調整を行なう。このプローブトリムは、確実にヒューズを切断することができる点では優れている。
しかし、パッケージ後に半導体素子の特性が変化してしまう場合がある。例えば、モールド後にチップにかかるストレス等により、バンドギャップが変化してしまうアッセンブリーシフトが生じる場合がある。この場合、レファレンス電源等においては電圧が変化してしまうという問題がある。
そこで、パッケージ後にトリミングを行なうパッケージトリムが採用されつつある。このパッケージトリムでは、図２に示すように、接地されたヒューズＦに電流供給回路３０が接続されている。この電流供給回路３０は、電源ＰＳに接続されたｎ型ＭＯＳトランジスタＴ１、抵抗、ダイオードＤ１が直列接続される。このｎ型ＭＯＳトランジスタＴ１のゲート端子はセレクタ制御回路１２に接続される。このセレクタ制御回路１２により、溶断するヒューズＦを選択する。また、ダイオードＤ１は、ＥＳＤ（electrostatic discharge：静電破壊）保護において、電流の逆流によるヒューズＦの溶断を防止するために用
いられる。
そして、セレクタ制御回路１２により、溶断するヒューズＦを特定し、ｎ型ＭＯＳトランジスタＴ１をＯＮさせることにより、電源ＰＳから供給された電流により、トリミングを行なう。この方法では、パッケージ後にトリミングを行なうため、アッセンブリーシフト等を再調整することができる。
特開２００４−２１４５８０号公報（図１）
このパッケージトリムでは、電流供給回路を設けて、ヒューズに電流を供給して溶断を行なう。この場合、ヒューズ溶断には所定値以上の電流が必要であるが、電流供給回路やヒューズ等の特性（例えば、ヒューズ抵抗のバラツキ等）によって十分な電流を確保できない場合がある。
特に、パッケージトリムは、プロセス依存性が大きい。従って、新しいプロセスにより
、デバイスを製造した電流供給回路やヒューズ等の特性の揺らぎにより、十分にトリミングができない場合がある。
本発明は、上記課題を解決するためになされたものであり、その目的は、トリミングができないリスクの低減を図り、確実にトリミングを行なうことにより、速やかに所望のデバイスを供給することができるトリミング回路、電子回路及びトリミング制御システムを提供することにある。
本発明によれば、電源と接地との間に、ヒューズを設け、このヒューズの溶断を検知するトリムセンス回路を接続するトリミング回路であって、前記ヒューズの電源側に、プローブトリムを行なうためのプローブパッドと、パッケージトリムを行なうためのトリミング選択手段とを設けたことを要旨とする。これにより、プローブパッドを用いたプローブトリムと、トリミング選択手段を用いたパッケージトリムにより、確実にトリミングを行なうことができる。
本発明によれば、前記トリミング選択手段は、背面接続された２個のトランジスタと、前記トランジスタの制御端子に接続された制御手段とから構成したことを要旨とする。これにより、ＥＳＤ保護を図りながら、ヒューズを溶断するための電流供給に必要な電圧の低減を図ることができる。更に、プローブトリムを行なう場合、プローブパッドに印加する電圧の極性の自由度を大きくすることができる。更に、プローブトリムを行なう場合に、パッケージトリム用の電源に対して逆流を抑止することができる。
本発明によれば、前記トランジスタは、ｎ型ＭＯＳトランジスタを用いて構成することができる。
本発明によれば、トリミング回路と、前記トリミング回路毎に対応させたトリムセンス回路を接続したことを要旨とする。これにより、プローブパッドを用いたプローブトリムと、トリミング選択手段を用いたパッケージトリムにより、トリミングができないリスクの低減を図ることができる。従って、確実にトリミングを行なうことにより、速やかに所望のデバイスを供給することができる。
本発明によれば、トリミング実行手段を備えたウエハテスタ装置とパッケージテスタ装置と、共通したプロセスにおいて製造されるロット特定情報と、このロットにおいて用いられるトリミング回路を特定する回路特定情報を記憶するトリミング管理データ記憶手段とを備えたトリミング制御システムであって、パッケージテスタ装置が、トリミング回路におけるパッケージトリムの結果を測定し、前記パッケージトリム不良を検知した場合、このトリミング回路の位置を特定し、前記トリミング回路の位置情報をトリミング管理データ記憶手段に記録し、前記ウエハテスタ装置は、前記トリミング管理データ記憶手段に記録された後続ロットにおいて、この位置のトリミング回路においてプローブトリムを実行することを要旨とする。これにより、パッケージトリムとプローブトリムとを併用して、効率的にトリミングを行なうことができる。
本発明によれば、トリミングができないリスクの低減を図り、確実にトリミングを行なうことにより、速やかに所望のデバイスを供給することができる。
以下、本発明を具体化した実施形態を、半導体装置に搭載された基準電圧生成回路に適用するトリミング回路として説明する。この基準電圧生成回路は、複数のトリミング回路を備え、トリミング回路毎にトリムセンス回路が接続されている。本発明のトリミング回
路ＴＣの基本構成を図１に示す。このトリミング回路ＴＣは、電源ＰＳから、セレクタ１１、抵抗、ヒューズＦが接地ＧＮＤに直列に接続されている。このヒューズＦの直上には、プローブトリムを行なうためのプローブパッド２１が接続されている。
セレクタ１１は、背面（back-to-back）接続された２個のｎ型ＭＯＳトランジスタから構成される。このｎ型ＭＯＳトランジスタの制御端子としてのゲート端子にセレクタ制御回路１２が接続される。そして、セレクタ１１と、制御手段としてのセレクタ制御回路１２とは、切断するヒューズＦを選択するトリミング選択手段として機能する。
ヒューズＦの電源側には、トリムセンス回路が設けられている。トリムセンス回路において、ヒューズの溶断を検知し、この検知により、各トリミング回路ＴＣに対応する素子の動作を変更する。
次に、このトリミング回路ＴＣを用いてトリミングを行なう方法について説明する。
まず、ウエハ上で回路試験を行ない、トリミングの要否を判断する。トリミングが必要な場合には、プローブトリムを行なう。具体的には、プローブパッド２１から電流を供給し、ヒューズの切断を行なう。
プローブトリムにおいて回路の調整後、チップに分割し、モールド工程により、パッケージングを行なう。更に、パッケージにおいて回路試験を行ない、トリミングの要否を判断する。トリミングが必要な場合には、パッケージトリムを行なう。具体的には、セレクタ制御回路１２により切断するヒューズＦを選択し、セレクタ１１のトランジスタをＯＮさせて、電源ＰＳから電流を供給し、ヒューズの溶断を行なう。
ここで、パッケージトリム後に再度、回路試験を行なう。このパッケージトリムにより、十分にトリミングを行なうことができない場合には、次のウエハ上のプローブトリミングにおいて再調整を行なう。
本実施形態によれば、以下のような効果を得ることができる。
・ 上記実施形態によれば、トリミング回路ＴＣは、プローブパッド２１を備えるとともに、セレクタ制御回路１２及びセレクタ１１を備える。これにより、プローブパッド２１を用いたプローブトリムにより、確実にトリミングを行なうことができる。一方、パッケージング後のアッセンブリーシフト等の影響は、セレクタ制御回路１２及びセレクタ１１を用いたパッケージトリムにより、トリミングを行なうことができる。また、パッケージトリムによりトリミングが困難な場合には、マスク変更を行なうことなく、プローブトリムにより、速やかに是正を行なうことができる。
・ 上記実施形態によれば、セレクタ１１は背面接続された２個のｎ型ＭＯＳトランジスタから構成される。従来のように、ＥＳＤ保護のためにダイオードを用いる場合には、ダイオードの立ち上がり電圧Ｖｆ以上の電圧が必要である。本実施形態では、ＭＯＳトランジスタを用いることにより、低いソース・ドレイン間電圧Ｖｄｓを利用して電流を生成しやすくなり、ヒューズＦを溶断するための電流供給に必要な電圧の低減を図ることができる。
・ 上記実施形態によれば、セレクタ１１は背面接続された２個のｎ型ＭＯＳトランジスタから構成される。これにより、プローブパッド２１に印加する電圧の極性が限定されず、自由度を大きくすることができる。本実施形態では、マイナス電圧を印可することも可能である。また、ＭＯＳトランジスタは背面接続されるので、プローブトリムにパッケージトリム用の電源ＰＳに対して逆流を抑止することができる。
・ 上記実施形態によれば、ヒューズＦの直上にプローブパッド２１が接続される。これにより、プローブパッド２１と接地ＧＮＤとの間はヒューズＦのみになる。このため、プローブトリムを行なう場合に、ヒューズ溶断に必要最小限の電流を供給することによりトリミングを行なうことができる。
なお、上記各実施形態は以下のように変更してもよい。
○ 上記実施形態のトリミング回路ＴＣにおいては、ｎ型ＭＯＳトランジスタを用いた。これに限らず、例えば、ｐ型ＭＯＳトランジスタやバイポーラトランジスタ等、他の種類のトランジスタを用いてもよい。なお、ｐ型ＭＯＳトランジスタを用いる場合には、ＶＣＣラインを、接地電位よりも低い電位とする。
○ 上記実施形態においては、パッケージにおいて回路試験を行ない、トリミングの要否を判断する。トリミングが必要な場合には、パッケージトリムを行なう。そして、パッケージトリム後に再度、回路試験を行なう。十分にトリミングを行なうことができない場合には、次のウエハ上の回路試験、トリミングにおいて再調整を行なう。この工程を自動化してもよい。
具体的には、トリミング実行手段を備えたウエハテスタ装置とパッケージテスタ装置とを連携させたトリミング制御システムを用いる。この場合、製造されるロット毎に、各々を識別するための識別子（ロット特定情報）を付与する。更に、このロットにおいて用いられるトリミング回路毎に、各々を識別するための識別子（回路特定情報）を付与する。
そして、このトリミング制御システムは、共通したプロセスにおいて製造されるロット特定情報と、このロットにおいて用いられるトリミング回路を特定する回路特定情報を記憶するトリミング管理データ記憶手段を更に備える。そして、パッケージテスタ装置において、パッケージトリム後に、トリミング回路ＴＣにおけるパッケージトリムの結果を測定する。パッケージトリムの不良を検知した場合、このトリミング回路ＴＣの位置を特定し、このトリミング回路ＴＣの位置をトリミング管理データ記憶手段に記録する。この場合、ウエハテスタ装置が、トリミング管理データ記憶手段に記録された共通ロットを検知した場合、後続ロットにおいてトリミング管理データ記憶手段に記録されたトリミング回路ＴＣの位置においてプローブトリムを実行する。これにより、パッケージトリムとプローブトリムとを併用して、効率的にトリミングを行なうことができる。従って、パッケージトリムによる問題を、プローブトリムによりリカバーし、速やかに所望のデバイスを供給することができる。
本発明の実施形態のトリミング回路の説明図。 従来のトリミング回路の説明図。
符号の説明
Ｆ…ヒューズ、ＴＣ…トリミング回路、１０…パッケージトリム部、１１…セレクタ、２０…プローブトリム部、２１…プローブパッド、ＰＳ…電源、ＧＮＤ…接地。

Claims (5)

  1. 電源と接地との間に、ヒューズを設け、このヒューズの溶断を検知するトリムセンス回路を接続するトリミング回路であって、
    前記ヒューズの電源側に、プローブトリムを行なうためのプローブパッドと、パッケージトリムを行なうためのトリミング選択手段とを設けたことを特徴とするトリミング回路。
  2. 前記トリミング選択手段は、背面接続された２個のトランジスタと、
    前記トランジスタの制御端子に接続された制御手段とから構成したことを特徴とする請求項１に記載のトリミング回路。
  3. 前記トランジスタは、ｎ型ＭＯＳトランジスタを用いて構成したことを特徴とする請求項２に記載のトリミング回路。
  4. 請求項１〜３のいずれか１つに記載のトリミング回路と、前記トリミング回路毎に対応させたトリムセンス回路を接続したことを特徴とする電子回路。
  5. トリミング実行手段を備えたウエハテスタ装置とパッケージテスタ装置と、
    共通したプロセスにおいて製造されるロット特定情報と、このロットにおいて用いられるトリミング回路を特定する回路特定情報を記憶するトリミング管理データ記憶手段とを備えたトリミング制御システムであって、
    パッケージテスタ装置が、トリミング回路におけるパッケージトリムの結果を測定し、
    前記パッケージトリムの不良を検知した場合、このトリミング回路の位置を特定し、
    前記トリミング回路の位置情報をトリミング管理データ記憶手段に記録し、
    前記ウエハテスタ装置は、前記トリミング管理データ記憶手段に記録された後続ロットにおいて、この位置のトリミング回路においてプローブトリムを実行することを特徴とするトリミング制御システム。
JP2005297812A 2005-10-12 2005-10-12 トリミング回路、電子回路及びトリミング制御システム Expired - Fee Related JP5014609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005297812A JP5014609B2 (ja) 2005-10-12 2005-10-12 トリミング回路、電子回路及びトリミング制御システム
US11/548,853 US7679373B2 (en) 2005-10-12 2006-10-12 Trimming circuit, electronic circuit, and trimming control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005297812A JP5014609B2 (ja) 2005-10-12 2005-10-12 トリミング回路、電子回路及びトリミング制御システム

Publications (2)

Publication Number Publication Date
JP2007109803A true JP2007109803A (ja) 2007-04-26
JP5014609B2 JP5014609B2 (ja) 2012-08-29

Family

ID=37944570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005297812A Expired - Fee Related JP5014609B2 (ja) 2005-10-12 2005-10-12 トリミング回路、電子回路及びトリミング制御システム

Country Status (2)

Country Link
US (1) US7679373B2 (ja)
JP (1) JP5014609B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104343A1 (ja) * 2008-02-21 2009-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2018022848A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 トリミング回路およびトリミング方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200470B2 (ja) * 2007-09-20 2013-06-05 株式会社リコー メモリ制御回路及び半導体装置
US8339152B2 (en) 2010-03-30 2012-12-25 Freescale Semiconductor, Inc. Test structure activated by probe needle
JP5511489B2 (ja) * 2010-04-27 2014-06-04 ラピスセミコンダクタ株式会社 半導体不揮発性記憶装置
TWM424608U (en) * 2011-11-04 2012-03-11 Richtek Technology Corp Fuse circuit for final test trimming of integrated circuit chip
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
CN107799502B (zh) * 2016-09-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 保护电路和集成电路
CN108963119B (zh) * 2018-07-25 2021-06-29 郑州云海信息技术有限公司 一种电池包
CN110830022B (zh) * 2018-08-10 2023-08-25 圣邦微电子（北京）股份有限公司 修调电路和芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183387A (ja) * 1993-11-08 1995-07-21 Advanced Micro Devices Inc 電気回路とともに使用するための装置
JP2002158336A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 半導体集積回路
JP2003047149A (ja) * 2001-07-30 2003-02-14 Fujitsu Access Ltd 電力切替装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
US5731760A (en) * 1996-05-31 1998-03-24 Advanced Micro Devices Inc. Apparatus for preventing accidental or intentional fuse blowing
KR100402103B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 웨이퍼 번-인 테스트 모드 및 웨이퍼 테스트 모드 회로
JP4364515B2 (ja) 2003-01-09 2009-11-18 Ｏｋｉセミコンダクタ株式会社 ヒューズレイアウト，及びトリミング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183387A (ja) * 1993-11-08 1995-07-21 Advanced Micro Devices Inc 電気回路とともに使用するための装置
JP2002158336A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 半導体集積回路
JP2003047149A (ja) * 2001-07-30 2003-02-14 Fujitsu Access Ltd 電力切替装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104343A1 (ja) * 2008-02-21 2009-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP5103666B2 (ja) * 2008-02-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022848A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 トリミング回路およびトリミング方法

Also Published As

Publication number Publication date
US7679373B2 (en) 2010-03-16
US20070080739A1 (en) 2007-04-12
JP5014609B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5014609B2 (ja) トリミング回路、電子回路及びトリミング制御システム
TWI690050B (zh) 用於電熔絲之靜電放電保護結構及其方法
US9224566B2 (en) Fuse driver circuits
US8878304B2 (en) Fuse circuit for final test trimming of integrated circuit chip
KR0149259B1 (ko) 반도체 메모리 장치의 퓨즈 시그너쳐 회로
JP2006222205A (ja) 半導体製品の製造方法
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
US5663902A (en) System and method for disabling static current paths in fuse logic
US7913141B2 (en) Power gating in integrated circuits for leakage reduction
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
US7443227B2 (en) Adjusting circuit
US8116130B1 (en) Integrated circuits with nonvolatile memory elements
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
US9805815B1 (en) Electrical fuse bit cell and mask set
US10651166B2 (en) E-fuse cells
CN101335259A (zh) 用于半导体器件的保险丝
JP5607490B2 (ja) ハイサイドスイッチ回路、インターフェイス回路、および電子機器
US20050058006A1 (en) Semiconductor device, method for testing the same and IC card
KR100649827B1 (ko) 입력 보호회로
US11043805B2 (en) Semiconductor device and a semiconductor package including the same
JP2009123260A (ja) ヒューズｐｒｏｍ回路
KR100632617B1 (ko) 리페어 회로
JP5157242B2 (ja) 半導体集積回路
JP2009283714A (ja) 抵抗トリミング回路
JP2002214298A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees