JP2002158336A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2002158336A
JP2002158336A JP2000355883A JP2000355883A JP2002158336A JP 2002158336 A JP2002158336 A JP 2002158336A JP 2000355883 A JP2000355883 A JP 2000355883A JP 2000355883 A JP2000355883 A JP 2000355883A JP 2002158336 A JP2002158336 A JP 2002158336A
Authority
JP
Japan
Prior art keywords
trimming
resistor
semiconductor integrated
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000355883A
Other languages
English (en)
Inventor
Mikishige Mizuno
幹滋 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000355883A priority Critical patent/JP2002158336A/ja
Priority to TW090107646A priority patent/TW484229B/zh
Priority to US09/829,910 priority patent/US20020060352A1/en
Priority to DE10136280A priority patent/DE10136280A1/de
Priority to KR1020010045102A priority patent/KR20020040539A/ko
Priority to CN01124650A priority patent/CN1354520A/zh
Publication of JP2002158336A publication Critical patent/JP2002158336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＴａＮ膜をトリミング素子として実装し、電
流トリミングとレーザトリミングをともに可能にする半
導体集積回路を得ること。 【解決手段】 金属配線層１６のバリアメタルとして機
能するＴａＮ膜層１５を、密着した金属配線層１６の一
部を除去してＴａＮ膜単層とし、そのＴａＮ膜単層部分
をヒューズとして機能するトリミング用抵抗体Ｒ１０と
して利用する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、回路特性を調整
するためのトリミング素子を実装した半導体集積回路に
関し、特に、トリミングによって回路特性を高精度に設
定することを必要とする半導体集積回路に関するもので
ある。
【０００２】
【従来の技術】半導体集積回路において、当初に設計さ
れたとおりの回路動作を実現するためには、回路を構成
するダイオードやトランジスタ等の非線形素子および抵
抗やキャパシタ等の線形素子のそれぞれが設計段階に設
定したとおりの特性を有していることが必要となる。通
常、半導体製造プロセスによって製造された各素子は、
同一の半導体基板上で同一条件の工程が実施されること
から、その特性の比精度については要求する数値を精確
に実現できる。
【０００３】ところが、各素子の特性の絶対値精度につ
いては、ばらつきが２０％から３０％にも達することが
常である。そこで、オペアンプのゲインを設定する抵抗
等、回路の性質上、特性値の絶対値精度を上記以下のば
らつき範囲にする必要がある素子については、通常、プ
ロセス完了後に微調整（トリミング）をおこなってい
る。
【０００４】従来から存在するトリミング技術として
は、主にツェナーザッピングとレーザトリミングが知ら
れており、いずれも半導体集積回路の製造段階で、上記
した絶対値精度を必要とする素子の近傍に、トリミング
素子を形成することで実現される。トリミング素子は、
一般には、上記した絶対値精度を必要とする素子の特性
を決定する抵抗に並列に接続され、このトリミング素子
の種類と施す処理の違いによって、上記トリミング技術
が区別されている。
【０００５】ツェナーザッピングとは、バイポーラトラ
ンジスタやダイオード等のＰＮ接合部を有する非線形素
子をトリミング素子とし、そのＰＮ接合部に大電流を流
して短絡経路を形成させ、これにより、素子特性の微調
整をおこなう方法である。図５は、ツェナーザッピング
を説明するための説明図である。
【０００６】図５（ａ）において、抵抗Ｒは、上記した
絶対値精度を必要とする素子の特性を決定するための素
子であり、例えばオペアンプのゲインを設定する抵抗で
ある。この抵抗Ｒに並列に接続されているのが、トリミ
ング素子として機能するダイオードＴである。図５
（ｂ）は、図５（ａ）の太枠線１００内に相当する部分
のレイアウト構成図である。図５（ｂ）に示すように、
ダイオードＴは、バイポーラトランジスタのコレクタ
（Ｃ）とベース（Ｂ）をショートさせることで実現され
ている。
【０００７】図５において、ツェナーザッピングによる
トリミングは、ダイオードＴの両端を引き出しているパ
ッドＰ１１およびＰ１２間に、逆バイアスで大電流を流
すことによりおこなう。これにより、ＰＮ接合部１０１
の温度、すなわち図中のベース（Ｂ）−エミッタ（Ｅ）
間の温度が上昇し、さらに拡散の不均一、結晶欠落、熱
拡散の不均一などによって、局部的に温度が高くなるホ
ットスポットと呼ばれる領域が発生し、そこに電流が集
中する。
【０００８】この領域の温度がキャリア増大を生じる真
性温度に達すると接合破壊が発生し、その後の続電流に
よって溶融したアルミにより、アノード−カソード間に
フィラメントと呼ばれる短絡経路が形成される。このフ
ィラメントＴ’の形成によって、抵抗Ｒは短絡されるこ
とになり、抵抗Ｒを、素子特性を決定する所要値から除
外することができる。これは、結果的に、上記した絶対
値精度を必要とする素子の特性を微調整できることを意
味する。
【０００９】このツェナーザッピングは、トリミング素
子としてトランジスタやダイオードを使用するため、半
導体製造工程を利用することができ、新たなプロセス工
程を追加する必要がないこと、また、ザッピング装置が
比較的容易に構成でき、通常のウエハテスタにも実装可
能であること等を有用な利点として有している。
【００１０】一方、レーザトリミングは、トリミング素
子がポリシリコンであるかアルミ配線であるかによっ
て、大きく２つに分けられる。まず、ポリシリコンをト
リミング素子としたポリシリコンレーザトリミングは、
そのポリシリコンをレーザ光線の照射により溶断する方
法である。図６は、ポリシリコンレーザトリミングを説
明するための説明図であり、特に、ポリシリコン層をト
リミング素子とした半導体集積回路のレイアウト断面を
示している。
【００１１】図６に示すように、ＭＯＳトランジスタの
一般的な構造は、シリコン基板１１１上に順に、層間絶
縁膜となるＳｉＯ2層１１２、ゲート電極となるポリＳ
ｉ層１１８、層間絶縁膜となるＢＰＳＧ（Ｂｏｒｏ−Ｐ
ｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）層１１
３およびＳｉＯ層１１４、保護膜となるガラスコート層
１１７が積層された多層構造からなり、ポリシリコンレ
ーザトリミングは、上記ポリＳｉ層１１８の一部をトリ
ミング素子として利用するものである。具体的なレイア
ウトとして、例えば、トリミング後に有効となる抵抗を
短絡させるようにポリＳｉ層１１８を配線する。
【００１２】ポリシリコンレーザトリミングによるトリ
ミングは、図示するように、ガラスコート１１７中の一
部に窓１３０を設け、この窓１３０から下層のポリＳｉ
層１１８に向けてレーザ光線を照射することによりおこ
なう。これにより、ポリＳｉ層１１８のレーザ照射部の
温度が上昇し、同部が溶断される。すなわち、このポリ
Ｓｉ層１１８からなる配線に並列に接続された抵抗が有
効になる。
【００１３】この方法によれば、ポリシリコンレーザト
リミング同様、チップ面積を縮小できる上、配線工程に
加工を施すために、下地のプロセスに依存しないという
利点を有する。
【００１４】
【発明が解決しようとする課題】しかしながら、上記し
たツェナーザッピングは、図５に示したように、１箇所
のトリミングのために、最低２つのザッピング用のパッ
ドを設ける必要があるので、トリミング箇所が多い場合
はチップサイズの増大を招くという問題があった。ま
た、プロセスごとにトランジスタやダイオードの特性も
異なるため、ザッピング条件の最適化をプロセスごとに
実施する必要があり、特に電流の詳細な合わせこみは重
要で、条件が少しでも狂うと、フィラメント未形成やア
ルミ噴出などの不具合が発生するという問題もある。
【００１５】よって、ツェナーザッピングを可能とした
半導体集積回路においては、本来好ましくない接合破壊
を積極的に使用することからも、詳細な信頼性試験の実
施が必要となり、ハンドリングの容易性と短絡の確実性
を両立させるのは困難であった。
【００１６】また、上記したポリシリコンレーザトリミ
ングの適用は、基本的に、ＣＭＯＳやＢｉＣＭＯＳ、Ｄ
ＭＯＳ等のポリシリコン工程を含むＭＯＳ系の半導体集
積回路に限定される。すなわち、バイポーラ系の半導体
集積回路にポリシリコンレーザトリミングを適用する場
合には、その製造プロセスにおいて新たにポリシリコン
工程を追加する必要がある。
【００１７】また、図６に示すように、ポリＳｉ層１１
８の上層に位置するＢＰＳＧ層１１３やＳｉＯ層１１４
等が厚くなると、レーザ光線の合わせこみが困難とな
り、ポリＳｉ層１１８が完全に溶断されない場合や、レ
ーザ強度が強すぎたためにＳｉＯ2層を貫通して溶融し
たポリＳｉとシリコン基板１１１とがショートする場合
もある。なお、ポリＳｉ層１１８の上層、すなわち図中
のＢＰＳＧ層１１３およびＳｉＯ層１１４にまで窓１３
０を形成して、ポリＳｉ層１１８を剥き出しにすること
は、ノイズの混入や腐食等の問題から信頼性上好ましく
ない。
【００１８】さらに、ポリＳｉ層１１８を有する半導体
集積回路では、トリミング素子として機能するポリシリ
コンを、レーザ光線ではなく、電流によって溶断させる
方法も考えられるが、ポリＳｉ層１１８の上には他の層
間絶縁膜が密着しているため、例えば、急加熱によるク
ラックなどの何らかのダメージが発生することが懸念さ
れる。また、密着しているゆえに、ポリＳｉ層１１８が
剥き出しされた状態に比べて、溶断させる条件を厳密に
設定する必要があるという問題もあると考えられる。
【００１９】また、上記したアルミレーザトリミング
は、アルミの照り返しなどのため、溶断時の条件合わせ
こみが必要となることや、溶断箇所が露出するため、ア
ルミの腐食対策が必要となるという問題があった。ま
た、このようにアルミ配線をトリミング素子とする半導
体集積回路では、レーザを用いたトリミングしか適用で
きない。これは、アルミの配線抵抗が引き回しても数Ω
程度しかなく、電流によって溶断させるためには、アン
ペアオーダもの電流を流す必要があり現実的でないため
である。よって、例えば、レーザトリミング装置の故障
や混雑状態等の量産時の工程トラブル時においては、他
のトリミング手段を代用できないという問題がある。
【００２０】この発明は上記問題点を解決するためにな
されたもので、窒化タンタル（以下、ＴａＮと記す。）
膜をトリミング素子として実装し、電流トリミングとレ
ーザトリミングをともに可能にする半導体集積回路を得
ることを目的とする。
【００２１】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかる半導体集積回路
にあっては、金属配線層のバリアメタルとして形成され
た窒化タンタル膜を有する半導体集積回路において、前
記金属配線層の一部が除去されることで形成された窒化
タンタル膜の単層部分からなるトリミング用抵抗体を備
えたことを特徴とする。
【００２２】この発明によれば、金属配線層のバリアメ
タルとして機能する窒化タンタル膜を、密着した金属配
線層の一部を除去して窒化タンタル膜単層としたので、
その窒化タンタル膜単層部分をヒューズとして機能する
トリミング用抵抗体として利用することができる。
【００２３】つぎの発明にかかる半導体集積回路にあっ
ては、上記発明において、前記トリミング用抵抗体が、
一面が露出した窒化タンタル膜の単層部分からなるとと
もに、当該一面にレーザ光線が照射されることにより焼
断することを特徴とする。
【００２４】この発明によれば、窒化タンタル膜の単層
部分の一面を露出させてトリミング用抵抗体を構成した
ので、そのトリミング用抵抗体を、上記一面にレーザが
照射されることで焼断されるレーザトリミング素子とし
て利用できる。
【００２５】つぎの発明にかかる半導体集積回路にあっ
ては、上記発明において、前記トリミング用抵抗体の両
端を引き出す電極パッドを備え、前記トリミング用抵抗
体が、一面が露出した窒化タンタル膜の単層部分からな
るとともに、前記電極パッドに電流が印加されることに
より焼断することを特徴とする。
【００２６】この発明によれば、窒化タンタル膜の単層
部分の一面を露出させてトリミング用抵抗体を構成する
とともに、そのトリミング用抵抗体の両端を引き出す電
極パッドを設けたので、そのトリミング用抵抗体を、上
記電極パッドに電流が印加されることで焼断される電流
トリミング素子として利用できる。
【００２７】つぎの発明にかかる半導体集積回路にあっ
ては、上記発明において、前記トリミング用抵抗体の両
端を引き出す電極パッドを備え、前記トリミング用抵抗
体が、一面が露出した窒化タンタル膜の単層部分からな
るとともに、当該一面にレーザ光線が照射されるかまた
は前記電極パッドに電流が印加されることにより焼断す
ることを特徴とする。
【００２８】この発明によれば、窒化タンタル膜の単層
部分の一面を露出させてトリミング用抵抗体を構成する
とともに、そのトリミング用抵抗体の両端を引き出す電
極パッドを設けたので、そのトリミング用抵抗体を、上
記一面にレーザが照射されることで焼断されるレーザト
リミング素子としても、上記電極パッドに電流が印加さ
れることで焼断される電流トリミング素子としても利用
できる。
【００２９】つぎの発明にかかる半導体集積回路にあっ
ては、上記発明において、前記トリミング用抵抗体を通
電するトランジスタを備え、前記トリミング用抵抗体
が、一面が露出した窒化タンタル膜の単層部分からなる
とともに、前記トランジスタがオン状態とされることに
より焼断することを特徴とする。
【００３０】この発明によれば、一面が露出した窒化タ
ンタル膜の単層部分として提供されるトリミング用抵抗
体に、電流を通電するためのトランジスタを接続するの
で、そのトランジスタをオン状態にさせることにより、
そのトリミング用抵抗体を焼断させることができる。
【００３１】つぎの発明にかかる半導体集積回路にあっ
ては、上記発明において、前記トリミング用抵抗体を通
電するトランジスタを備え、前記トリミング用抵抗体
が、一面が露出した窒化タンタル膜の単層部分からなる
とともに、当該一面にレーザ光線が照射されるかまたは
前記トランジスタがオン状態とされることにより焼断す
ることを特徴とする。
【００３２】この発明によれば、一面が露出した窒化タ
ンタル膜の単層部分として提供されるトリミング用抵抗
体に、電流を通電するためのトランジスタを接続するの
で、そのトリミング抵抗体を、上記一面にレーザが照射
されることで焼断されるレーザトリミング素子として
も、上記トランジスタをオン状態にさせることで焼断さ
れる電流トリミング素子としても利用できる。
【００３３】
【発明の実施の形態】以下に、この発明にかかる半導体
集積回路の実施の形態を図面に基づいて詳細に説明す
る。なお、この実施の形態によりこの発明が限定される
ものではない。
【００３４】実施の形態１．まず、実施の形態１にかか
る半導体集積回路について説明する。図１は、実施の形
態１にかかる半導体集積回路においてトリミング素子を
説明するための説明図であり、特にその半導体集積回路
のレイアウト断面を示している。
【００３５】図１に示す半導体集積回路においては、Ｍ
ＯＳ系およびバイポーラ系に共通する層を示しており、
シリコン基板１１上に順に、層間絶縁膜となるＳｉＯ2
層１２、ＢＰＳＧ層１３およびＳｉＯ層１４、ＴａＮ膜
層１５、アルミ等の金属配線層１６および保護膜となる
ガラスコート層１１７が積層された多層構造からなる。
【００３６】ＴａＮ膜層１５は、近年のウエハプロセス
の配線工程において、バリアメタル、すなわち上層の金
属配線層１６に用いられている金属が拡散してしまうの
を防ぐ層として使用する場合があり、図１に示す構造も
その場合に従っている。なお、金属配線層１６として
は、技術的に実績のある上記アルミや最近低抵抗を実現
するために採用されている銅などが使用できるが、ここ
では特に限定しない。
【００３７】本実施の形態では、図示するように、Ｔａ
Ｎ膜層１５を有する多層構造において、金属配線層１６
の形成後にエッチングなどによってその金属配線層１６
の一部を除去して窓２０を設け、ＴａＮ膜層１５の一部
を露出させたことを特徴としている。これにより、この
露出したＴａＮ膜部は、ポリシリコンと同じようなシー
ト抵抗（表面抵抗率約４０Ω／ｓｑ．）を有する抵抗体
Ｒ１０として機能する。
【００３８】ここで、ＴａＮからなる抵抗体は、１０年
で０．０５％ぐらいしか変化しないことから極めて安定
な物性を有しているとともに、その寸法が抵抗幅４０μ
ｍ×抵抗長１１５μｍの場合（１２０Ω時）、両端に約
２ワットを印加すれば焼損断線することが経験的にわか
っている。
【００３９】よって、このＴａＮ単層からなる抵抗体Ｒ
１０は、トリミング時のヒューズとして有効に活用でき
る。特に、ＴａＮ層を単層とする点が重要で、後述する
電流トリミングをおこなう場合にはこの単層であること
が条件となる。
【００４０】以上に説明したとおり、実施の形態１にか
かる半導体集積回路によれば、金属配線層１６のバリア
メタルとして機能するＴａＮ膜を、密着した金属配線層
１６の一部を除去してＴａＮ膜単層としたので、そのＴ
ａＮ膜単層部分をヒューズとして機能する抵抗体Ｒ１０
として利用することができる。特に、その抵抗体Ｒ１０
は、ＴａＮの既知の特性から、通電によってもレーザ照
射によっても十分に焼断できるため、トリミング手法の
選択肢を広げることが可能となる。
【００４１】実施の形態２．つぎに、実施の形態２にか
かる半導体集積回路について説明する。実施の形態２
は、ＴａＮ膜単層をトリミング素子として利用した場合
のレーザトリミングを説明するものである。図２は、実
施の形態２にかかる半導体集積回路においてレーザトリ
ミングを説明するための説明図であり、特にその半導体
集積回路のレイアウト断面を示している。なお、図２に
おいて、図１と共通する部分には同一の符号を付して、
ここではその説明を省略する。
【００４２】図２においては、ＴａＮ膜単層からなる抵
抗体Ｒ２０の上部に位置していたガラスコート層１７の
一部を除去し、窓３０を形成している点が図１と異な
る。なお、このガラスコート層１７の除去は、ボンディ
ングパッド開口部を形成する工程と同じ方法により実現
することができる。これにより、ＴａＮ膜単層からなる
抵抗体Ｒ２０の一部は剥き出しの状態となり、その部分
に上方からレーザ光線を照射した場合には、レーザ光線
は減衰することなくＴａＮ単層膜に到達することができ
る。すなわち、当初設定したレーザ光線のエネルギーを
十分に抵抗体Ｒ２０に与えることができ、その抵抗体Ｒ
２０を確実に焼断することができる。
【００４３】以上に説明したとおり、実施の形態２にか
かる半導体集積回路によれば、金属配線層１６のバリア
メタルとして機能するＴａＮ膜を、密着した金属配線層
１６の一部を除去してＴａＮ膜単層とするとともに上層
のガラスコート層を一部除去したので、そのＴａＮ膜単
層部分をレーザトリミング素子として利用する場合に、
トリミング時の合わせこみを厳格に要求せずとも、減衰
の少ない十分な強度のレーザ光線をＴａＮ膜単層部分に
照射でき、確実に焼断することができる。
【００４４】また、下地のシリコン基板１１とＴａＮ膜
単層１５とは何層かの層間絶縁膜をはさんでいるため、
ポリシリコンをトリミング素子としてレーザトリミング
をおこなう場合に比べて、シリコン基板がショートして
しまう可能性も低くなるという利点を有する。
【００４５】また、剥き出しとなっているのはＴａＮ膜
単層部分ＴａＮ膜部分のみであり、金属配線層１６はガ
ラスコート層１７に覆われたままであるので、金属配線
層１６が腐食してしまう心配もなく、半導体集積回路の
長期動作の信頼性を向上させることができる。なお、Ｔ
ａＮ自身は前述のように極めて安定であるため、剥き出
しになっていても、金属配線層１６に使用される金属ほ
ど腐食を懸念する必要はない。
【００４６】さらに、ＴａＮ膜の除去は、配線工程にお
いておこなうことができ、ＴａＮ膜の下層の構造につい
ては制限されないため、ＭＯＳ系かバイポーラ系かを問
わずに同様のＴａＮ膜単層のトリミング素子を形成する
ことができる。
【００４７】実施の形態３．つぎに、実施の形態３にか
かる半導体集積回路について説明する。実施の形態３
は、実施の形態２にかかる半導体集積回路のＴａＮ膜単
層に対する電流トリミングを説明するものである。図３
は、実施の形態３にかかる半導体集積回路において電流
トリミングを説明するための説明図である。
【００４８】図３（ａ）において、抵抗Ｒは、絶対値精
度を必要とする素子の特性を決定するための素子であ
り、例えばオペアンプのゲインを設定する抵抗である。
この抵抗Ｒに並列に接続されるのが、トリミング素子と
して機能する抵抗体Ｒ２０である。なお、抵抗体Ｒ２０
は、図２に示した構造のＴａＮ膜単層部分として提供さ
れる抵抗体と同一のものである。また、図３（ｂ）は、
図３（ａ）の太枠線５０内に相当する部分のレイアウト
構成図である。なお、図３（ｂ）において、窓３０は、
図２に示した窓３０に相当する。
【００４９】図３において、電流トリミングは、抵抗体
Ｒ１０の両端を引き出しているパッドＰ１およびＰ２間
に大電流を流すことによりおこなう。この大電流の通電
によって、抵抗体Ｒ２０、すなわちＴａＮ膜単層部分
は、その温度の上昇により焼断される。
【００５０】よって、従来のツェナーザッピングに比べ
て、短絡させるか断線させるかの違いはあるが、実施の
形態３にかかる半導体集積回路では、単純にＴａＮ膜単
層部分を焼断するための最小電流を把握しておけばよ
く、精度を要する電流合わせこみを必要としない。
【００５１】実施の形態１において、ＴａＮ膜の寸法が
抵抗幅４０μｍ×抵抗長１１５μｍの場合（１２０Ω
時）、両端に約２ワットを印加すれば焼損断線すること
がわかっていることを述べたが、焼損断線させるポイン
トを変化させるためには、抵抗の形状を変化させること
などで可能となる。
【００５２】以上に説明したとおり、実施の形態３にか
かる半導体集積回路によれば、実施の形態２にかかる半
導体集積回路のＴａＮ膜単層部分を電流トリミングのト
リミング素子として利用するので、そのＴａＮ膜単層部
分を焼断できる最小電流を知得しておけば、高精度な電
流合わせこみを必要としない上、加工後の調整対象素子
の信頼性を検証する必要がなくなる。
【００５３】また、実施の形態２に説明したように、Ｔ
ａＮ膜単層部分の上部のガラスコート層１７を除去して
窓３０を設けているため、焼損断線時の急発熱によるガ
ラスコート層１７のクラックを回避することもできる。
【００５４】実施の形態４．つぎに、実施の形態４にか
かる半導体集積回路について説明する。実施の形態４
は、電流駆動能力の高いトランジスタを接続すること
で、実施の形態３において電流トリミングをおこないた
い箇所に設けていたパッドＰ１およびＰ２を不要とした
ことを特徴としている。図４は、実施の形態４にかかる
半導体集積回路の回路構成例を示す図であり、特に、オ
ペアンプのゲインを微調整する場合の例である。
【００５５】図４に示す回路は、オペアンプＡ１０と、
そのオペアンプＡ１０のゲインを決定するための第１の
抵抗ＲＦと、第２の抵抗群と、から構成される。ここ
で、第２の抵抗群は、抵抗体Ｒｔｎ１と抵抗Ｒ１からな
る第１の直列抵抗と、抵抗体Ｒｔｎ２と抵抗Ｒ２からな
る第２の直列抵抗と、抵抗体Ｒｔｎ３と抵抗Ｒ３からな
る第３の直列抵抗と、抵抗体Ｒｔｎ４と抵抗Ｒ４からな
る第４の直列抵抗と、抵抗Ｒ５と、が並列接続されて構
成される。ここで、抵抗体Ｒｔｎ１〜Ｒｔｎ４は、実施
の形態２に示した抵抗体Ｒ２０のようにＴａＮ膜単層と
して提供される。
【００５６】すなわち、この状態においては、第１〜第
４の直列抵抗および抵抗Ｒ５によって決まる合成抵抗値
と抵抗ＲＦの抵抗値とによって、オペアンプＡ１０のゲ
インが定まる。
【００５７】ここで、第１の直列抵抗において、抵抗体
Ｒｔｎ１と抵抗Ｒ１との接続点には、電流駆動能力の高
いトランジスタＱ１の一端（図ではＮＰＮトランジスタ
のコレクタ端子）が接続されている。また、このトラン
ジスタＱ１の他端（エミッタ端子）は接地されている。
図示するように、他の直列抵抗においても第１の直列抵
抗と同様に、トランジスタＱ２〜Ｑ４が接続されてい
る。
【００５８】よって、例えば第１の直列抵抗において、
トランジスタＱ１の制御端子（図ではベース端子）にス
レッショルドレベルを超える電圧を印加することで、そ
のトランジスタＱ１をオン状態にし、抵抗体Ｒｔｎ１に
大きな電流を流すことができる。すなわち、このトラン
ジスタＱ１をオン状態にさせることにより、抵抗体Ｒｔ
ｎ１を焼断させることが可能となる。他の第２〜第４の
直列抵抗においても同様である。
【００５９】そこで、製造されたオペアンプＡ１０が設
計当初のゲイン特性を満たさない場合に、そのゲインを
設計とおりの特性に正すため、すなわち上記した合成抵
抗値を変更するために、抵抗Ｒ１〜Ｒ４を、トランジス
タＱ１〜Ｑ４をオンさせることにより選択的に除去す
る。例えば、抵抗Ｒ１を取り除けばオペアンプＡ１０が
目的の特性を示すならば、トランジスタＱ１をオンさせ
て抵抗体Ｒｔｎ１を焼断し、これにより抵抗Ｒ１を開放
状態にする。
【００６０】以上に説明したとおり、実施の形態４にか
かる半導体集積回路によれば、ＴａＮ膜単層部分として
提供される抵抗体に、電流駆動能力の高いトランジスタ
を接続することで、そのトランジスタをオン状態にさせ
ることにより、抵抗体に大電流を流して焼断させること
ができるので、抵抗体の両端を引き出したトリミング用
のパッドを、図３に示したようにトリミング箇所のすぐ
脇に配置する必要がなくなり、チップレイアウトの制限
に柔軟に対応することができる。
【００６１】なお、上述した実施の形態２に説明したレ
ーザトリミングと実施の形態３および４に示した電流ト
リミングは、ともに図２に示した構造により提供される
ＴａＮ膜単層を使用するため、図３や図４に示したパッ
ドやトランジスタのような電流トリミング可能な追加要
素を設けておくことで、レーザトリミングをおこなうか
電流トリミングをおこなうかは任意に選択することがで
きる。すなわち、レーザトリミングと電流トリミングを
併用できるということであるが、これは、電流トリミン
グで抵抗残りがあり、レーザトリミングで仕上げる場合
や、レーザトリミング装置がトラブルや混雑で使用でき
ないときに代替手段として電流トリミングを使いたい場
合あるいはその逆の場合に利点をもたらし、信頼性や量
産性を向上させることができる。
【００６２】
【発明の効果】以上、説明したとおり、この発明によれ
ば、金属配線層のバリアメタルとして機能する窒化タン
タル膜を、密着した金属配線層の一部を除去して窒化タ
ンタル膜単層としたので、その窒化タンタル膜単層部分
をヒューズとして機能するトリミング用抵抗体として利
用することができるという効果を奏する。
【００６３】つぎの発明によれば、窒化タンタル膜の単
層部分の一面を露出させてトリミング用抵抗体を構成
し、そのトリミング用抵抗体を、上記一面にレーザが照
射されることで焼断されるレーザトリミング素子として
利用するので、トリミング時の合わせこみを厳格に要求
せずとも、減衰の少ない十分な強度のレーザ光線を窒化
タンタル膜の単層部分に照射でき、確実に焼断すること
ができるという効果を奏する。
【００６４】つぎの発明によれば、窒化タンタル膜の単
層部分の一面を露出させてトリミング用抵抗体を構成す
るとともに、そのトリミング用抵抗体の両端を引き出す
電極パッドを設け、そのトリミング用抵抗体を、上記電
極パッドに電流が印加されることで焼断される電流トリ
ミング素子として利用するので、その窒化タンタル膜の
単層部分を焼断できる最小電流を知得しておくのみで、
高精度な電流合わせこみを必要としないとともに、一面
が露出していることから、窒化タンタル膜上にガラスコ
ート層等の他の膜が積層された場合の電流発熱によるク
ラックの発生という問題も回避することができるという
効果を奏する。
【００６５】つぎの発明によれば、窒化タンタル膜の単
層部分の一面を露出させてトリミング用抵抗体を構成す
るとともに、そのトリミング用抵抗体の両端を引き出す
電極パッドを設け、そのトリミング用抵抗体を、上記一
面にレーザが照射されることで焼断されるレーザトリミ
ング素子としても、上記電極パッドに電圧が印加される
ことで焼断される電流トリミング素子としても利用する
ので、電流トリミングで抵抗残りがある際にレーザトリ
ミングで仕上げる場合や、レーザトリミング装置がトラ
ブルや混雑で使用できないときに代替手段として電流ト
リミングを使いたい場合に利点をもたらし、信頼性や量
産性を向上させることができるという効果を奏する。
【００６６】つぎの発明によれば、一面が露出した窒化
タンタル膜の単層部分として提供されるトリミング用抵
抗体に、電流を通電するためのトランジスタを接続し、
そのトランジスタをオン状態にさせることにより、その
トリミング用抵抗体を焼断させるので、トリミング用抵
抗体の両端を引き出した電極パッドを、トリミング箇所
のすぐ脇に配置する必要がなくなり、チップレイアウト
の制限に柔軟に対応することができるという効果を奏す
る。
【００６７】つぎの発明によれば、一面が露出した窒化
タンタル膜の単層部分として提供されるトリミング用抵
抗体に、電流を通電するためのトランジスタを接続し、
そのトリミング抵抗体を、上記一面にレーザが照射され
ることで焼断されるレーザトリミング素子としても、上
記トランジスタをオン状態にさせることで焼断される電
流トリミング素子としても利用するので、電極パッド
を、トリミング箇所のすぐ脇に配置する必要がなくな
り、チップレイアウトの制限に柔軟に対応することがで
きるとともに、電流トリミングで抵抗残りがある際にレ
ーザトリミングで仕上げる場合や、レーザトリミング装
置がトラブルや混雑で使用できないときに代替手段とし
て電流トリミングを使いたい場合あるいはその逆の場合
に利点をもたらし、信頼性や量産性を向上させることが
できるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体集積回路におい
てトリミング素子を説明するための説明図である。
【図２】 実施の形態２にかかる半導体集積回路におい
てレーザトリミングを説明するための説明図である。
【図３】 実施の形態３にかかる半導体集積回路におい
て電流トリミングを説明するための説明図である。
【図４】 実施の形態４にかかる半導体集積回路の回路
構成例を示す図である。
【図５】 ツェナーザッピングを説明するための説明図
である。
【図６】 ポリシリコンレーザトリミングを説明するた
めの説明図である。
【符号の説明】
１１，１１１ シリコン基板、１２，１１２ ＳｉＯ2
層、１３，１１３ ＢＰＳＧ層、１４，１１４ ＳｉＯ
層、１５ ＴａＮ膜層、１６ 金属配線層、１７ ガラ
スコート層、２０，３０，１３０ 窓、１１８ ポリＳ
ｉ層、Ａ１０オペアンプ、Ｐ１，Ｐ２，Ｐ１１，Ｐ１２
パッド、Ｑ１〜Ｑ４ トランジスタ、Ｒ，Ｒ１〜Ｒ
５，Ｒ１０，Ｒ２０，ＲＦ 抵抗、Ｒｔｎ１〜Ｒｔｎ４
抵抗体、Ｔ ダイオード、Ｔ’ フィラメント。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 金属配線層のバリアメタルとして形成さ
    れた窒化タンタル膜を有する半導体集積回路において、 前記金属配線層の一部が除去されることで形成された窒
    化タンタル膜の単層部分からなるトリミング用抵抗体を
    備えたことを特徴とする半導体集積回路。
  2. 【請求項２】 前記トリミング用抵抗体は、一面が露出
    した窒化タンタル膜の単層部分からなるとともに、当該
    一面にレーザ光線が照射されることにより焼断すること
    を特徴とする請求項１に記載の半導体集積回路。
  3. 【請求項３】 前記トリミング用抵抗体の両端を引き出
    す電極パッドを備え、 前記トリミング用抵抗体は、一面が露出した窒化タンタ
    ル膜の単層部分からなるとともに、前記電極パッドに電
    流が印加されることにより焼断することを特徴とする請
    求項１に記載の半導体集積回路。
  4. 【請求項４】 前記トリミング用抵抗体の両端を引き出
    す電極パッドを備え、 前記トリミング用抵抗体は、一面が露出した窒化タンタ
    ル膜の単層部分からなるとともに、当該一面にレーザ光
    線が照射されるかまたは前記電極パッドに電圧が印加さ
    れることにより焼断することを特徴とする請求項１に記
    載の半導体集積回路。
  5. 【請求項５】 前記トリミング用抵抗体を通電するトラ
    ンジスタを備え、 前記トリミング用抵抗体は、一面が露出した窒化タンタ
    ル膜の単層部分からなるとともに、前記トランジスタが
    オン状態とされることにより焼断することを特徴とする
    請求項１に記載の半導体集積回路。
  6. 【請求項６】 前記トリミング用抵抗体を通電するトラ
    ンジスタを備え、 前記トリミング用抵抗体は、一面が露出した窒化タンタ
    ル膜の単層部分からなるとともに、当該一面にレーザ光
    線が照射されるかまたは前記トランジスタがオン状態と
    されることにより焼断することを特徴とする請求項１に
    記載の半導体集積回路。
JP2000355883A 2000-11-22 2000-11-22 半導体集積回路 Pending JP2002158336A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000355883A JP2002158336A (ja) 2000-11-22 2000-11-22 半導体集積回路
TW090107646A TW484229B (en) 2000-11-22 2001-03-30 Semiconductor integrated circuit
US09/829,910 US20020060352A1 (en) 2000-11-22 2001-04-11 Semiconductor integrated circuit
DE10136280A DE10136280A1 (de) 2000-11-22 2001-07-25 Integrierte Halbleiterschaltung
KR1020010045102A KR20020040539A (ko) 2000-11-22 2001-07-26 반도체 집적 회로
CN01124650A CN1354520A (zh) 2000-11-22 2001-07-27 半导体集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000355883A JP2002158336A (ja) 2000-11-22 2000-11-22 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2002158336A true JP2002158336A (ja) 2002-05-31

Family

ID=18828223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000355883A Pending JP2002158336A (ja) 2000-11-22 2000-11-22 半導体集積回路

Country Status (6)

Country Link
US (1) US20020060352A1 (ja)
JP (1) JP2002158336A (ja)
KR (1) KR20020040539A (ja)
CN (1) CN1354520A (ja)
DE (1) DE10136280A1 (ja)
TW (1) TW484229B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253353A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 電気ヒューズモジュール
JP2007109803A (ja) * 2005-10-12 2007-04-26 Freescale Semiconductor Inc トリミング回路、電子回路及びトリミング制御システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732422B1 (en) * 2002-01-04 2004-05-11 Taiwan Semiconductor Manufacturing Company Method of forming resistors
US7429780B2 (en) * 2003-09-30 2008-09-30 Oki Electric Industry Co., Ltd. Fuse circuit and semiconductor device including the same
KR20060014600A (ko) 2004-08-11 2006-02-16 삼성전자주식회사 외부 메모리에 저장된 데이터의 변경유무를 체크하는 장치및 방법
US7378936B2 (en) * 2005-05-23 2008-05-27 Tektronix, Inc. Circuit element with laser trimmed component
CN100483622C (zh) * 2007-05-29 2009-04-29 中国科学院上海微系统与信息技术研究所 阳极氧化工艺控制氮化钽埋置薄膜电阻精度的方法
DE102015216694B3 (de) * 2015-09-01 2016-09-29 Robert Bosch Gmbh Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253353A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 電気ヒューズモジュール
JP2007109803A (ja) * 2005-10-12 2007-04-26 Freescale Semiconductor Inc トリミング回路、電子回路及びトリミング制御システム

Also Published As

Publication number Publication date
CN1354520A (zh) 2002-06-19
DE10136280A1 (de) 2002-05-29
TW484229B (en) 2002-04-21
US20020060352A1 (en) 2002-05-23
KR20020040539A (ko) 2002-05-30

Similar Documents

Publication Publication Date Title
US4581628A (en) Circuit programming by use of an electrically conductive light shield
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
US6222212B1 (en) Semiconductor device having programmable interconnect layers
US5290986A (en) Thermally assisted shorts removal process for glass ceramic product using an RF field
EP0303396A1 (en) Improved laser-blown links
JP2002158336A (ja) 半導体集積回路
TW455914B (en) Semiconductor device
US20060273424A1 (en) Semiconductor device
KR20000035223A (ko) 퓨즈 블로우 프로세스 윈도우용 퓨즈 제조 방법
JP2004304002A (ja) 半導体装置
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
JP3299627B2 (ja) ヒューズ構造の切断方法およびヒューズ構造切断装置
JPS61241943A (ja) 半導体集積回路装置用ヒユ−ズの溶断方法
JP2883108B2 (ja) 半導体装置
JP2021174782A (ja) 半導体装置及びその製造方法
JPH05206242A (ja) 半導体ウエハーのボイド検出装置
JPH1187614A (ja) 半導体集積回路装置
JPH07130861A (ja) 半導体集積回路装置の製造方法
JPH1126700A (ja) 半導体装置
JP3012011B2 (ja) 半導体装置の製造方法
JPH0974137A (ja) リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法
JPH09312206A (ja) 抵抗体のトリミング方法
JPH0645448A (ja) 半導体装置
JPH06204311A (ja) 半導体装置とその製造方法
JP2005019622A (ja) トリミング部を備えた半導体装置及びその製造方法