DE102015216694B3 - Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen - Google Patents

Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen Download PDF

Info

Publication number
DE102015216694B3
DE102015216694B3 DE102015216694.5A DE102015216694A DE102015216694B3 DE 102015216694 B3 DE102015216694 B3 DE 102015216694B3 DE 102015216694 A DE102015216694 A DE 102015216694A DE 102015216694 B3 DE102015216694 B3 DE 102015216694B3
Authority
DE
Germany
Prior art keywords
cells
electronic component
cell
polymer layer
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015216694.5A
Other languages
English (en)
Inventor
Johannes Kenntner
Stephan SCHWAIGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015216694.5A priority Critical patent/DE102015216694B3/de
Priority to TW105127845A priority patent/TWI701764B/zh
Priority to CN201611201539.9A priority patent/CN106531695B/zh
Application granted granted Critical
Publication of DE102015216694B3 publication Critical patent/DE102015216694B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zur Isolierung fehlerhafter Zellen (210) eines elektronischen Bauelements (200) mit den Schritten: • Erzeugen (100) von Zellen (210) auf einem Halbleitersubstrat (280), • Erzeugen (110) von elektrischen Verbindungen zwischen den Zellen (210) und mindestens zwei Anschlüssen (220, 230), • Aufbringen (120) einer Polymerschicht auf das elektronische Bauelement (200), • Anlegen (150) einer Messspannung an die mindestens zwei Anschlüsse (220, 230), sodass bei fehlerhafter Zelle (210) mindestens eine der elektrischen Verbindungen durch Zersetzen der Polymerschicht in einem Bereich der fehlerhaften Zelle (210) freigelegt wird, • Selektives Ätzen (160) der freigelegten elektrischen Verbindungen und • Entfernen (170) der Polymerschicht.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Isolierung fehlerhafter Zellen eines elektronischen Bauelements und ein elektronisches Bauelement.
  • Die Druckschrift US 2002/0 142 494 A1 beschreibt ein Verfahren zur Isolierung fehlerhafter Zellen eines elektronischen Bauelements. Dabei umfasst das Verfahren das Erzeugen von Zellen auf einem Halbleitersubstrat, das Erzeugen von elektrischen Verbindungen zwischen den Zellen und mindestens zwei Anschlüssen, das Aufbringen einer Polymerschicht auf das elektronische Bauelement und das Anlegen einer Messspannung an die mindestens zwei Anschlüsse.
  • Elektronische Bauelemente wie laterale Leistungsschalter oder GaN-Transistoren können kostengünstig auf Si-Substraten hergestellt werden. Die Substrate sind in der Realität nie fehlerfrei und in jedem Teilprozess können Fehler auftreten. Ein häufig auftretender Fehler bei elektronischen Bauelementen ist hierbei der Kurzschluss, bei dem die stromtragenden Anschlüsse chipseitig in den Zellen des elektronischen Bauelements durch einen Substrat- oder Prozessfehler elektrisch verbunden sind. Ein Bauelement mit solch einem Fehler kann in der Praxis nicht verwendet werden und muss aussortiert werden. Dazu werden die elektronischen Bauelemente vor der Vereinzelung oder nach der Verpackung geinkt.
  • Nachteilig ist hierbei, dass das komplette elektronische Bauelement aussortiert werden muss, obwohl ein Kurzschluss meist nur lokal auf eine oder wenige Zellen beschränkt ist.
  • Die Aufgabe der Erfindung besteht darin, die Ausbeute an funktionsfähigen elektronischen Bauelementen zu erhöhen.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Isolierung fehlerhafter Zellen eines elektronischen Bauelements umfasst das Erzeugen von Zellen auf einem Halbleitersubstrat. Das elektronische Bauelement umfasst dabei mehrere bis auf Fertigungstoleranzen gleiche Zellen. Die Zellen weisen mehrere gleichartige Einzelelemente auf, beispielsweise Leistungstransistoren oder Kondensatoren oder DRAMs. Gleichartig bedeutet in diesem Zusammenhang Einzelelemente gleichen Bautyps. Die Zellen werden mit mindestens zwei Anschlüssen bzw. Zuleitungen elektrisch verbunden. Auf das elektronische Bauelement wird eine Polymerschicht, insbesondere eine thermisch zersetzbare Polymerschicht, aufgebracht. Das Verfahren umfasst weiterhin das Anlegen einer Messspannung an die mindestens zwei Anschlüsse, sodass bei fehlerhafter Zelle eine der elektrischen Verbindungen durch Zersetzen der Polymerschicht im Bereich der fehlerhaften Zelle freigelegt wird. Die mindestens eine freigelegte elektrische Verbindung wird selektiv geätzt und anschließend die restliche Polymerschicht entfernt.
  • Der Vorteil ist hierbei, dass fehlerhafte Zellen durch einen selbstorganisierten Prozess während der Herstellung auf einfache Weise auf dem elektronischen Bauelement isoliert werden, sodass das Bauelement nicht komplett aussortiert werden muss.
  • In einer Weiterbildung werden mindestens zwei Kontaktflächen zum Anlegen der Messspannung erzeugt. Diese werden mittels Photolithographie und Ätzschritt erzeugt.
  • Vorteilhaft ist hierbei, dass die Kontaktierung der Anschlüsse komfortabel ist.
  • In einer weiteren Ausgestaltung werden die Zellen mittels einer Steuerspannung ausgeschaltet.
  • Der Vorteil ist hierbei, dass die Zellen auch aktive Einzelelemente, d. h. selbstleitende Bauteile wie Leistungstransistoren, aufweisen können. Alternativ können auch selbstsperrende Bauteile verwendet werden.
  • Das elektronische Bauelement weist mehrere Zellen auf, wobei jede Zelle jeweils eine elektronische Verbindung mit mindestens zwei Anschlüssen aufweist.
  • Erfindungsgemäß ist im Fehlerfall der Zelle die elektrische Verbindung zu mindestens einem Anschluss unterbrochen.
  • Vorteilhaft ist hierbei, dass das elektronische Bauelement trotz fehlerhafter Zelle verwendet werden kann und nicht aussortiert werden muss.
  • In einer Weiterbildung sind die Zellen des elektronischen Bauelements gleichartig.
  • Der Vorteil ist hierbei, dass das elektronische Bauelement in Hochleistungsanwendungen verwendet werden kann.
  • In einer weiteren Ausgestaltung weisen die Zellen Leistungstransistoren auf, insbesondere HEMTs.
  • Vorteilhaft ist hierbei, dass dadurch ein Leistungsschalter mit hoher Leistungsverträglichkeit entsteht.
  • In einer weiteren Ausgestaltung umfassen die Zellen Kondensatoren.
  • Vorteilhaft ist hierbei, dass die Zellen auch passive Bauelemente aufweisen können.
  • In einer weiteren Ausgestaltung umfassen die Zellen DRAMs. Vorteilhaft ist hierbei, dass schadhafte Bereiche effektiv isoliert werden.
  • In einer Weiterbildung weist die Unterbrechung der elektrischen Verbindung eine charakteristische Form auf.
  • Der Vorteil ist hierbei, dass anhand des Kantenverlaufs der unterbrochenen elektrischen Verbindung auf die Art des Fehlers und die dabei herrschende Temperatur geschlossen werden kann.
  • In einer weiteren Ausgestaltung weist das Halbleitersubstrat Galliumnitrid auf.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 ein Verfahren zur Isolierung fehlerhafter Zellen eines elektronischen Bauelements,
  • 2 Draufsicht auf das elektronische Bauelement während der Herstellung und
  • 3 Draufsicht auf das elektronische Bauelement nach abgeschlossenem Herstellungsverfahren.
  • 1 zeigt ein Verfahren zur Isolierung fehlerhafter Zellen eines elektronischen Bauelements. Das Verfahren startet mit Schritt 100 indem Zellen auf einem Halbleitersubstrat erzeugt werden. Das elektronische Bauelement umfasst dabei mehrere, insbesondere parallelgeschaltete, Zellen. Die Zellen des elektronischen Bauelements sind dabei funktionsgleich, d. h. sie weisen gleiche Funktionen auf. Zur Erzeugung dieser Zellen werden Standardprozesse verwendet. In einem folgenden Schritt 110 werden die Zellen mit mindestens zwei Anschlüssen elektrisch verbunden. Bei den beiden Anschlüssen handelt es sich im Betrieb des elektronischen Bauelements um stromführende Anschlüsse. In einem folgenden Schritt 120 wird eine thermisch zersetzbare Polymerschicht, z. B. thermally dicomposable polymer TDP, auf das elektronische Bauelement aufgebracht. In einem folgenden Schritt 150 wird eine Messspannung an die mindestens zwei Anschlüsse angelegt, indem Kontaktiermittel, insbesondere Probernadeln, die Polymerschicht durchdringen bis ein elektrischer Kontakt mit den Anschlüssen hergestellt ist. Die Messspannung erzeugt dabei einen Stromfluss durch die Zelle. Ist die Zelle intakt, fließt ein vorbestimmter Leckstrom. Dieser vorbestimmte Leckstrom erzeugt eine geringe Wärmemenge. Im Fall des selbstleitenden Transistors muss dieser durch die Steuerspannung, die über einen dritten Kontakt eingebracht wird, ausgeschaltet werden. Ist die Zelle jedoch defekt, so fließt ein höherer Leckstrom, der fehlerabhängig eine hohe Wärmeenergie erzeugt. Häufig auftretende Fehler bei solchen Zellen sind Kurzschlüsse. Dabei ist die erzeugte Wärmeenergie im Fehlerfall um ein mehrfaches, insbesondere zehnfaches, größer als die erzeugte Wärmeenergie bei einer intakten Zelle. Diese erzeugte Wärmeenergie erhöht somit die Temperatur der Zelle und kann dadurch die Zelle beschädigen bzw. zerstören.
  • Die Messspannung ist daher so gewählt, dass eine erzeugte Wärmemenge in kurzgeschlossenen Zellen ausreicht, um die Temperatur der Zellen so zu erhöhen, dass die Zersetzungstemperatur des Polymers erreicht bzw. überschritten wird. D. h. übersteigt die Temperatur der Zelle die Zersetzungstemperatur des Polymers, so wird mindestens eine elektrische Verbindung im Bereich der fehlerhaften Zelle freigelegt. Die Zersetzungstemperatur des Polymers sollte dabei unterhalb der Zersetzungstemperatur von Aluminium liegen, da die meisten elektrischen Verbindungen des elektronischen Bauelements Aluminium aufweisen. Daher wird ein Polymer verwendet dessen Zersetzungstemperatur unterhalb von 600°C liegt, insbesondere eine Zersetzungstemperatur im Temperaturbereich von 200°C–300°C. Alternativ können die Verbindungen des elektrischen Bauelements aus Kupfer bestehen, sodass die Zersetzungstemperatur des Polymers unterhalb von 1000°C liegt. In einem folgenden Schritt 160 werden die freigelegten elektrischen Verbindungen selektiv geätzt, beispielsweise mittels einer nasschemischen Al-Ätzlösung (ANPE) oder trockenchemisch mittels Plasmaverfahren. Dabei fungiert die Polymerschicht als Ätzmaske. Mit anderen Worten die elektrische Verbindung, auch Leistungsmetallisierung genannt, wird an den Stellen entfernt, die kein Polymer mehr aufweisen bzw. an den Stellen, die aufgrund des Fehlers einer hohen Temperaturbelastung ausgesetzt waren. In einem folgenden Schritt 170 wird die restliche Polymerschicht beispielsweise mittels Erhitzen auf eine Temperatur oberhalb des Zersetzungspunkts (ca. 200°C–300°C) entfernt. Somit sind fehlerhafte Zellen auf dem elektronischen Bauelement isoliert. Mit anderen Worten die fehlerhaften Zellen verbleiben isoliert auf dem Endprodukt bzw. Chip.
  • Das erfindungsgemäße Verfahren ist vor allem für laterale Bauelemente der Leistungselektronik wie LDMOS auf Silizium und GaN-Leistungselektronik, aber auch zur Herstellung von Bauelementen wie Siliziumkondensatoren oder DRAMs geeignet.
  • Das Verfahren kann auch bei vertikalen Transistoren auf Si-Substraten, wie Si-IGBTs, Si-Mosfets oder auf SiC-Substraten, wie SiC-Mosfets, SiC-JFets angewendet werden. Dabei muss aber das Verfahren auf der Wafervorderseite durchgeführt werden.
  • In einem Ausführungsbeispiel weisen die Zellen selbstsperrende Leistungstransistoren auf, d. h. die Leistungstransistoren sind normally-off. In diesem Fall repräsentieren die beiden Anschlüsse den Drainanschluss und den Sourceanschluss.
  • In einem weiteren Ausführungsbeispiel weisen die Zellen aktive Einzelelemente bzw. Bauteile auf, die im Normalbetrieb selbstleitend sind. Solche aktiven Bauteile sind z. B. selbstleitende Leistungstransistoren, d. h. die Leistungstransistoren sind normally-on. In diesem Fall wird nach dem Schritt 120 und vor Schritt 150, ein weiterer Schritt 140 durchgeführt, indem die Leistungstransistoren bzw. die Leistungstransistor Zellen mittels einer negativen Steuerspannung, im allgemeinen einer Gatespannung, ausgeschaltet werden.
  • Somit ist es für die Durchführung des Verfahrens irrelevant, ob der verwendete Leistungstransistor im Ausgangszustand selbstleitend oder selbstsperrend ist. Es muss lediglich im Falle des selbstleitenden Leistungstransistors sichergestellt werden, dass eine Gatesteuerspannung beispielsweise mittels einer dritten Nadel angelegt werden kann, sodass der Leistungstransistor ausgeschaltet werden kann, bevor das erfindungsgemäße Verfahren durchgeführt wird. Das bedeutet die Steuerspannung wird so gewählt, dass das Bauteil abschaltet.
  • Optional werden in einem Schritt 130, der nach Schritt 120 ausgeführt wird, mindestens zwei Kontaktflächen erzeugt, um den Kontakt der Kontaktiermittel zu den Anschlüssen, vorallem für die Drain- und Sourceanschlüsse, zu erleichtern bzw. zu verbessern. Dazu wird die Polymerschicht an zwei Stellen, die über den Anschlüssen angeordnet sind, entfernt.
  • In einem weiteren Ausführungsbeispiel umfassen die Zellen Kondensatoren oder DRAMs.
  • 2 zeigt eine Draufsicht auf ein elektronisches Bauelement 200 während des erfindungsgemäßen Verfahrens nach Abschluss des Schritts 150. Das elektronische Bauelement 200 weist beispielhaft drei Zellen 210 mit Leistungstansistoren auf. Die Zellen 210 sind dabei auf einem Halbleitersubstrat 280, beispielsweise GaN oder Si aufgebracht und in diesem Beispiel parallel miteinander elektrisch verbunden bzw. verschaltet. Jede Zelle 210 ist mit einem Sourceanschluss 220 und einem Drainanschluss 230 elektrisch verbunden. Das elektronische Bauelement 210 zeigt ebenfalls die optionale erste und zweite Kontaktfläche 250 und 260. In der unteren Zelle 210 ist beispielhaft ein Fehler 270 angedeutet, z. B. ein Kurzschluss.
  • 3 zeigt das elektronische Bauelement 300 nach Abschluss des erfindungsgemäßen Verfahrens. Das elektronische Bauelement 300 weist beispielhaft drei Zellen mit parallelgeschalteten Leistungstransistoren auf, die auf einem Halbleitersubstrat 380 aufgebracht sind. Das elektronische Bauelement 300 weist dabei zwei intakte Zellen 310, sowie eine isolierte Zelle 320 mit Kurzschluss 330 auf, bei der die elektrischen Verbindungen zum Drainanschluss und zum Sourceanschluss unterbrochen sind.
  • In einem weiteren Ausführungsbeispiel umfassen die Zellen Leistungstransistoren mit hoher Elektronenbeweglichkeit, z. B. HEMTs. Die Leistungstransistoren sind dabei innerhalb der Zelle parallel zueinander geschaltet. Dadurch können schnelle Leistungsschalter erzeugt werden.

Claims (9)

  1. Verfahren zur Isolierung fehlerhafter Zellen (210) eines elektronischen Bauelements (200) mit den Schritten: • Erzeugen (100) von Zellen (210) auf einem Halbleitersubstrat (280), • Erzeugen (110) von elektrischen Verbindungen zwischen den Zellen (210) und mindestens zwei Anschlüssen (220, 230), • Aufbringen (120) einer Polymerschicht auf das elektronische Bauelement (200), • Anlegen (150) einer Messspannung an die mindestens zwei Anschlüsse (220, 230), sodass bei fehlerhafter Zelle (210) mindestens eine der elektrischen Verbindungen durch Zersetzen der Polymerschicht in einem Bereich der fehlerhaften Zelle (210) freigelegt wird, • Selektives Ätzen (160) der freigelegten elektrischen Verbindungen und • Entfernen (170) der Polymerschicht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mindestens zwei Kontaktflächen (250, 260) zum Anlegen der Messspannung erzeugt werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Zellen (210) mittels einer Steuerspannung ausgeschaltet werden.
  4. Elektronisches Bauelement (200) mit mehreren Zellen (210) auf einem Halbleitersubstrat (280), wobei jede Zelle (210) jeweils eine elektrische Verbindung mit mindestens zwei Anschlüssen (220, 230) aufweist, wobei im Fehlerfall der Zelle (210) die elektrische Verbindung zu mindestens einem Anschluss (220, 230) unterbrochen ist.
  5. Elektronisches Bauelement (200) nach Anspruch 4, dadurch gekennzeichnet, dass die Zellen (210) gleichartig sind.
  6. Elektronisches Bauelement (200) nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Zellen (210) Leistungstransistoren aufweisen.
  7. Elektronisches Bauelement (200) nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Zellen (210) Kondensatoren umfassen.
  8. Elektronisches Bauelement (200) nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Zellen (210) DRAMs umfassen.
  9. Elektronisches Bauelement (200) nach einem vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat (280) Galliumnitrid aufweist.
DE102015216694.5A 2015-09-01 2015-09-01 Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen Active DE102015216694B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015216694.5A DE102015216694B3 (de) 2015-09-01 2015-09-01 Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen
TW105127845A TWI701764B (zh) 2015-09-01 2016-08-30 將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件
CN201611201539.9A CN106531695B (zh) 2015-09-01 2016-09-01 具有自绝缘单元的电子结构元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015216694.5A DE102015216694B3 (de) 2015-09-01 2015-09-01 Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen

Publications (1)

Publication Number Publication Date
DE102015216694B3 true DE102015216694B3 (de) 2016-09-29

Family

ID=56889808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015216694.5A Active DE102015216694B3 (de) 2015-09-01 2015-09-01 Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen

Country Status (3)

Country Link
CN (1) CN106531695B (de)
DE (1) DE102015216694B3 (de)
TW (1) TWI701764B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142494A1 (en) * 2001-04-02 2002-10-03 Farnworth Warren M. Method and system for fabricating contacts on semiconductor components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519477C2 (de) * 1995-05-27 1998-07-09 Bosch Gmbh Robert Integrierte Schaltung mit thermischem Überlastschutz, insb. geeignet für KfZ-Zündspulenansteuerung
JP2002158336A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 半導体集積回路
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
DE102005029784A1 (de) * 2005-06-24 2007-01-11 Siemens Ag Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
CN104242257A (zh) * 2013-06-20 2014-12-24 沈阳工业大学 一种环网柜单元间协同保护的方法和装置
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142494A1 (en) * 2001-04-02 2002-10-03 Farnworth Warren M. Method and system for fabricating contacts on semiconductor components

Also Published As

Publication number Publication date
CN106531695A (zh) 2017-03-22
CN106531695B (zh) 2021-06-29
TW201712801A (zh) 2017-04-01
TWI701764B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102010008485A1 (de) Leistungshalbleitergerät
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102017213288B4 (de) Halbleitermodul, Halbleitervorrichtung und elektrische Leistungsvorrichtung
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE112015002024T5 (de) Halbleitervorrichtung
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102021110214A1 (de) Halbleitervorrichtung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102014111102B4 (de) Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests
DE102014200429A1 (de) Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
DE102015216694B3 (de) Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
EP2815430B1 (de) Halbleiteranordnung für einen stromsensor in einem leistungshalbleiter
DE102018216399B4 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE102016202716A1 (de) Halbleitermodul
DE112012003246T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112020000200T5 (de) Halbleitervorrichtung
DE102004042783A1 (de) Halbleitervorrichtung und Herstellungsverfahren von dieser
DE202016101991U1 (de) Mit erhöhter Chipausbeute hergestelltes Leistungshalbleitermodul
DE2545047B2 (de) Verfahren zur herstellung eines halbleiterfestwertspeichers
DE102015224035A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final