JP2002214298A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JP2002214298A JP2002214298A JP2001008705A JP2001008705A JP2002214298A JP 2002214298 A JP2002214298 A JP 2002214298A JP 2001008705 A JP2001008705 A JP 2001008705A JP 2001008705 A JP2001008705 A JP 2001008705A JP 2002214298 A JP2002214298 A JP 2002214298A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test
- semiconductor integrated
- fuse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電気的特性試験を行った後に、テスト専用回
路に電流が流れないようにして消費電力を低減した半導
体集積回路装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体集積回路装置は、通
常動作用の集積回路12と、この通常動作用の集積回路
12に電気的に接続された電源VDDと、ウエハの電気的
特性を試験する際に用いるテスト専用回路13と、この
テスト専用回路13と上記電源VDDとを電気的に接続す
るヒューズ14と、を具備し、上記ヒューズ14は、ウ
エハ状態での電気的特性試験を行った後に切断されるも
のである。
路に電流が流れないようにして消費電力を低減した半導
体集積回路装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体集積回路装置は、通
常動作用の集積回路12と、この通常動作用の集積回路
12に電気的に接続された電源VDDと、ウエハの電気的
特性を試験する際に用いるテスト専用回路13と、この
テスト専用回路13と上記電源VDDとを電気的に接続す
るヒューズ14と、を具備し、上記ヒューズ14は、ウ
エハ状態での電気的特性試験を行った後に切断されるも
のである。
Description
【0001】
【発明の属する技術分野】本発明は、テスト専用回路を
備えた半導体集積回路装置及びその製造方法に関するも
のである。特には、電気的特性試験を行った後に、テス
ト専用回路に電流が流れないようにして消費電力を低減
した半導体集積回路装置及びその製造方法に関するもの
である。
備えた半導体集積回路装置及びその製造方法に関するも
のである。特には、電気的特性試験を行った後に、テス
ト専用回路に電流が流れないようにして消費電力を低減
した半導体集積回路装置及びその製造方法に関するもの
である。
【0002】
【従来の技術】以下、従来の半導体集積回路装置につい
て説明する。半導体集積回路装置は、通常動作用の集積
回路及びテスト専用回路を備えている。通常動作用の集
積回路は配線により電源VDDに接続されており、この電
源には配線によりテスト専用回路も接続されている。従
って、テスト専用回路を備えた半導体集積回路装置は、
客先に出荷されて実際の製品に実装された後も、電源V
DDから電圧が供給された状態となっている。このため、
テスト専用回路は動作状態となっている。
て説明する。半導体集積回路装置は、通常動作用の集積
回路及びテスト専用回路を備えている。通常動作用の集
積回路は配線により電源VDDに接続されており、この電
源には配線によりテスト専用回路も接続されている。従
って、テスト専用回路を備えた半導体集積回路装置は、
客先に出荷されて実際の製品に実装された後も、電源V
DDから電圧が供給された状態となっている。このため、
テスト専用回路は動作状態となっている。
【0003】
【発明が解決しようとする課題】ところで、上記従来の
半導体集積回路装置におけるテスト専用回路は、ウエハ
状態で半導体集積回路装置の電気的特性を試験する際に
のみ用いる回路である。通常動作用の集積回路を動作さ
せる際にはテスト専用回路を使用することはない。従っ
て、ウエハ状態での電気的特性試験を行った後のテスト
専用回路は不要なものとなる。
半導体集積回路装置におけるテスト専用回路は、ウエハ
状態で半導体集積回路装置の電気的特性を試験する際に
のみ用いる回路である。通常動作用の集積回路を動作さ
せる際にはテスト専用回路を使用することはない。従っ
て、ウエハ状態での電気的特性試験を行った後のテスト
専用回路は不要なものとなる。
【0004】しかしながら、前述したように客先に出荷
されて製品に実装された後もテスト専用回路は動作状態
となているため、テスト専用回路の分だけ消費電流が増
加することになる。つまり、テスト専用回路がある場合
は、通常動作用の集積回路とテスト専用回路の両方で電
力を消費することになるので、テスト専用回路を備えて
いる場合の消費電流は、テスト専用回路を備えていない
場合のそれに比べてテスト専用回路の分だけ増加するこ
とになる。
されて製品に実装された後もテスト専用回路は動作状態
となているため、テスト専用回路の分だけ消費電流が増
加することになる。つまり、テスト専用回路がある場合
は、通常動作用の集積回路とテスト専用回路の両方で電
力を消費することになるので、テスト専用回路を備えて
いる場合の消費電流は、テスト専用回路を備えていない
場合のそれに比べてテスト専用回路の分だけ増加するこ
とになる。
【0005】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、電気的特性試験を行った
後に、テスト専用回路に電流が流れないようにして消費
電力を低減した半導体集積回路装置及びその製造方法を
提供することにある。
れたものであり、その目的は、電気的特性試験を行った
後に、テスト専用回路に電流が流れないようにして消費
電力を低減した半導体集積回路装置及びその製造方法を
提供することにある。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体集積回路装置は、通常動作用の
集積回路と、この通常動作用の集積回路に電気的に接続
された電源と、ウエハの電気的特性を試験する際に用い
るテスト専用回路と、このテスト専用回路と上記電源と
を電気的に接続するヒューズと、を具備し、上記ヒュー
ズは、ウエハ状態での電気的特性試験を行った後に切断
されるものであることを特徴とする。
め、本発明に係る半導体集積回路装置は、通常動作用の
集積回路と、この通常動作用の集積回路に電気的に接続
された電源と、ウエハの電気的特性を試験する際に用い
るテスト専用回路と、このテスト専用回路と上記電源と
を電気的に接続するヒューズと、を具備し、上記ヒュー
ズは、ウエハ状態での電気的特性試験を行った後に切断
されるものであることを特徴とする。
【0007】本発明に係る半導体集積回路装置の製造方
法は、通常動作用の集積回路と、これと接続された電源
と、テスト専用回路と、これと電源とを接続するヒュー
ズと、を備えた半導体集積回路装置の製造方法であっ
て、ウエハに、通常動作用の集積回路、テスト専用回
路、電源及びヒューズを形成する工程と、ウエハの電気
的特性試験を、テスト専用回路を用いて行う工程と、上
記ヒューズを切断する工程と、を具備することを特徴と
する。
法は、通常動作用の集積回路と、これと接続された電源
と、テスト専用回路と、これと電源とを接続するヒュー
ズと、を備えた半導体集積回路装置の製造方法であっ
て、ウエハに、通常動作用の集積回路、テスト専用回
路、電源及びヒューズを形成する工程と、ウエハの電気
的特性試験を、テスト専用回路を用いて行う工程と、上
記ヒューズを切断する工程と、を具備することを特徴と
する。
【0008】上記半導体集積回路装置の製造方法によれ
ば、テスト専用回路を用いてウエハにおける半導体集積
回路装置の電気的特性試験を行った後、ヒューズを切断
することによりテスト専用回路と電源とを短絡させてい
る。このため、テスト専用回路を備えた半導体集積回路
装置であっても、客先に出荷されて実際の製品に実装さ
れる際には、テスト専用回路に電源から電圧が供給され
た状態となることがない。このようにテスト専用回路が
動作状態となっていないので、テスト専用回路が電力を
消費することもない。従って、半導体集積回路装置の消
費電力を低減することができる。
ば、テスト専用回路を用いてウエハにおける半導体集積
回路装置の電気的特性試験を行った後、ヒューズを切断
することによりテスト専用回路と電源とを短絡させてい
る。このため、テスト専用回路を備えた半導体集積回路
装置であっても、客先に出荷されて実際の製品に実装さ
れる際には、テスト専用回路に電源から電圧が供給され
た状態となることがない。このようにテスト専用回路が
動作状態となっていないので、テスト専用回路が電力を
消費することもない。従って、半導体集積回路装置の消
費電力を低減することができる。
【0009】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は、本発明の実施の形
態による半導体集積回路装置を示す平面構成図である。
施の形態について説明する。図1は、本発明の実施の形
態による半導体集積回路装置を示す平面構成図である。
【0010】この半導体集積回路装置11は、通常動作
用の集積回路12及びテスト専用回路13を備えてい
る。通常動作用の集積回路12は配線により電源VDDに
接続されている。テスト専用回路13は配線によりヒュ
ーズ14に接続されており、このヒューズ14は配線に
より電源VDDに接続されている。このヒューズ14は、
ウエハ状態での電気的特性試験を行った後に切断される
ものである。
用の集積回路12及びテスト専用回路13を備えてい
る。通常動作用の集積回路12は配線により電源VDDに
接続されている。テスト専用回路13は配線によりヒュ
ーズ14に接続されており、このヒューズ14は配線に
より電源VDDに接続されている。このヒューズ14は、
ウエハ状態での電気的特性試験を行った後に切断される
ものである。
【0011】このヒューズ14は、種々のものを用いる
ことが可能であり、例えば、電流を流すことによるジュ
ール熱で例えばAl層にて形成されたヒューズ(Alヒ
ューズ)又は多結晶シリコン層にて形成されたヒューズ
(多結晶シリコンヒューズ)を溶断する電気ヒューズ方
式を用いることも可能である。また、レーザービームス
ポットによりAlヒューズ又は多結晶シリコンヒューズ
を溶断するレーザーヒューズ方式を用いることも可能で
ある。また、高抵抗多結晶シリコン層のレーザーによる
短絡(レーザーアニール法)、ツェナーザップダイオー
ド(Zener zap diode)、EPROM、EEPROM及び
フラッシュメモリ等の切換え用素子を使用した方法を用
いることも可能である。
ことが可能であり、例えば、電流を流すことによるジュ
ール熱で例えばAl層にて形成されたヒューズ(Alヒ
ューズ)又は多結晶シリコン層にて形成されたヒューズ
(多結晶シリコンヒューズ)を溶断する電気ヒューズ方
式を用いることも可能である。また、レーザービームス
ポットによりAlヒューズ又は多結晶シリコンヒューズ
を溶断するレーザーヒューズ方式を用いることも可能で
ある。また、高抵抗多結晶シリコン層のレーザーによる
短絡(レーザーアニール法)、ツェナーザップダイオー
ド(Zener zap diode)、EPROM、EEPROM及び
フラッシュメモリ等の切換え用素子を使用した方法を用
いることも可能である。
【0012】上記切換え用素子を使用した方法は、短絡
すべき素子に対して電気信号を供給することによって該
切換え素子を短絡するものである。具体的には、EPR
OM、EEPROM及びフラッシュメモリにおいては、
コントロールゲートを通じて電気信号を供給することに
より、フローティングゲートをチャージアップさせ、こ
れによってソース/ドレイン領域の間を短絡状態にする
ものである。
すべき素子に対して電気信号を供給することによって該
切換え素子を短絡するものである。具体的には、EPR
OM、EEPROM及びフラッシュメモリにおいては、
コントロールゲートを通じて電気信号を供給することに
より、フローティングゲートをチャージアップさせ、こ
れによってソース/ドレイン領域の間を短絡状態にする
ものである。
【0013】次に、上記半導体集積回路装置を製造する
方法について説明する。まず、半導体ウエハに、通常動
作用の集積回路12、テスト専用回路13、電源VDD及
びこの電源とテスト専用回路13を接続するヒューズ1
4を備えた半導体集積回路装置11を形成する。その
後、ウエハ状態で、テスト専用回路13を用いて半導体
集積回路装置11の電気特性試験を行う。この後、ヒュ
ーズ14を切断する。
方法について説明する。まず、半導体ウエハに、通常動
作用の集積回路12、テスト専用回路13、電源VDD及
びこの電源とテスト専用回路13を接続するヒューズ1
4を備えた半導体集積回路装置11を形成する。その
後、ウエハ状態で、テスト専用回路13を用いて半導体
集積回路装置11の電気特性試験を行う。この後、ヒュ
ーズ14を切断する。
【0014】上記実施の形態によれば、テスト専用回路
13を用いてウエハにおける半導体集積回路装置の電気
的特性試験を行った後、ヒューズ14を切断することに
よりテスト専用回路13と電源VDDとを短絡させてい
る。このため、テスト専用回路13を備えた半導体集積
回路装置であっても、客先に出荷されて実際の製品に実
装される際には、テスト専用回路13に電源VDDから電
圧が供給された状態となることがない。このようにテス
ト専用回路13が動作状態となっていないので、テスト
専用回路が電力を消費することもない。従って、半導体
集積回路装置の消費電力を削減することができる。
13を用いてウエハにおける半導体集積回路装置の電気
的特性試験を行った後、ヒューズ14を切断することに
よりテスト専用回路13と電源VDDとを短絡させてい
る。このため、テスト専用回路13を備えた半導体集積
回路装置であっても、客先に出荷されて実際の製品に実
装される際には、テスト専用回路13に電源VDDから電
圧が供給された状態となることがない。このようにテス
ト専用回路13が動作状態となっていないので、テスト
専用回路が電力を消費することもない。従って、半導体
集積回路装置の消費電力を削減することができる。
【0015】尚、本発明は上記実施の形態に限定され
ず、本発明の主旨を逸脱しない範囲で種々変更して実施
することが可能である。
ず、本発明の主旨を逸脱しない範囲で種々変更して実施
することが可能である。
【0016】
【発明の効果】以上説明したように本発明によれば、テ
スト専用回路を用いてウエハにおける半導体集積回路装
置の電気的特性試験を行った後、ヒューズを切断するこ
とによりテスト専用回路と電源とを短絡させることがで
きる。したがって、電気的特性試験を行った後に、テス
ト専用回路に電流が流れることがなく、半導体集積回路
装置の消費電力を低減させることができる。
スト専用回路を用いてウエハにおける半導体集積回路装
置の電気的特性試験を行った後、ヒューズを切断するこ
とによりテスト専用回路と電源とを短絡させることがで
きる。したがって、電気的特性試験を行った後に、テス
ト専用回路に電流が流れることがなく、半導体集積回路
装置の消費電力を低減させることができる。
【図1】本発明の実施の形態による半導体集積回路装置
を示す平面構成図である。
を示す平面構成図である。
11…半導体集積回路装置 12…通常動作用の集積回路 13…テスト専用回路 14…ヒューズ VDD…電源
Claims (2)
- 【請求項1】 通常動作用の集積回路と、 この通常動作用の集積回路に電気的に接続された電源
と、 ウエハの電気的特性を試験する際に用いるテスト専用回
路と、 このテスト専用回路と上記電源とを電気的に接続するヒ
ューズと、 を具備し、 上記ヒューズは、ウエハ状態での電気的特性試験を行っ
た後に切断されるものであることを特徴とする半導体集
積回路装置。 - 【請求項2】 通常動作用の集積回路と、これと接続さ
れた電源と、テスト専用回路と、これと電源とを接続す
るヒューズと、を備えた半導体集積回路装置の製造方法
であって、 ウエハに、通常動作用の集積回路、テスト専用回路、電
源及びヒューズを形成する工程と、 ウエハの電気的特性試験を、テスト専用回路を用いて行
う工程と、 上記ヒューズを切断する工程と、 を具備することを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001008705A JP2002214298A (ja) | 2001-01-17 | 2001-01-17 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001008705A JP2002214298A (ja) | 2001-01-17 | 2001-01-17 | 半導体集積回路装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002214298A true JP2002214298A (ja) | 2002-07-31 |
Family
ID=18876284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001008705A Withdrawn JP2002214298A (ja) | 2001-01-17 | 2001-01-17 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002214298A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107861047A (zh) * | 2017-11-01 | 2018-03-30 | 北京智芯微电子科技有限公司 | 安全测试模式的检测系统及检测方法 |
-
2001
- 2001-01-17 JP JP2001008705A patent/JP2002214298A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107861047A (zh) * | 2017-11-01 | 2018-03-30 | 北京智芯微电子科技有限公司 | 安全测试模式的检测系统及检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982285B2 (en) | Antifuse structure having an integrated heating element | |
US8563903B2 (en) | Method and circuit for controlling radiant heat of transistor using metal-insulator transition device | |
KR20150033690A (ko) | 안티퓨즈를 특징으로 하는 집적 회로 디바이스 및 이를 제조하는 방법 | |
JP2009177044A (ja) | 電気ヒューズ回路 | |
JP2007109803A (ja) | トリミング回路、電子回路及びトリミング制御システム | |
CN101599304B (zh) | 熔断器件 | |
US6410936B1 (en) | Semiconductor device | |
US7616417B2 (en) | Semiconductor device including protection circuit and switch circuit and its testing method | |
TWM424608U (en) | Fuse circuit for final test trimming of integrated circuit chip | |
JP2014207413A (ja) | 半導体装置 | |
US20050237841A1 (en) | Programming method for electrical fuse cell and circuit thereof | |
US7511355B2 (en) | Semiconductor device having fuse element | |
US20060214261A1 (en) | Anti-fuse circuit for improving reliability and anti-fusing method using the same | |
JP2007073928A (ja) | プログラマブルデバイスのための静電気放電(esd)保護装置 | |
US9196585B2 (en) | Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse | |
US8467240B1 (en) | Integrated circuits with nonvolatile memory elements | |
KR100673002B1 (ko) | 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로 | |
US7759226B1 (en) | Electrical fuse with sacrificial contact | |
US20100164604A1 (en) | Fuse circuit and layout designing method thereof | |
CN101814491B (zh) | 具有熔丝的集成电路与其系统 | |
JP2002214298A (ja) | 半導体集積回路装置及びその製造方法 | |
US7724011B2 (en) | Semiconductor integrated circuit device with power lines improved | |
JP3141417B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US10651166B2 (en) | E-fuse cells | |
JP2004304002A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |