KR20100036222A - 테스트 소켓에서 부서진 핀들을 식별하는 방법 및 장치 - Google Patents

테스트 소켓에서 부서진 핀들을 식별하는 방법 및 장치 Download PDF

Info

Publication number
KR20100036222A
KR20100036222A KR1020097022856A KR20097022856A KR20100036222A KR 20100036222 A KR20100036222 A KR 20100036222A KR 1020097022856 A KR1020097022856 A KR 1020097022856A KR 20097022856 A KR20097022856 A KR 20097022856A KR 20100036222 A KR20100036222 A KR 20100036222A
Authority
KR
South Korea
Prior art keywords
test
test socket
socket
scanner
scan
Prior art date
Application number
KR1020097022856A
Other languages
English (en)
Inventor
매튜 에스. 리스코스키
크리스토퍼 엘. 우텐
송 한
더글라스 김브러프
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Publication of KR20100036222A publication Critical patent/KR20100036222A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

테스트 대상 디바이스(170)의 제거 이후 테스트 소켓(120)을 스캔하여 스캔 데이터를 생성하는 것을 포함하는 방법이 제공된다. 상기 스캔 데이터는 기준 데이터와 비교된다. 상기 비교에 근거하여 상기 테스트 소켓(120)에서 적어도 핀의 일부(210)의 존재가 식별된다. 테스트 소켓(120)과, 스캐너(140)와, 그리고 제어 유닛(150)을 포함하는 테스트 시스템(100)이 제공된다. 상기 테스트 소켓(120)은 테스트 대상 디바이스(170)를 수용하도록 동작가능하다. 상기 스캐너(140)는 테스트 대상 디바이스(170)의 제거 이후 상기 테스트 소켓(120)을 스캔하여 스캔 데이터를 생성하도록 동작가능하다. 상기 제어 유닛(150)은 상기 스캔 데이터를 기준 데이터와 비교하고 상기 비교에 근거하여 상기 테스트 소켓(120)에서 적어도 핀의 일부(210)의 존재를 식별하도록 동작가능하다.

Description

테스트 소켓에서 부서진 핀들을 식별하는 방법 및 장치{METHOD AND APPARATUS FOR IDENTIFYING BROKEN PINS IN A TEST SOCKET}
본 발명은 일반적으로 반도체 디바이스 테스트에 관한 것으로, 특히 테스트 소켓에서 부서진 핀들을 식별하기 위한 방법 및 장치에 관한 것이다.
반도체 다이는 통상적으로 반도체 물질, 예를 들어 실리콘으로 된 웨이퍼들 상에 대량으로 형성된다. 다이가 웨이퍼들로부터 단일화된 이후에, 이들은 예를 들어 플라스틱 혹은 세라믹 패키지로 개별 패키징될 수 있다. 리드 프레임(lead frame)이 와이어 본팅 및 패키징을 위해 다이를 지지할 수 있고 완성된 패키지에 리드 시스템(lead system)을 제공할 수 있다. 일반적으로, 다이 상에 형성되는 전기적 회로는 다이 상의 본드 패드에 연결되어 용이하게 전기적 회로를 외부 세계와 상호접속시킨다. 와이어 본딩 및 패키징 공정 동안, 각각의 본드 패드는 와이어 리드를 통해 리드 프레임에 전기적으로 접속된다. 전기적 접속은 본드 패드 상에 형성되는 와이어 본드, 와이어 리드, 및 리드 프레임 상에 형성된 와이어 본드를 포함한다. 캡슐화 물질은 다이를 보호하고 절연시키며, 다이는, 다이 상의 전기적 회로를 와이어 본드를 통해 외부 세계에 상호접속시키기 위한 외부 핀들을 구비한 패키지에 장착된다.
패키징된 디바이스들은, 소비자에게 전달되기 이전에 다양한 기능적 테스트 및 성능 테스트 수행을 위해, 통상적으로 자동화된 테스트 장비 상에서의 소켓들에 삽입된다. 패키징된 다이에 대해 수행되는 테스트의 일 예는 일반적으로 번-인(burn-in) 테스트로 언급된다. 번-인 테스트는, 디바이스가 제품으로 조립될 때 일어날 수 있는 초기 실패를 가속화할 목적으로 스트레스 레벨의 동작 환경에 디바이스를 노출시켜 여러 부분의 스트레스화를 가속화하는 것을 포함한다. 번-인은 일반적으로 보통의 동작 환경을 넘어 디바이스의 온도를 상승시키고 디바이스를 전기적으로 훈련시키는 것을 포함한다. 물론, 다른 형태의 테스트 프로그램이 구현되어 성능 등급 및 동작 특성을 검증/확립할 수 있다.
전형적인 테스트 디바이스에서, 복수의 소켓들이 병렬로 혹은 순차적으로 복수의 디바이스들을 테스트하기 위해 사용될 수 있다. 이러한 소켓들은 회로 기판에 장착되고, 이를 통해 다양한 전기적 신호들이 테스트 프로그램의 지시 하에서 요구된 테스트를 구현하기 위해 제공된다. 테스트 대상 디바이스(Devices Under Test, DUT)가 자동 핸들링 장비(automatic handling equipment)에 의해 소켓에 삽입되며, 자동 핸들링 장비는 각각의 DUT를 소켓에 맞춰 정렬시키고, 디바이스를 소켓 내에 자리잡도록 하기 위해 삽입력을 인가한다.
삽입 공정 동안, DUT 상의 하나 또는 그 이상의 핀들은, 핀이 적절하게 삽입되거나 위치됨에 있어, 소켓 내의 대응하는 콘택 홀들과 충분히 정렬되지 않을 수 있다. 어떤 경우에 있어, 핀은 휘어질 수 있고, 부서질 수 있고 소켓 내에 박힐 수 있다. 손상된 특정 핀들에 따라 그리고 손상의 성질에 따라, 디바이스는 기능적 테 스트를 통과할 수 있거나 혹은 통과하지 못할 수 있다.
디바이스가 소켓으로부터 제거될 때, 손상된 핀들은 소켓에 남아있을 수 있다. 후속적으로, 다른 DUT가 소켓에 삽입될 때, 대응하는 핀이, 콘택 홀이 막혀 소켓에 삽입되지 못할 수 있다. 결과적으로, 두 번째 DUT 상의 그 핀은 자체적으로 손상된다.
종종, 부서진 핀은, 계속적인 실패가 인식되어 후속적인 수동 검사의 수행으로 소켓의 기능이 검증될 때까지 식별되지 않을 수 있다. 이러한 문제 발생과 문제 해결 사이의 지연된 시간 동안, 복수의 디바이스들이 손상될 수 있거나 또는 디바이스들과 관련된 테스트 결과는 훼손될 수 있다.
본 명세서의 본 섹션은 아래에서 설명되고 그리고/또는 청구되는 본 발명의 다양한 실시형태와 관련될 수 있는 본 발명의 기술분야의 다양한 실시형태를 소개하려는 것이다. 본 섹션은 본 발명의 다양한 실시형태를 보다 더 잘 이해될 수 있도록 하는 배경 정보를 제공한다. 이해해야만 하는 것으로 본 명세서의 본 섹션에서의 내용은 이러한 관점에서 판독되어야 하면, 본 발명을 종래 기술로서 받아들이겠다는 것이 아니다. 본 발명은 앞서 언급된 문제들 중 하나 또는 그 이상의 영향을 적어도 감소시키거나 또는 극복하고자 하는 것이다.
다음은 본 발명의 일부 실시형태에 대한 기본적 이해를 제공하기 위해 본 발명을 간략화된 개요 형태로 제공한다. 이러한 개요는 본 발명의 모든 것을 개괄하는 것이 아니다. 또한 본 발명의 범위를 정하려 하거나 본 발명의 핵심적 요소 혹은 중요한 요소를 식별하고자 하는 것이 아니다. 그 유일한 목적은 이후 설명되는 본 발명의 상세한 설명에 대한 서문으로서 간략화된 형태로 본 발명의 일부 개념을 제공하려는 것이다.
본 발명의 일 실시형태는 방법으로 제공되고, 상기 방법은 테스트 대상 디바이스의 제거 이후 테스트 소켓을 스캔하여 스캔 데이터를 생성하는 것을 포함한다. 상기 스캔 데이터는 기준 데이터와 비교된다. 상기 비교에 근거하여 상기 테스트 소켓에서 적어도 핀의 일부의 존재가 식별된다.
본 발명의 또 다른 실시형태는 테스트 시스템으로 제공되고, 상기 테스트 시스템은 테스트 소켓과, 스캐너와, 그리고 제어 유닛을 포함한다. 상기 테스트 소켓은 테스트 대상 디바이스를 수용하도록 동작가능하다. 상기 스캐너는 테스트 대상 디바이스의 제거 이후 상기 테스트 소켓을 스캔하여 스캔 데이터를 생성하도록 동작가능하다. 상기 제어 유닛은 상기 스캔 데이터를 기준 데이터와 비교하고 상기 비교에 근거하여 상기 테스트 소켓에서 적어도 핀의 일부의 존재를 식별하도록 동작가능하다.
본 발명은 이후 첨부되는 도면을 참조하여 설명되며, 도면에서 동일한 구성요소는 동일한 참조번호로 표시된다.
도 1은 본 발명의 하나의 예시적 실시예에 따른 테스트 시스템의 간략화된 블럭도이다.
도 2는 도 1의 테스트 시스템에서 사용되는 소켓의 상부도이다.
도 3은 광학 스캐너를 나타내는 도 1의 시스템의 부분도이다.
도 4는 테스트 소켓의 이미지를 캡처하는 스캐너를 나타내는 도 1의 시스템의 부분도이다.
도 5는 전기적 스캐너를 나타내는 도 1의 시스템의 부분도이다.
도 6A, 6B, 6C는 도 5의 전기적 스캐너와 결합되어 테스트 소켓에서 사용될 수 있는 다양한 예시적 콘택 구성을 나타낸 도면이다.
도 7은 본 발명의 또 다른 예시적 실시예에 따른 도 2의 테스트 소켓에서 손상 핀을 식별하기 위한 간략화된 흐름도이다.
본 발명의 다양한 변형 및 대안적 형태가 가능하지만, 그 특정 실시예가 도면에서 예시적으로 도시되고, 본 명세서에서 상세히 설명된다. 그러나, 이해해야 하는 것으로, 이러한 특정 실시예의 설명을 통해 본 발명을 개시되는 이러한 형태에 한정시키려 하는 것이 아니며, 이와 반대로 본 발명은 첨부되는 특허청구범위에서 정의되는 바와 같이 본 발명의 사상 및 범위 내에 있는 모든 변형물, 등가물, 및 대안물을 포괄하고 있다.
본 발명의 하나 또는 그 이상의 특정 실시예가 아래에서 설명된다. 특히, 본 발명은, 본 명세서에 포함된 실시예 및 예에 한정되지 않도록, 그러나 다음의 특허청구범위의 내에 있는 다른 실시예들의 여러 요소들의 조합 및 실시예들의 부분들을 포함하는 실시예들의 수정된 형태는 포함하도록 의도되었다. 임의의 이러한 실제 구현의 개발에 있어, 구현시마다 달라질 수 있는 시스템 관련 제약 및 비즈니스 관련 제약을 따라야 하는 것처럼, 개발자의 특정 목적을 달성하기 위해 수많은 구현별 결정이 임의의 공학적 혹은 설계적 프로젝트에서 수행되어야 한다는 것을 이해해야 한다. 더욱이, 이러한 개발 노력이 복잡하고 시간 소모적일 수 있지만 그럼에도 불구하고 본 명세서에 의해 혜택을 받는 통상의 기술을 가진 자들이 설계, 제조, 및 제작을 함에 있어 통상적으로 해야 하는 것임을 이해해야 한다. 본 명세서에서 "임계적인" 혹은 "필수적인" 것으로 명확하게 표시되지 않는 한, 그 어떠한 것도 본 발명에 있어 임계적이거나 필수적인 것으로 고려되어서는 안 된다.
본 발명이 이제 첨부되는 도면을 참조하여 설명된다. 다양한 구조, 시스템 및 디바이스가 단지 설명적 목적으로, 그리고 본 발명의 기술분야에서 숙련된 자들에게 잘 알려진 세부적 사항으로 본 발명을 모호하게 하지 않도록, 도면에서 개략적으로 도시된다. 그럼에도 불구하고, 첨부되는 도면은 본 발명의 예시적 실시예를 기술하거나 설명하기 위해 포함된다. 본 명세서에서 사용되는 단어 및 어구는 관련 기술분야에서 숙련된 자들이 이해하고 있는 그러한 단어 및 어구와 일치하는 의미를 가지는 것으로 해석되고 이해되어야 한다. 용어 혹은 어구의 그 어떠한 특별한 정의, 즉, 본 발명의 기술분야에서 숙련된 자들이 이해하는 보통의 통상적인 의미와 다른 정의가 본 명세서에서 이러한 용어 혹은 어구의 일관된 사용에 의해 암시되도록 의도되지 않았다. 이러한 용어 혹은 어구가 특별한 의미, 즉 숙련된 기술자들이 이해하는 의미와 다른 의미를 지니는 경우, 해당 용어 혹은 어구에 대한 특별한 정의를 직접적으로 명확하게 제공하는 정의형식으로 이러한 특별한 정의가 명세서에서 명확하게 설명될 것이다.
도면 전반에 걸쳐 유사한 컴포넌트에는 동일한 참조 번호가 대응되어 표기된 본 명세서의 도면을 참조하면, 특히 도 1을 참조하면, 본 발명은 테스트 시스템(100)에 관해 설명된다. 테스트 시스템(100)은, 테스트 소켓(120)과 테스트 회로(130)를 포함하는 테스트 유닛(110), 스캐너(140), 제어 유닛(150), 및 데이터베이스(160)를 포함한다. 테스트 시스템(100)은 테스트 대상 디바이스(170)을 테스트 소켓(12)에서 수용하여, 테스트 대상 디바이스(170)의 동작을 검증하거나 성능 특성을 결정하기 위해 테스트 동작을 수행한다.
설명의 편의를 위해 그리고 본 발명의 실시예들의 특징이 모호해지지 않도록 하기 위해, 테스트 시스템(100)의 모든 부분들이 도시되지는 않았다. 예를 들어, 자동화된 물질 핸들러(automated material handler)(예를 들어, 로봇 팔)가 전형적으로 사용되어 테스트 대상 디바이스(170)를 테스트 소켓(120)에 끼울 수 있다. 더욱이, 테스트 유닛(110)은, 테스트 회로(130)에 의해 복수의 테스트 대상 디바이스(170)의 순차적 테스트 혹은 병렬 테스트가 가능하도록, 복수의 테스트 소켓(120)을 포함할 수 있다. 일반적으로, 테스트 유닛(110)에 의해 수행되는 특정 테스트 형태는 본 발명의 실시예들의 실행함에 있어 필수적인 것이 아니다. 본 발명의 기술분야에서 통상의 기술을 가진 자들은, 이러한 테스트를 실행하기 위해 요구되는 테스트 회로(130)의 구성 및 수행될 수 있는 테스트 동작에 익숙하다. 비록, 스캐너(140)와 제어 유닛(150)이 개별적 유닛들로서 도시되었지만, 이들은 단일 유닛으로 통합될 수 있거나 하나 또는 양쪽 모두는 테스트 유닛(110)에 통합될 수도 있다.
스캐너(140)는 테스트 대상 디바이스들(170)의 삽입들 사이에 테스트 소켓(120)을 (예를 들어, 광학적으로 혹은 전기적으로) 스캔하여 테스트 대상 디바이스(170)로부터 분리되어 삽입과 제거 공정 동안 테스트 소켓(120)에 박힌 손상된 핀들을 식별한다. 삽입들 사이에서의 소켓의 스캔에 의해, 테스트 시스템(1000)의 처리량이 감소하지 않는다. 스캔의 빈도는 실시예에 따라 변할 수 있다. 예를 들어, 테스트 소켓(120)은 테스트 대상 디바이스(170)의 각각의 삽입 사이에서 스캔될 수 있다. 대안적으로, 이러한 스캔은 고정된 빈도(예를 들어, 매 다섯 번의 삽입)에서 완료될 수 있다.
스캐너(140)는 스캔 결과를 제어 유닛(150)에 전달하고, 제어 유닛(150)은 테스트 소켓(120)에 박힌 잠재성 핀을 식별하기 위해 스캔 데이터를 분석한다. 제어 유닛(150)은 데이터베이스(160)에 스캔 데이터를 저장할 수 있다. 일부 실시예들에서, 제어 유닛(150)은 모든 스캔 결과를 저장할 수 있고, 반면에 다른 실시예들에서, 제어 유닛(150)은 단지 손상된 것으로 의심되는 핀들과 관련된 스캔 데이터만을 저장할 수 있다.
도 2를 간단히 참조하면, 테스트 소켓(120)의 상부도가 도시된다. 테스트 소켓(120)은 테스트 대상 디바이스(170)의 핀들을 수용하기 위한 복수의 개구들(200)을 포함한다. 손상된 핀(210)이 개구들(200) 중 하나에 박혀있다. 손상된 핀(210)은, 기준 상태와 비교하여, 테스트 소켓(120)의 특성이 변하게 한다. 스캐너(140)에 의해 수행된 측정은 제어 유닛(150)이 이렇게 변경된 특성을 식별하여 손상된 핀(210)을 식별하는데 도움을 준다. 개구들(200)의 개수 및 정렬에 관한 테스트 소 켓(120)의 특정 구성은 테스트 대상 디바이스(170)의 특정 실시예 및 구조에 따라 변할 수 있다.
일부 실시예들에서, 스캐너(140)는 조명을 통해 혹은 테스트 소켓(120)의 이미지를 캡처함으로써, 테스트 소켓(120)을 스캔하는 광학 스캐너이다. 다른 실시예들에서, 스캐너(140)는 손상된 핀(210)의 존재를 식별하기 위해 테스트 소켓(120)의 전기적 특성(예를 들어, 저항)을 평가하는 전기적 스캐너이다.
도 3에 도시된 제 1 실시예에서, 스캐너(140)는 광원(300)(예를 들어, 레이저)과 검출기(310)를 포함할 수 있는데, 상기 검출기(310)는 광원으로부터 발생하고 아울러 테스트 소켓(102)에 의해 검출기(310)에 반사되는 광의 특성(예를 들어, 하나 또는 그 이상의 빈도에서의 강도)를 측정하도록 동작가능하다. 검출기(310)에 대한 광원(300)의 방향은 실시예에 따라 변할 수 있다. 또한, 광원(300)과 검출기(310)의 기하학적 구조는 설명된 예와는 다를 수 있다. 설명된 실시예에서, 광원(300)과 검출기(310)는 테스트 소켓(120)에 대해 수직 방향으로 정렬된다.
광학 스캔 데이터는 기준 데이터와 비교되어 테스트 소켓(120) 내에서의 핀의 존재를 표시할 수 있는 불일치가 식별된다. 예를 들어, 측정된 스캔 데이터는 기준 강도 임계치와 비교될 수 있다. 핀의 존재는 사전에 결정된 임계치를 (즉, 테스트 소켓(120) 및/또는 핀의 광학적 특성에 따라 양의 방향 혹은 음의 방향에서) 벗어난 측정 강도에 응답하여 식별될 수 있다. 스캐너(140)는 테스트 소켓(120) 전체를 스캔할 수 있거나, 또는 대안적으로 스캐너(140)는 단지 테스트 소켓(120)의 일부만을 스캔할 수 있으며, 그리고 각각의 부분적 스캔에 대한 결과를 제어 유 닛(150)에 보고할 수 있다.
도 4에 설명된, 또 다른 실시예에서, 스캐너(140)는 테스트 소켓(120)의 이미지(400)를 캡처할 수 있고, 캡처된 이미지(400)를 기준 이미지(410)와 비교하여 손상된 핀(210)을 식별할 수 있다. 기준 이미지(410)는 테스트 소켓(120)에 대해 미리 발생될 수 있거나, 또는 기준 이미지(410)는 어떠한 손상된 핀(210)도 존재하지 않는 것으로 알려진 이전의 테스트 소켓(120)의 하나 또는 그 이상의 스캔을 상용하여 발생할 수 있다. 기준 이미지(410)를 갱신시킴으로써, 테스트 시스템(100) 부근의 변하는 환경(예를 들어, 주변 조명(ambient lighting)) 또는 사용으로 인한 테스트 소켓(120)의 변경이 반영될 수 있고, 그럼으로써 잘못된 스캔 결과에 대한 가능성이 감소된다.
캡처된 이미지(400)를 기준 이미지(410)와 비교하기 위한 다양한 기술이 사용될 수 있다. 예를 들어, 픽셀들 혹은 픽셀들의 그룹이 손상된 핀(210)의 존재를 식별하기 위해 비교될 수 있다. 테스트 소켓(120)이 어두운 색을 가지는 실시예에서, 금속 핀은 상당히 더 밝은 픽셀 그룹으로서 나타날 것이다. 따라서, 손상된 핀(210)은, 기준 이미지(410)로부터의 예측된 평균 색과는 다른 캡처된 이미지(400)에서의 픽셀 그룹의 평균 색에 응답하여 식별될 수 있다. 다른 비교 기술도 또한 사용될 수 있다. 일부 실시예에서, 픽셀 별로 비교가 수행될 수 있고, 그리고 다양한 통계자료, 예를 들어, 평균 절대 오차(mean absolute error), 평균 제곱 오차(mean squared error), 루트 평균 제곱 오차(root mean squared error), 피크 제곱 오차(peak squared error), 피크 신호대잡음 비(peak signal to noise ration), 다른 픽셀 카운트(different pixel count) 등이 결정될 수 있다. 하나 또는 그 이상의 통계차가 비교되어, 하나 또는 그 이상의 손상된 핀들(210)의 존재를 시사할 정도로 캡처된 이미지(400)가 기준 이미지(410)와 충분히 다른지 여부가 결정될 수 있다.
도 5에 도시된 본 발명의 또 다른 실시예에서, 스캐너(140)는 테스트 소켓(120)에 전기적으로 연결되어, 손상된 핀(210)을 식별하기 위해 테스트 소켓(120)을 전기적으로 스캔할 수 있다. 스캐너(140)는 테스트 회로(130)와 통신할 수 있거나 혹은 테스트 회로(130)에 통합될 있다. 스캐너(140)는 손상된 핀(210)의 존재를 결정하기 위해 테스트 소켓(120)에 관한 전기적 테스트를 수행한다. 손상된 핀(210)의 존재를 결정하기 위한 예시적인 전기적 테스트는 연속성 테스트(continuity test) 혹은 신호 주입 테스트(signal injection test)이다.
도 6A 내지 도 6C의 단면도를 간단히 참조하면, 테스트 소켓(120)은 평상시 서로 통신하고 있지 않은 콘택들(600, 610)을 포함할 수 있다. 예를 들어, 콘택(600)은 테스트 대상 디바이스(170)의 기능적 테스트를 위해 사용되는 테스트 콘택을 나타낼 수 있고, 콘택(610)은 손상된 핀(210)의 식별을 위해서만 사용되는 스캔 콘택일 수 있다.
스캔 동안, 스캐너(140)는 테스트 콘택(600)과 스캔 콘택(610) 간의 연속성에 대해 점검할 수 있다. 대안적으로, 스캐너(140)는 스캔 콘택(610)에서 신호를 주입하고 테스트 회로(130)에 질의하여 신호가 테스트 콘택(600) 상에 존재하는지 여부를 결정할 수 있다. 만약 연속성 혹은 신호에 대한 응답이 존재한다면, 손상된 핀(210)이 개구(200)에 박혀있을 가능성이 있다.
콘택(600, 610)의 방향은 실시예에 따라 달라질 수 있다. 예를 들어, 양쪽 콘택(600, 610)은 도 6A에 도시된 바와 같이, 개구(200)의 측벽에 배치될 수 있다. 도 6B에 도시된 또 다른 실시예에서, 하나의 콘택(600, 610)은 개구의 측벽 상에 배치될 수 있고, 또 다른 콘택(600, 610)은 개구(200)의 바닥에 위치할 수 있다. 도 6C에 도시된 바와 같이, 또 다른 실시예에서, 테스트 콘택(600)과는 독립적으로 스캔이 완료될 수 있도록 두 개의 스캔 콘택(610, 620)이 제공될 수 있다. 이러한 실시예에서, 스캐너(140)는, 연속성 또는 신호 응답의 존재 여부를 결정하기 위해, 테스트 회로(130)와 통신할 필요가 없다.
도 1을 참조하면, 스캐너(140)는 스캔 결과를 제어 유닛(150)에 제공하고, 제어 유닛(150)은 손상된 핀(210)의 존재를 식별하기 위해 스캔 결과를 분석한다. 광학 스캐너(140)의 경우에, 제어 유닛(150)은 스캔 데이터를 기준 데이터와 비교하는데, 예를 들어, 측정된 강도를 기준 강도와 비교하거나 또는 캡처된 이미지를 기준 이미지와 비교하여 손상된 핀(210)을 식별한다. 전기적 스캐너(140)의 경우, 제어 유닛(150)은 측정된 전기적 스캔 데이터를 기준 데이터와 비교하여(예를 들어, 연속성 없음 또는 신호 응답 없음), 손상된 핀(210)의 잠재적 존재를 식별한다.
잠재적 손상 핀(210)을 식별한 이후, 제어 유닛(150)은 다양한 수정 동작을 수행할 수 있는데, 일 실시예에서, 제어 유닛(150)은 테스트 유닛(110)에게 테스트 소켓(120)이 의심된다고 알릴 수 있고, 그리고 테스트 유닛(110)은 임의의 추가적 인 테스트 대상 디바이스(170)가 테스트 소켓(120)에 로딩되지 못하게 한다. 이러한 동작은 다른 테스트 대상 디바이스(170)가, 테스트 소켓(120)에서의 점유된 개구(200)에 후속적 데스트 대상 디바이스(170)로부터의 핀의 삽입 시도에 의해 손상되는 것을 방지한다. 만약 테스트 유닛(110)이 복수의 테스트 소켓(120)을 갖추고 있다면, 중단 없이 나머지 소켓들이 테스트 대상 디바이스(170)를 테스트하기 위해 사용될 수 있다. 제어 유닛(150)이 구현할 수 있는 가능한 또 다른 정정 동작은, 툴 동작기(tool operator)에 전자적 메시지(예를 들어, 이메일(email))를 전송하거나 또는 잠재적 손상 핀(210)을 식별하는 경고 혹은 상태 표시기를 활성화시키는 것이다. 제어 유닛(150)이 할 수 있는 또 다른 동작은, 스케쥴링 요청을 제조 설비 내의 관리 시스템(미도시)에 전송하는 것이다. 관리 시스템은 자동으로 테스트 유닛(110)이 서비스를 중지하도록 하고 그리고/또는 관리 동작을 스케쥴링하여 의심되는 테스트 소켓(120)을 검사하여 수리할 수 있다.
제어 유닛(150)은 또한, 이전의 성공적 스캔 이후 테스트되는 테스트 대상 디바이스 혹은 디바이스들(170)에 대해 수정 동작을 수행할 수 있다. 테스트되는 마지막 테스트 대상 디바이스(170)는 잠재적으로 결함이 있는 것으로 지정될 수 있다. 각각의 스캔 간에 복수의 삽입이 수행되는 실시예에서, 스캔들 사이에서 처리되는 테스트 대상 디바이스들(170) 모두는 잠재적으로 결함이 있는 것으로 식별될 수 있다. 어떤 테스트 대상 디바이스(170)가 손상된 핀(210)에 대해 책임이 있는지에 따라, 결함이 있는 테스트 대상 디바이스(170) 이후 삽입되는 디바이스들은 그들 자신의 핀들을 구부리거나 손상시킬 수 있다.
이제 도 7을 참조하면, 테스트 소켓의 이용가능성을 결정하는 방법의 간략화된 흐름도가 제공된다. 방법 블럭(700)에서, 테스트 소켓이 테스트 대상 디바이스들의 삽입들 사이에서 스캔되어 스캔 데이터를 발생시킨다. 방법 블럭(710)에서, 스캔 데이터가 기준 데이터(예를 들어, 기준 이미지, 강도 임계치, 전기적 임계치 등)와 비교된다. 방법 블럭(720)에서, 테스트 소켓에 박힌 핀의 존재가 상기 비교에 근거하여 식별된다.
앞서 설명된 특정 실시예들은 단지 예시적인 것인데, 왜냐하면 본 발명은, 본 명세서에서의 설명을 통해 혜택을 받는 본 발명의 기술분야에서 숙련된 기술을 가진 자들에게는 명백한 것으로 다르지만 등가적인 방식으로 실시될 수 있고 변형될 수 있기 때문이다. 더욱이, 아래의 특허청구범위에서 설명된 바와 다른 그 어떠한 한정사항도 본 발명의 구성 혹은 설계의 세부적 사항을 한정하는 것이 아니다. 따라서, 앞서 개시된 특정 실시예들은 변경 또는 변형될 수 있고, 이러한 모든 변형은 본 발명의 범위 및 사상 내에 있는 것으로 당연히 고려된다. 따라서, 본 발명이 구하고자 하는 보호범위는 아래의 특허청구범위에서 설명된 바와 같다.

Claims (10)

  1. 테스트 대상 디바이스(170)의 제거 이후 테스트 소켓(120)을 스캔하여 스캔 데이터를 생성하는 단계와;
    상기 스캔 데이터를 기준 데이터와 비교하는 단계와; 그리고
    상기 비교에 근거하여 상기 테스트 소켓(120)에서 적어도 핀의 일부(210)의 존재를 식별하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 테스트 소켓(120)을 스캔하는 것은 상기 테스트 소켓(120)을 광학적으로 스캔하는 것을 포함하고, 그리고 상기 기준 데이터는 광학적 임계치를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 테스트 소켓(120)을 스캔하는 것은 상기 테스트 소켓(120)의 이미지(400)를 캡처하는 것을 포함하고, 그리고 상기 기준 테이터는 기준 이미지(410)를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 테스트 소켓(120)을 스캔하는 것은 상기 테스트 소켓(120)을 전기적으 로 스캔하는 것을 포함하고, 그리고 상기 기준 데이터는 전기적 임계치를 포함하는 것을 특징으로 하는 방법.
  5. 테스트 시스템(100)으로서,
    테스트 대상 디바이스(170)를 수용하도록 동작가능한 테스트 소켓(120)과;
    테스트 대상 디바이스(170)의 제거 이후 상기 테스트 소켓(120)을 스캔하여 스캔 데이터를 생성하도록 동작가능한 스캐너(140)와; 그리고
    상기 스캔 데이터를 기준 데이터와 비교하고 상기 비교에 근거하여 상기 테스트 소켓(120)에서 적어도 핀의 일부(210)의 존재를 식별하도록 동작가능한 제어 유닛(150)을 포함하는 것을 특징으로 하는 테스트 시스템.
  6. 제5항에 있어서,
    상기 스캐너(140)는 광학 스캐너를 포함하고, 그리고 상기 기준 데이터는 광학적 임계치를 포함하는 것을 특징으로 하는 테스트 시스템.
  7. 제5항에 있어서,
    상기 스캐너(140)는 상기 테스트 소켓(120)의 이미지(400)를 상기 스캔 데이터로서 캡처하도록 동작가능하고, 그리고 상기 기준 데이터는 상기 테스트 소켓(120)의 기준 이미지(410)를 포함하는 것을 특징으로 하는 테스트 시스템.
  8. 제5항에 있어서,
    상기 스캐너(140)는 상기 테스트 소켓(120)을 전기적으로 스캔하도록 동작가능하고, 그리고 상기 기준 데이터는 전기적 임계치를 포함하는 것을 특징으로 하는 테스트 시스템.
  9. 제5항에 있어서,
    상기 테스트 소켓(120)은,
    테스트 대상 디바이스(170)의 핀들을 수용하기 위한 개구들과;
    적어도 상기 개구 내에 배치되는 제 1 콘택과; 그리고
    적어도 상기 개구 내에 배치되는 제 2 콘택을 포함하여 구성되며,
    상기 스캐너는 상기 제 1 콘택과 상기 제 2 콘택 간에 연속성(continuity)이 존재하는지 여부를 결정하도록 동작가능하고, 그리고 상기 스캔 데이터는 상기 개구들 각각에 대한 연속성 결과를 포함하는 것을 특징으로 하는 테스트 시스템.
  10. 제5항에 있어서,
    상기 테스트 소켓(120)은,
    테스트 대상 디바이스(170)의 핀들을 수용하기 위한 개구들(200)과;
    적어도 상기 개구(200) 내에 배치되는 제 1 콘택(600, 610)과; 그리고
    적어도 상기 개구(200) 내에 배치되는 제 2 콘택(610, 620)을 포함하여 구성되며,
    상기 스캐너(140)는 상기 제 1 콘택(600, 610) 상에서 신호를 주입하여 상기 제 2 콘택(610, 620) 상에서 응답을 측정하도록 동작가능하고, 그리고 상기 스캔 데이터는 상기 개구들(200) 각각에 대한 응답 결과를 포함하는 것을 특징으로 하는 테스트 시스템.
KR1020097022856A 2007-04-23 2008-04-17 테스트 소켓에서 부서진 핀들을 식별하는 방법 및 장치 KR20100036222A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/738,541 2007-04-23
US11/738,541 US20080258704A1 (en) 2007-04-23 2007-04-23 Method and apparatus for identifying broken pins in a test socket

Publications (1)

Publication Number Publication Date
KR20100036222A true KR20100036222A (ko) 2010-04-07

Family

ID=39591414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022856A KR20100036222A (ko) 2007-04-23 2008-04-17 테스트 소켓에서 부서진 핀들을 식별하는 방법 및 장치

Country Status (8)

Country Link
US (2) US20080258704A1 (ko)
JP (1) JP2010525365A (ko)
KR (1) KR20100036222A (ko)
CN (1) CN101861524A (ko)
DE (1) DE112008001088T5 (ko)
GB (1) GB2461454A (ko)
TW (1) TW200903009A (ko)
WO (1) WO2008133833A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973935A1 (fr) * 2011-04-11 2012-10-12 St Microelectronics Rousset Procede pour evaluer un processus de decoupe de wafer semi-conducteur
TWI443346B (zh) * 2012-09-14 2014-07-01 Chunghwa Telecom Co Ltd 電器設備識別系統及方法
US9251346B2 (en) * 2013-02-27 2016-02-02 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing propagation of hardware viruses in a computing system
TWI497062B (zh) * 2013-12-05 2015-08-21 Inventec Corp 中央處理器腳座的光學檢測系統及其方法
US9703623B2 (en) * 2014-11-11 2017-07-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Adjusting the use of a chip/socket having a damaged pin
CN106249001B (zh) * 2016-05-05 2019-06-14 苏州能讯高能半导体有限公司 一种测试板
CN109827970B (zh) * 2019-02-22 2022-06-10 英特尔产品（成都）有限公司 半导体芯片测试系统和方法
US11315652B1 (en) * 2020-11-19 2022-04-26 Winbond Electronics Corp. Semiconductor chip burn-in test with mutli-channel
CN115266743B (zh) * 2022-05-17 2024-02-02 江苏汤谷智能科技有限公司 一种无损检测下的芯片质量的评估系统及方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4219053A (en) * 1978-10-30 1980-08-26 Tyner Clifford A Method for handling dual in-line packages
US5006842A (en) * 1987-04-13 1991-04-09 The Foxboro Company Identity insert block for electronic modules
JPH01229983A (ja) 1988-03-09 1989-09-13 Fujitsu Ltd プローブ方式
US5073708A (en) * 1989-09-11 1991-12-17 Shibuya Kogyo Co., Ltd. Apparatus for inspecting the presence of foreign matters
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
JPH09325172A (ja) 1996-06-05 1997-12-16 Fujitsu Ltd バーンインボード検査装置及びバーンインボード検査方法
JP3080595B2 (ja) * 1997-02-28 2000-08-28 日本電産リード株式会社 基板検査装置および基板検査方法
US6046803A (en) * 1997-05-20 2000-04-04 Hewlett-Packard Company Two and a half dimension inspection system
DE69836677D1 (de) * 1998-06-08 2007-02-01 Hewlett Packard Co Verfahren und Schaltungskreis zur Erfassung der Anwesenheit eines Verbindungsteils in einer Kontaktbuchse
TW465060B (en) * 1998-12-23 2001-11-21 Mirae Corp Wafer formed with CSP device and test socket of BGA device
US6386237B1 (en) * 1999-04-12 2002-05-14 The Goodyear Tire & Rubber Company Abrasive material transport hose with wear detecting sensors
JP2001051018A (ja) * 1999-08-17 2001-02-23 Nec Machinery Corp Ｉｃ試験装置
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
US6957371B2 (en) * 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US6746252B1 (en) * 2002-08-01 2004-06-08 Plastronics Socket Partners, L.P. High frequency compression mount receptacle with lineal contact members
DE10393783T5 (de) * 2002-11-28 2005-10-27 Advantest Corp. Positionserfassungsvorrichtung, Positionserfassungsverfahren und Tragvorrichtung für elektronische Komponenten
JP4149395B2 (ja) 2004-03-11 2008-09-10 三井造船株式会社 粒子密度分布測定装置
US6824410B1 (en) * 2004-04-16 2004-11-30 Kingston Technology Corp. Zero-insertion-force hinged clam-shell socket for testing memory modules
US20060083419A1 (en) * 2004-10-18 2006-04-20 Michael Carbaugh Systems and methods for isolating parts
US7123031B2 (en) * 2004-12-20 2006-10-17 Siemens Power Generation, Inc. System for on-line assessment of the condition of thermal coating on a turbine vane
KR100620740B1 (ko) * 2004-12-30 2006-09-13 동부일렉트로닉스 주식회사 패키지 검사용 어셈블리
US20090136118A1 (en) * 2005-04-11 2009-05-28 Advantest Corporation Electronic Device Handling Apparatus
WO2007017953A1 (ja) 2005-08-11 2007-02-15 Advantest Corporation 電子部品試験装置
US7791070B2 (en) * 2005-11-02 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fault detection system and method
US7701231B2 (en) * 2007-03-20 2010-04-20 Cummins Filtration Ip, Inc Apparatus, system, and method for detecting cracking within an aftertreatment device

Also Published As

Publication number Publication date
CN101861524A (zh) 2010-10-13
DE112008001088T5 (de) 2010-03-25
JP2010525365A (ja) 2010-07-22
GB2461454A (en) 2010-01-06
US8040140B2 (en) 2011-10-18
US20080258704A1 (en) 2008-10-23
US20110057666A1 (en) 2011-03-10
WO2008133833A1 (en) 2008-11-06
GB0918661D0 (en) 2009-12-09
TW200903009A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
US8040140B2 (en) Method and apparatus for identifying broken pins in a test socket
KR100493058B1 (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
KR100863140B1 (ko) 반도체 웨이퍼의 이물 검사 및 리페어 시스템과 그 방법
JP2021184486A (ja) 検査システム、ならびに検査システムの故障解析・予知方法
JP2018096972A (ja) プローブカード、及びそれを含むテスト装置
US20150066414A1 (en) Automatic retest method for system-level ic test equipment and ic test equipment using same
US6694463B2 (en) Input/output continuity test mode circuit
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
CN117648892A (zh) 一种利用ai动态调节老化测试参数的方法及系统
CN110504000B (zh) 晶圆级测试用测试机识别探针卡信息的方法
KR102202074B1 (ko) 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
CN102128991B (zh) 一种老化测试装置及测试方法
KR101397242B1 (ko) 웨이퍼를 테스트하는 방법 및 장치
US20090035881A1 (en) Method for manufacturing semiconductor device
US8283940B2 (en) Probe device, processing device, and probe testing method
US6778933B2 (en) Processing semiconductor devices having some defective input-output pins
US20110063608A1 (en) Sensing Module for Light-Emitting Devices and Testing Apparatus Using the Same
KR101388246B1 (ko) 웨이퍼 수준 패키지의 테스트가 가능한 반도체 패키지 테스트용 소켓
KR20060129722A (ko) 반도체 장치의 데이지 체인 검증 시스템 및 그 방법
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR101361817B1 (ko) 웨이퍼 검사 장치
KR20240108319A (ko) 딥러닝을 이용한 이미지 센서용 웨이퍼 테스트 시스템
KR20240108320A (ko) 딥러닝을 이용한 이미지 센서용 웨이퍼 테스트 방법
KR20200047813A (ko) 반도체 소자 테스트 장치, 방법 및 테스트 핸들러

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid