TW200903009A - Method and apparatus for identifying broken pins in a test socket - Google Patents

Method and apparatus for identifying broken pins in a test socket Download PDF

Info

Publication number
TW200903009A
TW200903009A TW097114442A TW97114442A TW200903009A TW 200903009 A TW200903009 A TW 200903009A TW 097114442 A TW097114442 A TW 097114442A TW 97114442 A TW97114442 A TW 97114442A TW 200903009 A TW200903009 A TW 200903009A
Authority
TW
Taiwan
Prior art keywords
test
test socket
socket
threshold
scan
Prior art date
Application number
TW097114442A
Other languages
English (en)
Inventor
Matthew S Ryskoski
Song Han
Douglas C Kimbrough
Christopher L Wooten
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200903009A publication Critical patent/TW200903009A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70Testing of connections between components and printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

200903009 九、發明說明: 【發明所屬之技術領域】 本發明係大致關於半導體裝置的測試,且尤係關於於 測試插座中識別斷裂接腳之方法及設備。 、 【先前技術】 一 半導體晶粒(die)通常係大量地形成在例如矽的半 導體材料之晶圓上。在晶粒從晶圓中剪切(singulate)出 來後,它們可被個別封裝成例如塑膠或陶瓷封裝件 (package)。引線框架(lead frame)可支撐用於打線結 合(wlre bonding)與封裝的晶粒,並且提供引線系統(“Μ system)給已完成的封裝件。一般來說,形成在晶粒上的 電路(electrical circuitry)係耦接到該晶粒上的焊墊 (bond pad),用以幫助該電路與外界的互連 (interconnection)。在打線.結合與封裝製程期間,每個 焊墊係經由導線(wire lead)而被電連接到引線框架。電 連接包括形成在焊塾上的打線結合、導線與形成在引線框 架上的打線結合。包覆材料(encapsulating贴如⑴ 將晶粒予以保護以及絕緣,且該晶粒被安裝在具有外部接 腳的封裝件中’該外部接腳係經由打線結合來將該晶粒上 的電路互連到外界。 封裝裝置通常在送交給客戶之前插人到自動化測試 裝備(automated test equipment)的插座中,用以執行 各種功能和效能的測言式。對封裝晶粒所執行的其中一個測 試範例一般被稱為預燒測試(burn_in testing)。預燒測 94300 5 200903009 4 3為了加速當裝置被組裝到產品中時可能發生的早期 ^障(early failure),而藉由使裝置承受應力等級 (stress level)的運作狀況來使零件加速承受應力。預 燒-般包含將裝置的溫度提高到超過正常運作狀況並且電 性地操練該裝置。當^,可實施其他類型的測試程式以驗 證/建立效能等級與運作特性。 、在典型的測試裝置中,係利用多個插座來允許平行或 連續地測試多個裝置。插座係安裝在依照測試程式的指示 ^提供各種電子信號通過的電路m以實%需要的測 忒。待測裝置(device under test; DUT)係藉由自動化 處理裝備(automatic handling eqUipment)而被插入到 插座中,該自動化處理裝備是將每個DUT對準到插座上並 施加插入力量來將裝置安置到插座中。 在插入過程期間,有可能一個或多個DUT上的接腳沒-被充分地對準到插座中的對應的觸點孔(c〇ntact 來允許該接腳被適當地插入或被安置。在某些案例中,接 腳可變成彎曲的、斷裂的或卡入插座中。依據損壞的特定 接腳和損壞的類別,裝置可能通過或可能不通過功能的測 試。 當裝置從插座中移除時,損壞的接腳可能餘留在插座 中。接著’當不同的DUT被插入到插座中時’對應的接腳 可倉b會因為觸點孔塞住而無法被插入到插座中。因此在第 二個DUT上的接腳本身可能會損壞。 通常’在識別到故障傾向並且執行隨後的人工檢查來 94300 200903009 驗證插座的功能性之前,斷裂的接腳可能不會被發現。在 問題開始與故障檢修之間的時間耽擱期間,可能會損壞多 個裝置或可能危及到與該裝置相關聯的測試結果。、夕 本文件的此節係要介紹可能與以下所描述和/或所請 求保護之本發明的各種態樣有關的各種技術態樣。此節^ 供背景資訊以幫助更容易地瞭解本發明的不同態樣。因 此,應該要瞭解的是,應以上述觀點來閱讀本文件的此節 裡的及明’而不疋用來承認先前技術。本發明係針對克服 或至少減低上述列舉的一個或多個問題的影響。 【發明内容】 為了提供本發明的一些態 的基本瞭解,下面提出本 、:明的簡化概要。此概要並非本發_詳盡綜述。該概要 亚不是要識別本發明的重要的或關鍵的元件或描述本發明 的範圍。它唯-的目的是要以簡化形式來提出一些概念, 以作為稍後討論的實施方式的前言。 的一個態樣係為一種方法,包括在移除待測裝 掃㈣試插座以產生掃描資料。該掃描#料係與參 ㈣較。根據該比較’識別出在該測試插座中是否 存在有至少一部分的接腳。 =發明的另-㈣㈣為—種測m包含測試插 :、=器和控制單元。該測試插座可操作來容置 :座==可操作來在移除該待測裝置之後掃描該測試 料盘炎『I 早70可操作來比較該掃描資 〜、’且根據該比較’識別出在該測試插座中是 94300 7 200903009 否存在有至少一部分的接腳。 【實施方式】 「对狡述本發明的一個或多個且 ?㈣是,本發明並不限於實施例與:此包;的圖t具體 疋包含含有上述實施例的部分以圖式’而 範圍内的不同與扩彻& _ * 以申鮰專利範圍的 式。應該了解件組合㈣ … 、疋在發展任何此種實際實作中,如同在 =Γ計計晝裡,必須做出許多實作特定二 的具體目標,例如符合系統相 ❹㈣可能在隨著實作的不同而有所不==的 解Γ疋’這樣的發展努力可是複雜與耗時的,不過 =些文惠於此揭露的該技術領域具有通常知識者而古, =然^計、製造與加工的慣例工作。本申請案中Μ =為:馳是關鍵或必要者,除非明確地指出是「關 鍵性的」或「必要的」者。 本發明現在將參照隨附圖式來敘述。各種結構、系統 和裝置係僅作說明用而圖式地描繪在圖式中,俾利於不以 熟習此技藝之人士所習知的細節來混淆本發明。不過,包 含附圖是用來敘述與解釋本發明的例示範例。使用在此的 字(W_)與詞、组(Phrase)應該被瞭解和理解成有與熟 習此技藝之人士所瞭解的字與詞組相一致的意義。用嗜 (term)或詞組沒有特別的定義,也就是,與平常的及^ =此技藝之人士所瞭解的慣例的意義不同的定義的意思^ 意味著在此使用-致的名稱或詞組。到了名稱或触意思 94300 8 200903009 是有特別意義的程度,也就是,意義與熟習此技藝之人士 所瞭解的不同’這樣的特別定義將明確地列舉在直接地與 =確地提供特別定義給該名稱或触的定義方式裡的詳細 舌兄明中。 現在參照到圖式,其中相同的元件符號對應到全文中 不同視圖的相似元件’且特別地參照第1目,是以測試系 統100的背景來描述本發明。該測試系统1 〇〇包括:含 測試插座120和測試電路130的測試單元110、掃描器 H0、控制單元150、和資料庫⑽。該測試系統_容置 待測裝置(deviceundertest)17G於該測試插座12〇中, 然後執行賴作業來驗料業或料該待職置 能特性。 w双 為了簡化說明與避免混淆本發明的實施例的特徵 有描緣f測試系統_的所有料。舉例來說,自動化物 料操作員(automated materiel n dieriai handler)(例如機器手臂 、(^b〇t arra))典型地被用來將該待職置i7Q嚙合在該 測試插座120中。此外,、、ρι丨^ g __ 以 广19Λ 測忒早几no可包括多個測試插 座,以允許藉由測試電路13。來連續地或平 個待測裝置17〇。一妒难% 丄 飞夕 又來成,由該測試單元11 〇所執行的 ::-、的,定類型對於本發明的實施例的實施並不重要。熟 1此技蟄之人士對於可執行的測試作業與實施測試所要 測試電路130的組構是_。雖然掃描器140和控制單 ί_150被圖:為不同的單元,但可設想將它們整合成單: 早π ’或者疋將其中-者或二者皆可整合到測試單元110 94300 9 200903009 … 中。 • 該掃描器140在待測裝置17〇 插座⑽(例如光學地或電性地),=間掃描該測試 入與移開過程中從任何待測裝置能:經在插 測試插座120中的損壞接 出來且卡住在該 該測試系統m的處理…::在插入之間掃描插座, 昭特定的每b &降低。掃描的頻率可依 每個插入例來說,_ ,成掃入座广或者’一的頻 元二描結果給控制單請,該控制單 的接腳。該控制田單貝=^=能卡住在測試插座⑽裡 在一此者浐初Λ 了儲存知描資料在資料庫160中。 在些只知例中,控制單元 而在其他的實_中,了儲f所有掃描結果,然 能的損壞接腳相關聯的掃 別·^ft到第2圖’所示為測試插座120的俯視圖。該 開孔(〇卿_) 200。損f =裝置170的接聊的複數個 該開孔中。該接腳210被卡住在其中一個 性相較於參照狀態是改變的。掃描器“。所進行的測量; 2控制单疋150識別被改變的特性以識別出損壞的接腳 。測武插座120關於開孔2〇〇的數量與排列的特定配置 可依據特定實施例和待測裝置17〇的結構而改變。 在二只施例中,掃描器14〇是經由測試插座12〇的 10 94300 200903009 照明或影像;μ§ 他實施例測試插座12G的光學掃描器。在其 性(例如電阻^插器140是評估該測試插座120的電子特 士,哭。 以識別出是否存在有損壞接腳21 0的電掃 源:(第例3如?—實施例中,婦描器140可包括光 旦 、> 田射)與偵測器310,該偵測器310可用來測 L生自光源和從測試插座120反射到债測器31〇的光的 特性(例如在一 /m ^ j 或夕個頻率時的強度)。光源300相對於 、“恭 的方向可依據特定實施例而改變。此外,光源 =偵測器31〇的幾何位置可與圖示範例不同。在圖示 ^的貝知例中,光源_和侧器31G是被設置在相對於測 試插座120成垂直的方位。 光子掃描 > 料係與參照資料相比較,以識別出可 測=插座⑽妓否存在有接腳的不符之處。舉例來說/,、 測置到的掃描資料可與參照強度閾值(让⑽◦⑷相比 較。回應於測量到的違反預定閾值的強度(也就是,依據 測試插座120和/或接腳的光學特性而朝正或是負方向 時),可識別出接腳的存在。掃描器14G可掃描整個測試插 座120,或者,掃描器14〇可只掃描測試插座12〇的一部 为並將母個部分之掃描結果報告給控制單元15〇。 在第4圖所示之另一個實施例中,掃描器14〇可擷取 測試插座120的影像400,並將擷取到的影像4〇〇與參照 影像410做比較以識別出損壞的接腳21 〇。參照影像〇 可事先產生而用於測試插座120,或者參照影像41〇可利 94300 11 200903009 用已=沒有損壞接腳210存在的測試插座12〇的一個或多 個先前掃描結果來產生。藉著更新參照影像41〇,可以克 服測試系統100鄰近的環境改變(例如周圍光線)或由於 使用而造成測試插座120的改變,因此降低可能的錯誤掃 描結果。 可使用各種技術來比較擷取到的影像4〇〇與參照影像 410。舉例來說,像素或像素群組(gr〇ups〇f pixeis)可 被比較來識別損壞的接腳21〇的存在。在測試插座12〇是 深色的實施例中,金屬接腳將呈現為顯著地較亮的像素群 組。所以,回應於擷取到的影像4〇〇裡的像素群組的平均 色衫不同於來自參照影像410的預期平均色彩,可識別出 才貝壞的接腳210。也可使用其他比較技術。在一些實施例 中,可做像素的逐一比較且可判定各種統計資料,例如平 均、、、邑對誤差( mean a]3S〇iu1:e. err〇r )、均方誤差(贴抓 squared error )、均方根誤差(r〇〇t 此仙 squared 、 峰值平方誤差(peak SqUared err〇r)、峰值雜訊比(抑 signal t0 n〇ise rati〇)、不同的像素計數(different PUel count)等等。一個或多個差異統計資料可被比較來 判定是否擷取到的影像400是充分地不同於參照影像41〇 以顯示一個或多個損壞的接腳21 〇的存在。 在第5圖所示之本發明的另一個實施例中,掃描器工 可電性耦接到測試插座丨2〇以執行測試插座丨2〇的電子掃 描來識別出損壞接腳210。掃描器14〇可連接到或可整合 到測試電路130中。掃描器14〇對測試插座12〇執行電子 12 94300 200903009
’=判定損壞接腳210的存在。用來判定損壞接腳2ι〇 .子在的例示電子測試為通路測試(c〇nt 信號引入測試㈤nal ln細塵test)。/MU 現在翻到第6A至6C圖的剖面圖式,測試插座12〇可 包,通常彼此不連接_點_、⑽。舉财說,觸點_ 可代表用來功能性測試待測裝置】7 〇的測試觸點,而觸點 61〇可為只用來識別損壞接腳21〇的掃描觸點。 2描期間,掃描器14〇可檢查測試觸點_與掃描 β::之間的連續性。或者,掃描請可在掃描觸點 處引入信號’然後詢問測試電路130以判定作號是否 =在測試觸點_上。如果連續性或對於信』^ 的則报可此有損壞的接腳21 〇卡住在開孔2〇〇内。 觸點600、610的方位可依據特定實施例而改變。舉 例來說’觸點_、610兩者可都被配置在開孔·的側壁 sidewall)上’如第6Α圖所示。在第昍圖所示的另一 個貫施例中,—觸點_、㈣可被配置在開孔_的侧 而另一個觸點_、61。可被放置在開孔的底部。 H圖所不的又另一個實施例中,可提供兩個掃描觸點 ⑽、620以允許掃描獨立於測試觸點_而完成。在這樣 例中,掃描器140不需要連接到測試電路13〇來判 疋連續性或信號回應是否存在。 回到第1圖,掃描器14〇提供掃描結果給控制單元 札制單凡15◦分析掃描結果以識別損壞接腳210 的存在。在光學掃描器140的個案中,控制單元15〇將掃 94300 13 200903009 •描資料與參照資料做 強度虚表昭強戶_ 舉例來說’藉著比㈣量到的 壞的接腳心在電掃描,⑽的, 將測量到的電子掃描資料與參 帝早; 續性或沒有信號回應)以戮別、户/ X歹1如沒有連 識別可此存在的損壞接腳21〇。 在識別出可能的損壞接腳21。後,控 取各種矯正動作。在一個實施例中,控制單元150可2 測試單元11G該測試插座⑶是可疑的,然後測試單元11() 止其他待測袭置17°由於嘗試從後續的待 插入接腳到測試插請中已被侣用的開孔 而被貝壞。如果測試單幻1〇震備有多個測試插座 120’則剩下的插座可被用來測試待測農£ 17〇 :。f制單元150可施行的另一個可能矯正動作是傳送電 訊心(例如電子郵件)給工具操作者,或是啟動邀報或 識別可能損壞的接腳210的狀態指示器。控制單元15〇可 採取的又另—個動作是傳送排程要求(sehedunng request)給製造設施裡的維修系統(未圖示)。維修系統 :自動地將測試單元11G自服務中移除且/或排程維修動 作以檢查與修理可疑的測試插座12〇。 /控制單元150也可採取關於從先前成功掃描後所測試 的待測裝置170的矯正動作。所測試的最新的待測裝置17〇 :被標示為可能有缺陷的。在每個掃描間執行多個插入的 實施例中,在掃描間所處理的所有待測裝置17〇可被識別 94300 14 200903009 為可能有缺陷的。依據哪個待測裝置17〇是有損壞接聊 210那些在有缺陷的待測裝置之後插入者本身可能會 有彎曲或損壞的接聊。 、現在翻到第7圖,係提供判定測試插座的可用性的方 法的簡化流程圖。在方法方塊7〇〇中,測試插座在待測裝 置的,入,間被掃描來產生掃描資料。在方法方塊川 中’掃描資料與參照資料(例如參照影像、強度間值、電 子間值等等)相比較。尤古、土 _ 孕乂在方法方塊720巾’根據比較來識 /出疋否存在有卡住在測試插座裡的接腳。 上面揭露的特定實施例只是用來說明,但對受惠於以 上教不内容的熟習該技藝之人士而言,明顯能以不同但等 社^方ί來修改與實行本發明。此外,除了下面描述的申 =圍外’在此顯示的結構或設計的細節並不是用來 變因此’明顯的是上面揭露的具體實施例可被改 。改且所有變化被視為在本發明的範圍與精神之内。 i 此:月求的保護是如同下面提出的申請專利範圍者。 【圖式簡早說明】 件符:ί係f照隨附圖式來敘述本發明,其中,相同的元 1干付說表不相同的元件,並且: 圖 的簡2=為根據本發明的—個例示實施例㈣試系統 圖係為使用在第1圖的測試系統裡的插座的俯視 第3圖係為說明光學掃描器的第1圖的系統的部分廣 94300 15 200903009 式; 圖的德取測試插座的影像的掃描器的第 式;第5圖係為說明電掃描器的第}圖的系統的部分檯 第6A 6B和6C圖係說明可使用在搭配第$ 描器的測試插座的各種例示觸點配置’·以及 …^ 第7圖係為根據本發明的另一例示實施例之用於 第圖的測試插座中的損壞接腳的簡化流程圖。 每雖然本發明容許有不同的修改與替代形式,但其具體 ^例已經關式中的例子的方式來表示且在此詳細地敛 2然而要瞭解的是,在此敘述的具體實施例並不是要限 2發明為所揭露的料形式,相反地,意以要涵蓋所 外洛在如同附加的申請專利範圍所^義之本發明的精神鱼 摩巳圍内的修改、等效物與替代者。 【主 要元件符號說明 100 測試系統 110 測試單元 120 測試插座 130 測試電路 140 掃描器 150 控制單元 160 資料庫 170 待測裝置 16 94300 200903009 200 開孔 210 損壞的接腳 300 光源 310 偵測器 400 擷取到的影像 410 參照影像 600、 610、620 觸點 700、 710、720 方法方塊 17 94300

Claims (1)

  1. 200903009 十、申請專利範圍: 1. 一種方法,包括·· 在移除待測裝置之後’掃描測試插座以產生掃描 資料; 將該掃描資料與參照資料做比較;以及 根據該比較,識別出在該測試插座中是否存在有 至少一部分的接腳。 2 ·如申睛專利範圍第1項之方法’其中’掃描該測試插 座復包括光學地掃描該測試插座,而該參照資料包括 光學閾值。 3.如申請專利範圍第2項之方法,其中,該光學閾值包 括強度閾值。 4.如申请專利範圍帛丨項之方法,其中,掃描該測試插 座復包括獲得該測試插座的影像,而該參照資料包括 參照影像。 如申請專利範圍第丨項之方法,其中,掃描該測試插 座復包括電子掃描該測試插座,而該參照資料包括電 子閾值。 6. 如申請專利範圍第5項之方法,其中,電子閾值包括 連續性閾值與信號回應閾值之至少盆中一者 =申請專利範圍第1項之方法,掃描該測試插 座復咖該測試插座中的待測裝置的插入之間掃描 該測武插座。 如申請專利範圍第1項之方 、方法,復包括回應於識別到 94300 18 200903009 該接腳的存在,而將該測試插座從服務中移除。 9.如申請專利範圍第1項之方法,復包括回應於識別到 該接腳的存在,而自動地傳送警報訊息。 1 〇. —種測試系統,包括: 測試插座,可操作以容置待測裝置; 掃描器,可操作以在移除待測裝置之後掃描測試 插座’以產生掃描資料;以及 控制單元,可操作以將該掃描資料與參照資料作 比較,並且根據該比較來識別該測試插座中是否存在 有至少一部分的接腳。 η.如申,專利範圍第10項之系統,其中,該掃描器包括 光學掃描器,而該參照資料包括光學閾值。 以如申請專利範圍第η項之系統,其中,該光學 括強度閾值。 13. =申請專利範圍第1Q項之系統,其中’該掃描器係可 操作以獲得該測試插座的影像作為該掃插資料,而誃 -參照資料包括該測試插座的參照影像。 〇 14. 如申請專利範圍第1〇項之系統,i中 ' τ 孩掃插器係可 操作以電子掃描該測試插座,而該參照資料包括電子 閾值。 电卞 15. 如申請專利範圍第14項之系統,其中,該電 括連續性閾值與信號回應閾值之至少其中」者閾值包 16. =請專利範圍第14項之系統,其中、,_試插座包 括. υ 94300 19 200903009 開孔,用於容置待測裝置的接腳; 至少-個被配置在該開孔中的第一觸點; 至少一個被配置在該開孔中的第二觸點: η.如申請專利範圍第16項之系統,其中,該掃 _ 刼作以判定在該第一與第二觸點之間是續性才 在,而.該掃描資料包括每個該開孔的連續性处果續㈣ 18.如申請專利範圍第16項之系統, 搞° 。 _引入信號到該第-觸點上以:測:=係: ^的回應,而該掃描資料包括每個該開孔的回制 19·如申請專利範圍第1〇 条 操作以在該測試插座中、;^ =該掃描器係可 測試插座。 、、'^的插入之間掃描該 20. 如申請專利範圍第10項之 回應於識別到該接腳的存在、,二二口,該控制單元係 除該測試插座。 復可刼作以從服務中移 21. 如申請專利範圍第10項 綠 回應於識別到該接腳的…:中,該控制單元係 息。 在’设可操作以傳送警報訊 22. —種系統,係包括: 插資除待測裝置之後掃描測試插座以產生掃 及用於將該掃描資料與參照資料做比較的裝置’·以 94300 20 200903009 用於根據該比較來識別出在該測試插座中是否存 在有至少一部分的接腳的裝置。 21 94300
TW097114442A 2007-04-23 2008-04-21 Method and apparatus for identifying broken pins in a test socket TW200903009A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/738,541 US20080258704A1 (en) 2007-04-23 2007-04-23 Method and apparatus for identifying broken pins in a test socket

Publications (1)

Publication Number Publication Date
TW200903009A true TW200903009A (en) 2009-01-16

Family

ID=39591414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097114442A TW200903009A (en) 2007-04-23 2008-04-21 Method and apparatus for identifying broken pins in a test socket

Country Status (8)

Country Link
US (2) US20080258704A1 (zh)
JP (1) JP2010525365A (zh)
KR (1) KR20100036222A (zh)
CN (1) CN101861524A (zh)
DE (1) DE112008001088T5 (zh)
GB (1) GB2461454A (zh)
TW (1) TW200903009A (zh)
WO (1) WO2008133833A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973935A1 (fr) * 2011-04-11 2012-10-12 St Microelectronics Rousset Procede pour evaluer un processus de decoupe de wafer semi-conducteur
TWI443346B (zh) * 2012-09-14 2014-07-01 Chunghwa Telecom Co Ltd 電器設備識別系統及方法
US9251346B2 (en) * 2013-02-27 2016-02-02 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing propagation of hardware viruses in a computing system
TWI497062B (zh) * 2013-12-05 2015-08-21 Inventec Corp 中央處理器腳座的光學檢測系統及其方法
US9703623B2 (en) * 2014-11-11 2017-07-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Adjusting the use of a chip/socket having a damaged pin
CN106249001B (zh) * 2016-05-05 2019-06-14 苏州能讯高能半导体有限公司 一种测试板
CN109827970B (zh) * 2019-02-22 2022-06-10 英特尔产品(成都)有限公司 半导体芯片测试系统和方法
US11315652B1 (en) * 2020-11-19 2022-04-26 Winbond Electronics Corp. Semiconductor chip burn-in test with mutli-channel
CN115266743B (zh) * 2022-05-17 2024-02-02 江苏汤谷智能科技有限公司 一种无损检测下的芯片质量的评估系统及方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4219053A (en) * 1978-10-30 1980-08-26 Tyner Clifford A Method for handling dual in-line packages
US5006842A (en) * 1987-04-13 1991-04-09 The Foxboro Company Identity insert block for electronic modules
JPH01229983A (ja) 1988-03-09 1989-09-13 Fujitsu Ltd プローブ方式
US5073708A (en) * 1989-09-11 1991-12-17 Shibuya Kogyo Co., Ltd. Apparatus for inspecting the presence of foreign matters
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
JPH09325172A (ja) 1996-06-05 1997-12-16 Fujitsu Ltd バーンインボード検査装置及びバーンインボード検査方法
JP3080595B2 (ja) * 1997-02-28 2000-08-28 日本電産リード株式会社 基板検査装置および基板検査方法
US6046803A (en) * 1997-05-20 2000-04-04 Hewlett-Packard Company Two and a half dimension inspection system
DE69836677D1 (de) * 1998-06-08 2007-02-01 Hewlett Packard Co Verfahren und Schaltungskreis zur Erfassung der Anwesenheit eines Verbindungsteils in einer Kontaktbuchse
TW465060B (en) * 1998-12-23 2001-11-21 Mirae Corp Wafer formed with CSP device and test socket of BGA device
US6386237B1 (en) * 1999-04-12 2002-05-14 The Goodyear Tire & Rubber Company Abrasive material transport hose with wear detecting sensors
JP2001051018A (ja) * 1999-08-17 2001-02-23 Nec Machinery Corp Ic試験装置
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
US6957371B2 (en) * 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US6746252B1 (en) * 2002-08-01 2004-06-08 Plastronics Socket Partners, L.P. High frequency compression mount receptacle with lineal contact members
DE10393783T5 (de) * 2002-11-28 2005-10-27 Advantest Corp. Positionserfassungsvorrichtung, Positionserfassungsverfahren und Tragvorrichtung für elektronische Komponenten
JP4149395B2 (ja) 2004-03-11 2008-09-10 三井造船株式会社 粒子密度分布測定装置
US6824410B1 (en) * 2004-04-16 2004-11-30 Kingston Technology Corp. Zero-insertion-force hinged clam-shell socket for testing memory modules
US20060083419A1 (en) * 2004-10-18 2006-04-20 Michael Carbaugh Systems and methods for isolating parts
US7123031B2 (en) * 2004-12-20 2006-10-17 Siemens Power Generation, Inc. System for on-line assessment of the condition of thermal coating on a turbine vane
KR100620740B1 (ko) * 2004-12-30 2006-09-13 동부일렉트로닉스 주식회사 패키지 검사용 어셈블리
US20090136118A1 (en) * 2005-04-11 2009-05-28 Advantest Corporation Electronic Device Handling Apparatus
WO2007017953A1 (ja) 2005-08-11 2007-02-15 Advantest Corporation 電子部品試験装置
US7791070B2 (en) * 2005-11-02 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fault detection system and method
US7701231B2 (en) * 2007-03-20 2010-04-20 Cummins Filtration Ip, Inc Apparatus, system, and method for detecting cracking within an aftertreatment device

Also Published As

Publication number Publication date
CN101861524A (zh) 2010-10-13
DE112008001088T5 (de) 2010-03-25
JP2010525365A (ja) 2010-07-22
GB2461454A (en) 2010-01-06
US8040140B2 (en) 2011-10-18
US20080258704A1 (en) 2008-10-23
US20110057666A1 (en) 2011-03-10
KR20100036222A (ko) 2010-04-07
WO2008133833A1 (en) 2008-11-06
GB0918661D0 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
TW200903009A (en) Method and apparatus for identifying broken pins in a test socket
US6873927B2 (en) Control method of an automatic integrated circuit full testing system
US6191596B1 (en) Method for detecting a contact position between an object to be measured and measuring pins
US11187747B2 (en) Inspection system and malfunction analysis/prediction method for inspection system
TWI432755B (zh) 測試系統及印刷電路板組件之測試方法
JP2013527426A (ja) ウェハレベル接触器
JP5015188B2 (ja) 電気チャネル自己検査式半導体試験システム
US20070164763A1 (en) Method for detecting abnormality of probe card
KR100710185B1 (ko) 반도체 소자의 검사장치
CN111243987B (zh) 检查装置、维护方法和记录有程序的记录介质
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
TWI803428B (zh) 用於檢測邊界掃描互聯設備之測試針板之檢測系統
KR20180001918A (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
JPH10150082A (ja) 半導体試験装置
KR101228426B1 (ko) 마킹 검사 장치 및 방법
JP2006049599A (ja) ウェハプローバ及び半導体装置の製造方法、半導体試験装置
JP3720994B2 (ja) 半導体装置用テストボード
JP2002116238A (ja) Icソケットおよびicソケットにおける接触不良検出方法
JPH10142281A (ja) 回路基板検査方法
JP2006261391A (ja) 半導体装置およびその検査方法
KR100685129B1 (ko) 포고핀 접속 체크 보드
US20210372944A1 (en) Analysis apparatus and image creation method
JP2008066604A (ja) 半導体試験装置及び半導体試験方法
Forster Single chip test and burn-in
KR100445795B1 (ko) 반도체 칩 테스트 장치