KR100445795B1 - 반도체 칩 테스트 장치 - Google Patents

반도체 칩 테스트 장치 Download PDF

Info

Publication number
KR100445795B1
KR100445795B1 KR1019970025903A KR19970025903A KR100445795B1 KR 100445795 B1 KR100445795 B1 KR 100445795B1 KR 1019970025903 A KR1019970025903 A KR 1019970025903A KR 19970025903 A KR19970025903 A KR 19970025903A KR 100445795 B1 KR100445795 B1 KR 100445795B1
Authority
KR
South Korea
Prior art keywords
pins
connecting means
chip
ims
ids
Prior art date
Application number
KR1019970025903A
Other languages
English (en)
Other versions
KR19990002329A (ko
Inventor
조규택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970025903A priority Critical patent/KR100445795B1/ko
Publication of KR19990002329A publication Critical patent/KR19990002329A/ko
Application granted granted Critical
Publication of KR100445795B1 publication Critical patent/KR100445795B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 장치에 관한 것으로서, 더 구체적으로는 IMS-IDS를 갖는 반도체 테스트 장치에 관한 것으로서, 데이터를 칩에 인가하여 출력되는 데이터를 테스트 데이터와 비교하여 칩의 에러를 판단하는 IMS 테스트 보드와; 상기 IMS 테스트 보드와 행 방향으로 연결되는 복수개의 IMS 핀들을 갖는 제 1 접속 수단과; 상기 IMS 테스트 보드로부터 데이터가 잘못 출력되었을 경우, 칩을 모니터로 확대하여 보여주는 IDS 테스트 보드와; 상기 IDS 테스트 보드와 열 방향으로 연결되는 복수개의 IDS 핀들을 갖는 제 2 접속 수단과; 행 방향으로 상기 제 1 접속 수단과 연결되는 복수개의 핀들을 갖는 제 3 접속 수단과; 열 방향으로 상기 제 2 접속 수단과 연결되는 복수개의 핀들을 갖는 제 4 접속 수단과; 상기 행 방향의 제 3 접속 수단과 열 방향의 제 4 접속 수단의 핀 연결 라인들이 교차하는 영역에 복수개의 스위치 소자들을 포함하고, 상기 스위치 소자들에 해당되는 IMS 핀들과 IDS 핀들을 상호 접속시키는 스위칭 수단을 포함한다.

Description

반도체 칩 테스트 장치.{semiconductor chip test apparatus}
본 발명은 반도체 칩 테스트 장치에 관한 것으로서, 더 구체적으로는 IMS-IDS를 갖는 반도체 칩 테스트 장치에 관한 것이다.
반도체 기술은 날로 고집적화, 다기능화, 고속화에 관심을 두고 발전해 나가고 있으며, 고집적화, 다기능화를 추구하다 보면서, 이를 위한 반도체 제품의 핀(pin)의 숫자가 급격하게 늘어나고 있다. 그러므로 복수개의 핀을 갖는 반도체 칩이 정상적인 제품인지, 불량품인지를 정확하게 테스트해야만 한다. 반도체 칩 테스트 장비 중 IMS(integrated measurement system)와 IDS(integrated diagnostic system) 장비가 칩(chip)을 분석하는데 사용되고 있으며, IMS는 칩 동작 검증을 위한 테스트 벡터 파일(test vector file)을 입력으로 하여 칩을 테스트하게 된다.
상기 테스트 벡터는 칩의 입력 데이터(input data)와 출력 데이터(output data) 그리고 입출력 핀 네임(input/output pin name)으로 구성된 숫자 데이터이며, 상기 IMS의 테스트 벡터의 출력 데이터를 테스트 결과와 비교함으로써 칩에 에러가 발생하였음을 알려준다. 그리고 IDS는 상기 IMS를 통해 칩의 에러가 밝혀지면, 칩의 내부를 확대하여 어느 부분이 잘못되었는지 알기 위해 내부 신호를 보여주는 장비이다. 즉, IMS 장비를 이용하여 칩을 테스트할 때 칩의 내부를 검사하여 내부 신호를 모니터상으로 보여줌으로써 칩을 검사한다.
도 1은 IMS-IDS 장치를 이용한 반도체 칩 테스트 장치의 구성을 보여주는 블록도이다.
반도체 칩 테스트 장비는 테스트 하고자 하는 칩, IMS 테스트 보드(10), 접속부(20), 그리고 IDS 테스트 보드(30)를 구비하고 있으며, 상기 IMS 테스트 보드(10)는 칩을 삽입한 뒤에 데이터(Din)를 입력며, 그 결과 발생되는 데이터(Dout)를 테스트 데이터와 비교하여 칩이 불량인지 아닌지를 판단하게 된다. 그런 다음에 테스트 하고자 하는 칩을 IDS 테스트 보드(30)에 삽입하고, 상기 칩의 핀들을 접속부(20)에 각각 연결한다. 그리고 IMS 테스트 보드(10)에서 칩의 핀에 해당되는 곳과 접속부(20)의 핀들을 와이어(wire)로 연결한다. 만일 테스트 하고자 하는 칩이 100개의 핀을 갖고 있다고 하면, IMS 테스트 보드(10)에서 상기 칩의 100개의 핀에 해당하는 곳과 접속부(20)에서 칩의 100개의 핀에 해당되는 곳을 상호 연결해 주어야만 한다.
그러나 상술한 바와 같이, 100이상의 핀을 갖는 칩을 테스트하고자 할 때, 상기 칩의 핀에 해당되는 곳의 IMS 테스트 보드(10)와 접속부의 핀(20)을 정확하게 연결해 주어야만 한다. 만일에 하나라도 잘못 연결되면 테스트 장치로부터 잘못된 데이터가 출력되고, 핀을 처음부터 다시 수정하여 연결해야만 하는 번거로움이 발생하게 된다. 그리고 테스트 보드위에 바로 핀을 연결하다 보면 정확하게 접속되지 않는 경우도 발생하여 테스트시 데이터의 오류를 유발시킬 수도 있다.
이는 칩의 핀수가 많아질수록 더욱 심각해지며, 그 결과 효율성이 저하되는 것과 동시에 보드를 정확하게 했다 하더라도 핀의 수가 많아질수록 보드간의 접속 시간도 그에 비례하여 오래 걸리게 된다. 또 그 다음 칩을 테스트 하고자 할 때, 칩의 핀의 수가 이전 칩과 다르면 보드와 접속부(20)를 처음부터 다시 연결해야만 하는 문제점이 발생하게 된다.
따라서 본 발명의 목적은 반도체 칩 테스트시 테스트 보드와 핀의 연결 시간을 줄일 수 있고, 핀의 수가 서로 다른 칩을 테스트하더라도 새로이 테스트 보드를 다시 연결하지 않아도 되는 반도체 칩 테스트 장치를 제공하기 위함이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 반도체 칩들을 테스트하는 장치에 있어서, 데이터를 칩에 인가하여 출력되는 데이터를 테스트 데이터와 비교하여 칩의 에러를 판단하는 IMS 테스트 보드와; 상기 IMS 테스트 보드와 행 방향으로 연결되는 복수개의 IMS 핀들을 갖는 제 1 접속 수단과; 상기 IMS 테스트 보드로부터 데이터가 잘못 출력되었을 경우, 칩을 모니터로 확대하여 보여주는 IDS 테스트 보드와; 상기 IDS 테스트 보드와 열 방향으로 연결되는 복수개의 IDS 핀들을 갖는 제 2 접속 수단과; 행 방향으로 상기 제 1 접속 수단과 연결되는 복수개의 핀들을 갖는 제 3 접속 수단과; 열 방향으로 상기 제 2 접속 수단과 연결되는 복수개의 핀들을 갖는 제 4 접속 수단과; 상기 행 방향의 제 3 접속 수단과 열 방향의 제 4 접속 수단의 핀 연결 라인들이 교차하는 영역에 복수개의 스위치 소자들을 포함하고, 상기 스위치 소자들에 해당되는 IMS 핀들과 IDS 핀들을 상호 접속시키는 스위칭 수단을 포함한다.
이 실시예에 있어서, 상기 스위칭 수단은 테스트 하고자 하는 칩의 핀은 IMS 핀들과 IDS 핀들이 교차하는 곳의 스위치를 누르게 되면 선택되고, 이에 따라 칩이 테스트되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 스위칭 수단은 행 방향의 접속 수단과 열 방향의 접속 수단과 연결되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 접속 수단들의 핀수는 테스트 칩들 중 최대 핀수를 갖는 칩의 핀들에 대응되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 접속 수단 및 제 2 접속 수단의 핀들은 상기 제 3 접속 수단 및 제 4 접속 수단의 핀들과 일대일 대응되는 특징을 갖는다.
이와 같은 장치에 의해서 칩 테스트시 보드간의 연결 시간을 줄일 수 있다.
(실시예)
이하 본 발명의 바람직한 실시예에 따른 참고 도면들 도 2 내지 도 3에 의거하여 설명하면 다음과 같다.
본 발명에 따른 반도체 칩 테스트 장치는 IMS 테스트 보드(110), 제 1 접속부(120), IDS 테스트 보드(130), 제 2 접속부(140), 제 3 접속부(150), 제 4 접속부(160), 그리고 스위칭부(170)를 구비하고 있다. 상기 IMS 테스트 보드(110)는 데이터(Din)를 인가받아 출력되는 데이터(Dout)를 테스트 데이터와 비교하여 칩의 에러를 판단하여 보여준다. 그리고 상기 제 1 접속부(120)는 IMS 테스트 보드(110)에 행 방향으로 연결하여 IMS 핀과 칩의 핀을 접속시켜 주며, IDS 테스트 보드(130)는 칩에 에러가 발생할 경우 칩의 내부를 확대하여 모니터 상에 신호를 보여줌으로써 이를 검사하게 된다. 제 2 접속부(140)는 IDS 테스트 보드(130)에 열 방향으로 연결하여 IDS 핀과 칩을 핀을 접속시켜 준다.
그리고 제 3 접속부(150)는 상기 제 1 접속부(120)의 핀들에 대응되고, 상기 제 4 접속부(160)는 상기 제 2 접속부(140)의 핀들에 대응된다. 상기 스위칭부(170)는 상기 제 2 접속부(150)와 제 4 접속부(160)의 핀들이 배열되는 행 라인과 열 라인들이 교차하는 영역에 복수개의 스위치들을 포함하고 있다.
이하 본 발명의 바람직한 실시예에 따른 칩 테스트 장치를 참고도면 도 2에 의거하여 설명한다.
IMS 테스트 보드(110)에 데이터가 입력되면, 칩으로부터 출력되는 데이터가 맞는지를 보여준다. 만일에 IMS 테스트 보드(110)의 테스트 벡터가 1, 0이고 테스트 한 결과가 0, 1이면 이 부분에서 데이터 오류가 발생하였음을 알려준다. 상기 데이터의 오류 발생은 테스트한 칩이 불량이라는 것을 의미한다. 그러므로 IDS 테스트 보드(140)에 상기 칩을 삽입하여 칩이 동작하는 동안에 칩의 내부 신호를 전자빔(electron beam)을 이용하여 검사한다.
상기 제 1 접속부(120)의 핀들은 IMS 테스트 보드(110)와 일대일 대응되고, 제 2 접속부(140)의 핀들은 IDS 테스트 보드(130)와 일대일 대응되며, 이들 핀수는 테스트 하고자 하는 칩들 중 최대의 핀수를 갖는 칩을 기준으로 구성되며, 이는 상기 제 1 접속부(120) 및 제 2 접속부(140)와 각각 대응되는 제 3 접속부(150)와 제 4 접속부(160)에서도 동일하다. 그리고 상기 제 3 접속부(150)와 제 4 접속부(160)의 핀 번호에 해당되는 행과 열 라인들이 교차하는 영역에 형성되는 스위치들로 인해 핀들의 연결이 결정된다.
도 3은 본 발명의 실시예에 따른 접속부와 스위칭부의 구성을 보여주는 도면이다.
도 3을 참고하면, 측정하고자 하는 칩들 중 최대의 핀수가 128개라고 하고, 다음 측정하고자 하는 칩이 100개의 핀을 갖고 있다고 하자. 그러면 접속부(120, 140, 150, 160)들은 최대 128개의 핀들을 갖게 된다. IMS 테스트 보드(110)는 100개의 핀이 해당되는 곳에 행방향으로 제 1 접속부(120)의 핀에 연결되며, IDS 테스트 보드(130)는 100개의 핀이 해당되는 곳에 열 방향으로 제 2 접속부(140)의 핀들에 각각 연결된다.
그리고 상기 제 1 접속부(120)와 제 2 접속부(140)의 100개의 핀들은 행방향으로 나열되는 핀들을 갖는 제 3 접속부(150)와 열방향으로 나열되는 핀들을 갖는 제 4 접속부(160)에 각각 연결된다. 그러면 스위칭부(170)는 각각 100개의 행 핀들과 열 핀들의 라인들이 교차하는 영역에 100개의 스위치들을 포함하게 된다. 그러므로 100개의 스위치들 중 어느 하나를 누르게 되면 동시에 IMS 테스트 보드(110)와 IDS 테스트 보드(130)의 핀이 결정된다. 반대로 스위치를 누르지 않게 되면 이에 해당되는 칩들의 핀과 보드는 연결되지 않는다.
이로써, 접속부와 스위칭부를 구비함으로써, 핀의 수가 많은 칩의 테스트시 테스트 보드 연결 시간을 줄일 수 있다. 그리고 핀의 수가 각기 다른 칩을 테스트 할 때는 IMS 테스트 보드와 IDS 테스트 보드를 새로이 연결할 필요없이 보드에 접속부를 연결하기만 하면 된다. 그러면 상기 접속부들의 핀들에 각각 대응되는 스위치들의 조절만으로도 새로이 테스트 보드를 접속하는 번거로움을 줄일 수 있다.
상술한 바와 같이, 각 테스트 보드에 접속부를 연결하여 테스트 보드와 핀을 연결하는 시간을 줄일 수 있고, 그와 함께 핀의 수가 다른 칩을 테스트 할 때도 새로이 테스트 보드를 연결하지 않아도 되는 효과가 있다.
도 1은 종래의 기술에 따른 반도체 칩 테스트 장치의 구성을 보여주는 블록도;
도 2는 본 발명의 실시예에 따른 반도체 칩 테스트 장치의 구성을 보여주는 블록도;
도 3은 도 2의 스위칭부의 구성을 상세하게 보여주는 도면;
*도면의 주요부분에 대한 부호 설명
110 : IMS 테스트 보드 120 : 제 1 접속부
130 : IDS 테스트 보드 140 : 제 2 접속부
150 : 제 3 접속부 160 : 제 4 접속부
170 : 스위칭부

Claims (5)

  1. 반도체 칩들을 테스트하는 장치에 있어서,
    데이터를 칩에 인가하여 출력되는 데이터를 테스트 데이터와 비교하여 칩의 에러를 판단하는 IMS 테스트 보드와;
    상기 IMS 테스트 보드와 행 방향으로 연결되는 복수개의 IMS 핀들을 갖는 제 1 접속 수단과;
    상기 IMS 테스트 보드로부터 데이터가 잘못 출력되었을 경우, 칩을 모니터로 확대하여 보여주는 IDS 테스트 보드와;
    상기 IDS 테스트 보드와 열 방향으로 연결되는 복수개의 IDS 핀들을 갖는 제 2 접속 수단과;
    행 방향으로 상기 제 1 접속 수단과 연결되는 복수개의 핀들을 갖는 제 3 접속 수단과;
    열 방향으로 상기 제 2 접속 수단과 연결되는 복수개의 핀들을 갖는 제 4 접속 수단과;
    상기 행 방향의 제 3 접속 수단과 열 방향의 제 4 접속 수단의 핀 연결 라인들이 교차하는 영역에 복수개의 스위치 소자들을 포함하고, 상기 스위치 소자들에 해당되는 IMS 핀들과 IDS 핀들을 상호 접속시키는 스위칭 수단을 포함하는 반도체 칩 테스트 장치.
  2. 제 1 항에 있어서,
    상기 스위칭 수단은
    테스트 하고자 하는 칩의 핀은 IMS 핀들과 IDS 핀들이 교차하는 곳의 스위치를 누르게 되면 선택되고, 이에 따라 칩이 테스트되는 것을 특징으로 하는 반도체 칩 테스트 장치.
  3. 제 1 항에 있어서,
    상기 스위칭 수단은
    행 방향의 접속 수단과 열 방향의 접속 수단과 연결되는 것을 특징으로 하는 반도체 칩 테스트 장치.
  4. 제 1 항에 있어서,
    상기 접속 수단들의 핀수는
    테스트 칩들 중 최대 핀수를 갖는 칩의 핀 수에 대응되는 것을 특징으로 하는 반도체 칩 테스트 장치.
  5. 제 1 항에 있어서,
    상기 제 1 접속 수단 및 제 2 접속 수단의 핀들은 상기 제 3 접속 수단 및 제 4 접속 수단의 핀들과 일대일 대응되는 것을 특징으로 하는 반도체 칩 테스트 장치.
KR1019970025903A 1997-06-19 1997-06-19 반도체 칩 테스트 장치 KR100445795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025903A KR100445795B1 (ko) 1997-06-19 1997-06-19 반도체 칩 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025903A KR100445795B1 (ko) 1997-06-19 1997-06-19 반도체 칩 테스트 장치

Publications (2)

Publication Number Publication Date
KR19990002329A KR19990002329A (ko) 1999-01-15
KR100445795B1 true KR100445795B1 (ko) 2005-05-24

Family

ID=37302636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025903A KR100445795B1 (ko) 1997-06-19 1997-06-19 반도체 칩 테스트 장치

Country Status (1)

Country Link
KR (1) KR100445795B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202622A (en) * 1990-05-24 1993-04-13 Tektronix, Inc. Adapter and test fixture for an integrated circuit device package
JPH05107309A (ja) * 1991-10-14 1993-04-27 Sharp Corp インサーキツトボード・テストシステム
KR970022343A (ko) * 1995-10-11 1997-05-28 김광호 시험보드의 전력핀을 소프트웨어로 연결하는 반도체시험 장치
KR970028581A (ko) * 1995-11-30 1997-06-24 김광호 클락 신호 입력 단자의 변경이 가능한 테스트 보오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202622A (en) * 1990-05-24 1993-04-13 Tektronix, Inc. Adapter and test fixture for an integrated circuit device package
JPH05107309A (ja) * 1991-10-14 1993-04-27 Sharp Corp インサーキツトボード・テストシステム
KR970022343A (ko) * 1995-10-11 1997-05-28 김광호 시험보드의 전력핀을 소프트웨어로 연결하는 반도체시험 장치
KR970028581A (ko) * 1995-11-30 1997-06-24 김광호 클락 신호 입력 단자의 변경이 가능한 테스트 보오드

Also Published As

Publication number Publication date
KR19990002329A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
US6894524B1 (en) Daisy chain gang testing
US7855571B2 (en) Testing circuit board for preventing tested chip positions from being wrongly positioned
KR100445795B1 (ko) 반도체 칩 테스트 장치
KR100795691B1 (ko) Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법
TWI773402B (zh) 提高邊界掃描測試的腳位測試涵蓋率系統及其方法
JPH04329651A (ja) 接続良否判定試験用回路内蔵集積回路
US6750667B2 (en) Adapting apparatus with detecting and repairing functions and method thereof
US6512390B1 (en) Detecting device for a switch matrix
JP2647209B2 (ja) 電気回路の試験方法
KR100490495B1 (ko) 반도체 장치 및 반도체 장치의 테스트 방법
JPS6111658Y2 (ko)
KR940002455Y1 (ko) 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치
KR930000209B1 (ko) 회로판내의 고장 검사장치
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
US20060181300A1 (en) Method for testing a circuit unit and test apparatus
US20060226853A1 (en) Test converting card and test apparatus thereof
JPS63211642A (ja) 半導体試験装置
JPH1183957A (ja) 検査装置及び検査方法
JPH09304485A (ja) ブリッジ検出方法及びブリッジ検出回路
JPS61156828A (ja) 半導体装置
JPH11260869A (ja) プローブカードによる多ピンデバイスの検査装置
JPH08316273A (ja) 半導体素子
Balzer Electrical In-circuit Test Methods for Limited Access Boards
JPS6370175A (ja) 論理回路の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee