JPH09304485A - ブリッジ検出方法及びブリッジ検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 低コストにハンダブリッジの有無を検出する
ことのできるブリッジ検出回路を提供すること。 【解決手段】 所定の信号を入力／出力する入力／出力
端子２を複数設けてなる半導体装置に内蔵されるブリッ
ジ検出回路１であって、２つのバッファアンプ３ａ，３
ｂを直列接続してなるバッファアンプ対３を、各入力／
出力端子２に対応して複数設けるとともに、該バッファ
アンプ対３を構成する各バッファアンプ３ａ，３ｂ間の
接続点を前記入力／出力端子２に接続し、各バッファア
ンプ対３間を、例えば、フリップフロップ等の一定遅延
量を有する遅延回路４を介して直列接続して構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハンダブリッジの
有無を簡易的に検出するブリッジ検出回路の分野に関す
る。

【０００２】

【従来の技術】近年、例えば、ゲートアレイ等の半導体
集積装置においては、集積度の飛躍的な増大による高機
能化に伴い、さまざまな実装方式のパッケージが研究開
発されている。特に、近時における多ピン化にあって
は、ピン間距離の狭ピッチ化が進んでいる。

【０００３】そして、前記狭ピッチ化に伴い、その実装
技術も高度なものが要求されており、中でも実装不良に
よる半導体集積装置のピン間におけるハンダブリッジの
検出は重要であり、現状での検査では、目視検査による
検出や、ボードテスタ等の専用装置を用いた検出が行わ
れている。

【０００４】目視検査によるブリッジ検出は、専門の検
査官によって文字通り直接眼でハンダブリッジの有無を
確認するものである。また、ボードテスタ等の専用装置
を用いたブリッジ検出は、試験対象となる半導体集積装
置をプリント基盤上に実装した状態で、プリント基盤上
に設けられた接続チェック用のスルーホール等の接点に
プローブを当て、試験用のテストパターン信号を流すこ
とによりハンダブリッジの有無を自動診断するものであ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のブリッジ検出方法にあっては、まず、目視検
査の場合、人手が介在することにより人的ミスの発生確
率が高くなるという問題点があり、さらに、狭ピッチ化
が進んだ現在の半導体集積装置においては、目視だけで
はハンダブリッジの有無を検出することが難しいという
問題があった。

【０００６】また、ボードテスタ等の専用装置を用いた
ブリッジ検出では、目視検査における問題点は解決され
るものの、試験対象となる半導体集積装置及びこの半導
体集積装置が実装されたプリント基盤に対してしか使用
することができないという問題があった。

【０００７】すなわち、上記専用装置におけるプローブ
作成は、試験対象物における接点位置に合わせたもの、
つまり、試験対象物に対して特化されたものとなってい
るため、汎用性がまったくない。このため、少量生産さ
れたプリント基盤に対してはコストの面から使用するこ
とができなった。

【０００８】本発明の課題は、上記問題点を解消し、低
コストにハンダブリッジの有無を検出することのできる
ブリッジ検出回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明のブリッジ検出回
路は、所定の信号を入力／出力する入力／出力端子を複
数設けてなる半導体装置に内蔵されるブリッジ検出回路
であって、２つのバッファアンプを直列接続してなるバ
ッファアンプ対を、各前記入力／出力端子に対応して複
数設けるとともに、該バッファアンプ対を構成する各バ
ッファアンプ間の接続点を前記入力／出力端子に接続
し、各バッファアンプ対間を、例えば、フリップフロッ
プ等の一定遅延量を有する遅延回路を介して直列接続し
て構成している。

【００１０】この場合、ブリッジ検出を行うための試験
時に、前記バッファアンプから前記半導体装置内部に出
力される信号、及び、前記半導体装置内部から前記バッ
ファアンプに出力される信号をすべて遮断することが有
効である。

【００１１】

【発明の実施の形態】以下、図示した一実施形態に基づ
いて本発明を詳細に説明する。図１は、本発明のブリッ
ジ検出回路の概念構成図である。本ブリッジ検出回路１
は、図１に示すように、入力端子２ｉｎ，出力端子２ｏ
ｕｔ，入出力端子２ｉｏを含む複数の入力／出力端子２
と、バッファアンプ３ａ，３ｂからなるバッファアンプ
対３と、遅延回路となるフリップフロップ４と、動作切
替スイッチ５を備えている。

【００１２】入力／出力端子２は、半導体装置の内部に
所定の信号を入力したり、半導体装置の外部に所定の信
号を出力するものである。バッファアンプ対３は、ブリ
ッジ検出を行う試験時に、各入力／出力端子２を電気的
に直列接続するためのものであり、フリップフロップ４
は、バッファアンプ対３によって直列接続した際に、各
入力／出力端子２間に一定の時間差を設けるためのもの
である。なお、バッファアンプ対３を構成するバッファ
アンプ３ａ，３ｂは、それぞれ入力／出力端子２に対し
て入力方向または出力方向に接続されるため、半導体装
置の内部との信号の入出力には、いずれか一方、または
両方のバッファアンプ３ａ，３ｂの出力を用いることに
より実現できる。

【００１３】以下、図１に示すブリッジ検出回路１を、
入力端子が２本、入出力端子が１本、出力端子が２本で
構成されるゲートアレイ装置に適用した例を図２に示
す。なお、図２において、図１に示す概念構成図と同一
要素部分には同一符号を付している。

【００１４】図２において、ゲートアレイ装置は、入力
端子２ｉｎ１，２ｉｎ２、出力端子２ｏｕｔ１，２ｏｕ
ｔ２、入出力端子２ｉｏ１の５つの入力／出力端子２を
有し、ブリッジ検出を行う試験時には、入力端子２ｉｎ
１が初段の入力端となり、出力端子２ｏｕｔ２が終段の
出力端となるように設定されている。このため、入力端
子２ｉｎ１及び出力端子２ｏｕｔ２には、回路規模を抑
えるために、バッファアンプ対３ではなく、それぞれ片
方向に信号を伝達する単体のバッファアンプ３ａ１また
は３ｂ４が設けられている。

【００１５】そして、装置内部には、さらに、試験時に
おいて、前記バッファアンプ３ａから半導体装置内部に
出力される信号、及び、半導体装置内部からバッファア
ンプ３ｂに出力される信号をすべて遮断するために、動
作切替スイッチとなるセレクタ５（５ａ〜５ｄ）が設け
られている。

【００１６】このセレクタ５は、試験時において、試験
対象となるゲートアレイにデータを入力する全てのバッ
ファアンプ３ａの出力をディスエーブルするとともに、
ゲートアレイからバッファアンプ３ｂへの入力をディス
エーブルとし、入力端子２ｉｎ１から出力端子２ｏｕｔ
２までの間を直列接続するものである。

【００１７】もちろん、通常時には、各バッファアンプ
対３間の接続、及び、各フリップフロップ４は、内部回
路と電気的に独立するようにセレクタ５は切り替えられ
る。この切り替えは、外部から入力される試験モード信
号によって行われ、試験モード信号が“Ｌ”であれば通
常動作、試験モード信号が“Ｈ”であれば試験動作とな
る。

【００１８】次に、上述の実施形態におけるブリッジ回
路１の動作例を図２及び図３に基づいて説明する。図３
は、試験時における各端子での信号パターンを示す波形
図である。

【００１９】まず、試験モード信号を“Ｈ”とする。す
ると、各セレクタ５は、試験用の信号経路を選択するよ
うに切り替えられる。これによって、内部ゲートアレイ
は完全にフローティングされ、当該ゲートアレイへの入
力、または、ゲートアレイからの出力は完全に遮断され
た状態となる。そして、各セレクタ５の切替動作によ
り、ゲートアレイで使用している信号端子は、試験用端
子及び給電用端子を除いて、全ての信号がバッファアン
プ対３を介してカスケードに接続される。

【００２０】この状態で、入力端子２ｉｎ１に、予め用
意された試験用のチェックパターン信号を入力する（図
３（ａ）参照）。すると、このチェックパターン信号
は、バッファアンプ３ａ１→フリップフロップ４ａ→バ
ッファアンプ３ｂ１を介して入力端子２ｉｎ２に出力さ
れる（図３（ｂ）参照）。また、さらにこの信号は、フ
リップフロップ４ｂ→セレクタ５ａ→フリップフロップ
４ｃ→バッファアンプ３ｂ２を介して入出力端子２ｉｏ
１に出力される（図３（ｃ）参照）。同様にして、最終
的には、出力端子２ｏｕｔ２に信号が出力される（図３
（ｅ）参照）。

【００２１】ここで、入力端子２ｉｎ１から入力された
チェックパターン信号は、フリップフロップ４により一
定時間間隔だけ遅延した波形となって、各入力／出力端
子２から得られる。したがって、入力端子２ｉｎ１から
入力されたチェックパターン信号と出力端子２ｏｕｔ２
から出力される信号との各パターンを比較することによ
り、ハンダブリッジ等の不良を容易に確認することがで
きる。

【００２２】もし、試験対象のゲートアレイの端子間に
ハンダブリッジ等の障害があった場合には、入力端子２
ｉｎ１から入力されたチェックパターン信号と出力端子
２ｏｕｔ２から出力される最終出力信号との間にパター
ンの不一致が検出されるため、端子間ブリッジ等の不良
が発生していると判断できる。この場合、チェックパタ
ーン用信号と各端子間の信号と比較することにより、ど
の箇所で不良が発生しているのかも特定することができ
る。

【００２３】以上説明したように、本実施形態では、製
造不良の発生率の高い高集積／狭ピッチのゲートアレイ
等の半導体装置を実装するプリント基盤において、特
に、ハンダブリッジの発生箇所の多い、端子間における
不良の有無を容易に検出することができる。これによっ
て、製造不良の検出が簡単になり、検査時間と設備費用
とを抑えることができる。

【００２４】なお、前述の実施形態では、本発明のブリ
ッジ検出回路１をゲートアレイに適用した場合について
述べているが、入力／出力端子を複数備える半導体装置
全般に適用することができる。また、前述の実施形態で
は、一定の遅延時間を得るためにフリップフロップ４を
設けているが、他にもラッチ回路や、遅延時間の長い信
号線路によって代用しても構わない。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、すべての入力／出力端子を内部回路と電気的
に独立した状態で直列接続して試験を行うことで、低コ
ストにハンダブリッジの有無を検出することができる。

【図面の簡単な説明】

【図１】本発明のブリッジ検出回路の概念構成図。

【図２】本発明のブリッジ検出回路の適用例を示す図。

【図３】試験時における各端子での信号パターンを示す
波形図

【符号の説明】

１ ブリッジ検出回路 ２ 入力／出力端子 ２ｉｎ 入力端子 ２ｏｕｔ 出力端子 ３ バッファアンプ対 ３ａ バッファアンプ ３ｂ バッファアンプ ４ フリップフロップ（遅延回路） ５ セレクタ（動作切替スイッチ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 ５１２

Claims (4)

【特許請求の範囲】
1. 【請求項１】所定の信号を入力／出力する入力／出力端
   子を複数設けてなる半導体装置に内蔵されるブリッジ検
   出回路であって、 ブリッジ検出を行うための動作モードが選択された場
   合、すべての入力／出力端子間をそれぞれ一定遅延量を
   もって直列に接続し、 任意の入力／出力端子からの入力信号を、当該入力／出
   力端子に対応する入力／出力端子から出力することを特
   徴とするブリッジ検出方法。
2. 【請求項２】所定の信号を入力／出力する入力／出力端
   子を複数設けてなる半導体装置に内蔵されるブリッジ検
   出回路であって、 ２つのバッファアンプを直列接続してなるバッファアン
   プ対を、各入力／出力端子に対応して複数設けるととも
   に、該バッファアンプ対を構成する各バッファアンプ間
   の接続点を前記入力／出力端子に接続し、 各バッファアンプ対間を一定遅延量を有する遅延回路を
   介して直列接続してなることを特徴とするブリッジ検出
   回路。
3. 【請求項３】前記遅延回路は、前記バッファアンプ対間
   にそれぞれ設けられたフリップフロップであることを特
   徴とする請求項２記載のブリッジ検出回路。
4. 【請求項４】ブリッジ検出を行うための試験時に、前記
   バッファアンプから前記半導体装置内部に出力される信
   号、及び、前記半導体装置内部から前記バッファアンプ
   に出力される信号をすべて遮断することを特徴とする請
   求項２または３記載のブリッジ検出回路。