KR101228426B1 - 마킹 검사 장치 및 방법 - Google Patents

마킹 검사 장치 및 방법 Download PDF

Info

Publication number
KR101228426B1
KR101228426B1 KR1020120092689A KR20120092689A KR101228426B1 KR 101228426 B1 KR101228426 B1 KR 101228426B1 KR 1020120092689 A KR1020120092689 A KR 1020120092689A KR 20120092689 A KR20120092689 A KR 20120092689A KR 101228426 B1 KR101228426 B1 KR 101228426B1
Authority
KR
South Korea
Prior art keywords
marking
target chip
time point
image
prober
Prior art date
Application number
KR1020120092689A
Other languages
English (en)
Inventor
김영목
배형우
Original Assignee
한국휴글전자(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국휴글전자(주) filed Critical 한국휴글전자(주)
Priority to KR1020120092689A priority Critical patent/KR101228426B1/ko
Application granted granted Critical
Publication of KR101228426B1 publication Critical patent/KR101228426B1/ko
Priority to TW102127988A priority patent/TW201409048A/zh
Priority to US13/967,646 priority patent/US20140055160A1/en
Priority to JP2013169036A priority patent/JP2014045189A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20224—Image subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

웨이퍼(wafer) 내의 목표 칩(chip)의 마킹(marking)이 정상적으로 수행되었는지 검사하는 장치 및 방법이 개시된다. 본 발명의 일 실시예에 따른 마킹 검사 장치는, 외부 회로에 전압이 인가된 것을 검출하는 전압 인가 검출부, 이미지를 촬상하는 촬상부, 및 전압 인가 검출부에 의해 전압의 인가가 검출되면 미리 정해진 적어도 한번의 시점에 촬상부를 통해 이미지를 촬상하고 촬상된 이미지에 기초하여 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정하는 제어부를 포함한다. 본 발명에 의하면, 웨이퍼 내의 목표 칩의 마킹이 정상적으로 수행되었는지 검사하는 데에 별도의 추가 시간이 소요되지 않고, 그러한 검사가 프로버 운용 프로그램에 의하지 않고도 가능하다.

Description

마킹 검사 장치 및 방법 {Apparatus and Method for Inspection of Marking}
본 발명은 마킹 검사에 관한 것으로서, 보다 상세하게는 웨이퍼(wafer) 내의 목표 칩(target chip)의 마킹(marking)이 정상적으로 수행되었는지를 검사하는 것에 관한 것이다.
일반적으로, 반도체를 생산하는 공정들 중에는 웨이퍼(wafer)에 형성된 칩(chip)들의 전기적 특성을 검사하는 공정이 있다. 이 전기적 특성 검사 공정은 프로버와 테스트 장비에 의해 수행된다.
프로버는 웨이퍼 내의 칩들 각각에 대해 전기적 특성을 검사하기 위하여 웨이퍼를 자유롭게 이동시킬 수 있다. 프로버에는 웨이퍼 내의 칩과 테스트 장비를 연결하는 프로브 카드(probe card)가 장착된다.
전기적 특성 검사 공정에서, 프로버는 프로브 카드에 장착된 프로브 바늘에 웨이퍼 내의 칩이 접촉하도록 웨이퍼를 이동시킨다. 그러면, 테스트 장비는 프로브 바늘을 통해 전기를 보낸다. 테스트 장비는 보낸 전기에 대한 칩의 반응이 미리 설정된 기준을 만족하지 못하면 그 칩을 불량칩으로 판정한다. 이렇게 현재의 칩에 대한 검사가 완료되면, 프로버는 프로브 바늘에 다음 칩이 접촉하도록 웨이퍼를 이동시킨다. 프로버와 테스트 장비는 웨이퍼 내의 칩들 각각에 대한 검사가 완료될 때까지 이러한 과정들을 반복한다. 프로버는 불량칩들이 웨이퍼 내에서 위치하는 좌표들을 저장한다.
전기적 특성 검사 공정이 완료되면 웨이퍼 내의 불량칩들을 마킹(marking)하는 공정이 수행된다. 이 마킹 공정은 프로버와 마킹 수단에 수행된다.
마킹 공정에서, 프로버는 불량칩이 웨이퍼 내에서 위치하는 좌표를 판독한다. 프로버는 판독된 좌표의 칩이 프로버에 장착된 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨다. 마킹 수단은 아래에 위치한 목표칩(target chip)을 마킹하기 위한 수단이다. 예를 들어, 마킹 수단은 아래에 위치한 목표칩 상에 도트(dot)가 형성되도록 반도체용 잉크를 토출(discharge)하는 수단이다. 이어서, 프로버는 마킹 수단에 구동전압을 인가한다. 그러면, 마킹 수단이 구동하여 목표칩 상에 마크(mark)를 형성함으로써 불량칩을 마킹한다. 이렇게 현재의 불량칩의 마킹이 완료되면, 프로버는 다음 불량칩이 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨다. 프로버와 마킹 수단은 웨이퍼 내의 불량칩들 각각의 마킹이 완료될 때까지 이러한 과정들을 반복한다.
이러한 마킹 공정이 완료되면 웨이퍼 내의 칩들을 개별적인 칩들로 다이싱(dicing)하는 공정이 수행된다. 다이싱 공정이 완료되면, 다이싱된 칩들을 분류하는 공정이 수행된다. 이 분류 공정에서는 비젼 장비를 이용하여 개별적인 칩들 각각에 대해 마크의 유무가 판단된다. 마크가 존재한다고 판단된 칩들은 불량품으로 분류되고 마크가 존재하지 않는다고 판단된 칩들은 양품으로 분류된다.
웨이퍼 내의 불량칩의 마킹이 정상적으로 수행되지 않은 경우, 분류 공정에서 불량칩이 양품으로 분류되는 경우가 발생될 수 있다. 예를 들어, 불량 칩 상에 마크가 아예 존재하지 않거나 불량칩 상의 마크가 미리 정해진 사이즈보다 작은 경우, 불량 칩 상의 마크가 미리 정해진 위치에 존재하지 않는 경우 등에는 불량칩이 양품으로 분류될 수 있다. 이를 방지하기 위하여 웨이퍼 내의 불량칩의 마킹이 정상적으로 수행되었는지가 마킹 공정 중에 검사될 수 있다. 종래에는 이 마킹 검사가 프로버와 카메라에 의해 수행되었다.
종래의 마킹 검사 방식들 중의 하나에 따르면, 우선 프로버가 웨이퍼를 이동시키면서 마킹 수단을 이용하여 불량칩들을 차례로 모두 마킹한다. 그 이후에 프로버는 다시 웨이퍼를 이동시키면서 카메라를 이용하여 마킹이 완료된 불량칩들을 차례로 모두 검사한다. 이 검사 과정에서, 프로버는 카메라를 통해 마킹이 완료된 불량칩을 촬상하고, 촬상된 이미지에 기초하여 마킹을 검사한다. 그러나, 이 방식은 마킹 공정이 완료된 이후에 마킹 검사를 위한 추가적인 장시간이 소요된다는 문제점이 있었다.
종래의 마킹 검사 방식들 중의 다른 하나에 따르면, 우선 프로버가 마킹 수단을 이용하여 현재의 불량칩을 마킹한 후에 마킹 공정을 일시 정지한다. 프로버는 마킹 공정이 일시 정지되어 있는 동안 카메라를 통해 현재의 불량칩을 촬상하고, 촬상된 이미지에 기초하여 마킹을 검사한다. 프로버는 이 검사 과정이 완료된 후에야 비로소 다음 불량칩의 마킹에 착수하기 위해 웨이퍼를 이동시킨다. 프로버는 웨이퍼 내의 불량칩들 각각의 마킹 및 마킹 검사가 완료될 때까지 이러한 과정들을 반복한다. 그러나, 이 방식도 마킹 자체에 소요되는 시간 이외에 마킹 검사를 위한 추가적인 대기 시간이 소요된다는 문제점이 있었다.
종래의 마킹 검사 방식들 중의 또다른 하나는 프로버 운용 장치를 이용한다. 프로버 운용 장치는 PC 등으로 구현될 수 있다. 프로버 운용 장치에는 프로버 운용 프로그램이 설치된다. 프로버 운용 장치는 프로버 운용 프로그램에 따라 프로버 및 카메라와 GPIB 등의 통신 방식으로 자체적인 데이터를 교환한다.
이 방식에서는, 프로버가 불량칩을 마킹할 때마다 프로버 운용 장치가 카메라에 촬상을 지시하는 데이터를 전송한다. 프로버 운용 장치는 카메라로부터 촬상된 이미지의 데이터를 수신하고 이 데이터에 기초하여 마킹을 검사한다.
이 방식에서는, 데이터 교환 및 마킹 검사 등을 위하여 프로버 운용 프로그램이 반드시 필요하다. 그러나, 해당 프로버를 제작한 업체가 아닌 다른 업체나 사용자가 해당 프로버에 설치된 구동 프로그램을 해석하는 것은 실질적으로 불가능하기 때문에, 다른 업체나 사용자가 해당 프로버와 자체적인 데이터를 교환하는 프로버 운용 프로그램을 제작하는 것도 실질적으로 불가능하다.
따라서, 이 방식에 따른 마킹 검사를 위해서는 해당 프로버의 제작 업체에 의해 마킹 검사의 수행이 가능한 프로버 운용 프로그램이 개발되어 있어야만 하고, 그렇지 않은 경우에는 이 방식에 따른 마킹 검사가 불가능하다는 문제점이 있었다. 간단하게 말하면, 프로버 운용 프로그램은 범용성이 없다는 문제점이 있었다.
본 발명이 해결하고자 하는 과제는, 웨이퍼 내의 목표 칩의 마킹이 정상적으로 수행되었는지 검사하는 데에 별도의 추가 시간이 소요되지 않고, 그러한 검사가 프로버 운용 프로그램에 의하지 않고도 가능한 마킹 검사 장치 및 방법을 제공하는데 있다.
상기와 같은 문제점들을 해결하기 위한 본 발명의 일 실시예에 따른 마킹 검사 장치는, 웨이퍼(wafer) 내의 목표 칩(chip)의 마킹(marking)이 정상적으로 수행되었는지 검사하는 장치로서: 외부 회로에 전압이 인가된 것을 검출하는 전압 인가 검출부; 이미지를 촬상하는 촬상부; 및 상기 전압 인가 검출부에 의해 전압의 인가가 검출되면 미리 정해진 적어도 한번의 시점에 상기 촬상부를 통해 이미지를 촬상하고, 상기 촬상된 이미지에 기초하여 상기 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정하는 제어부를 포함한다.
본 발명의 일 실시예에 따른 마킹 검사 방법은, 웨이퍼(wafer) 내의 목표 칩(chip)을 마킹(marking)하는 것이 정상적으로 수행되었는지 검사하는 방법으로서: 상기 목표 칩의 마킹을 위해 마킹 수단에 구동전압이 인가된 것을 검출하는 단계; 상기 검출에 응답하여 상기 목표 칩이 마킹된 후의 시점을 포함하는 적어도 한번의 시점에 상기 목표 칩의 이미지를 촬상하는 단계; 및 상기 촬상된 이미지에 기초하여 상기 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정하는 단계를 포함한다.
본 발명의 일 실시예에 따른 컴퓨터 판독가능 기록매체는, 전술한 방법의 각각의 단계를 수행하기 위한 각각의 컴퓨터 프로그램 코드를 포함한다.
본 발명에 의하면, 웨이퍼 내의 목표 칩의 마킹이 정상적으로 수행되었는지 검사하는 데에 별도의 추가 시간이 소요되지 않는다. 따라서, 반도체 생산에 소요되는 시간이 단축된다.
그리고, 그러한 검사가 프로버 운용 프로그램에 의하지 않고도 가능하다. 따라서, 해당 프로버의 제작 업체에 의해 마킹 검사의 수행이 가능한 프로버 운용 프로그램이 개발되어 있지 않은 경우에도 별도의 추가 시간을 소요하지 않고 마킹 검사를 하는 것이 가능하다.
도1은 본 발명의 일 실시예에 따른 마킹 검사 장치의 블록도이다.
도2는 본 발명의 일 실시예에 따른 마킹 검사 방법의 흐름도이다.
도3은 도2의 촬상 단계의 흐름도이다.
도4는 도2의 판정 단계의 흐름도이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명한다. 본 명세서에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
도1은 본 발명의 일 실시예에 따른 마킹 검사 장치의 블록도이다. 도1을 참조하면, 마킹 검사 장치(100)는 전압 인가 검출부(110), 촬상부(120), 제어부(130), 사용자 입력부(140) 및 디스플레이부(150)를 포함한다.
일반적으로, 반도체 생산 과정 중에 웨이퍼(wafer)에 형성된 칩(chip)들의 전기적 특성이 프로버와 테스트 장비에 의해 검사된다. 프로버는 검사 결과 불량칩들이 웨이퍼 내에서 위치하는 좌표들을 저장한다.
이어서, 프로버는 웨이퍼 내의 불량칩들을 표시하기 위해서 마킹 수단을 이용하여 웨이퍼 내의 불량칩들을 마킹(marking)한다. 구체적으로, 프로버는 불량칩이 웨이퍼 내에서 위치하는 좌표를 판독한다. 프로버는 판독된 좌표의 칩이 프로버에 장착된 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨다. 마킹 수단은 아래에 위치한 목표칩(target chip)을 마킹하기 위한 수단이다. 예를 들어, 마킹 수단은 아래에 위치한 목표칩 상에 도트(dot)가 형성되도록 반도체용 잉크를 토출(discharge)하는 수단이다. 이어서, 프로버는 마킹 수단에 구동전압을 인가한다. 그러면, 마킹 수단이 구동하여 목표칩 상에 마크(mark)를 형성함으로써 불량칩을 마킹한다. 이렇게 현재의 불량칩의 마킹이 완료되면, 프로버는 다음 불량칩이 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨다. 프로버는 웨이퍼 내의 불량칩들 각각의 마킹이 완료될 때까지 이러한 과정들을 반복한다.
마킹 검사 장치(100)는 이러한 마킹이 정상적으로 수행되었는지 검사하기 위해 사용될 수 있다.
전압 인가 검출부(110)는 외부 회로에 전압이 인가된 것을 검출하는 수단이다. 전압 인가 검출부(110)는 외부 장치의 회로에 연결될 수 있고, 연결된 회로에 전압이 인가된 것을 검출할 수 있다. 검출된 전압은 I/O 케이블 등을 통해 제어부(130)로 전달된다. 즉, 검출된 전압은 제어부(130)로의 입력 신호로서 기능한다. 후술하겠지만, 제어부(130)는 전압 인가 검출부(110)로부터 이러한 입력 신호를 수신하면 촬상부(120)를 통해 이미지를 촬상한다.
일반적으로, 프로버는 목표 칩의 마킹 시에 마킹 수단을 구동하기 위하여 마킹 수단에 구동전압을 인가한다. 예를 들어, 마킹 수단은 잉크 토출 수단이고, 프로버는 잉크 토출 수단의 솔레노이드에 DC 24[V]의 구동전압을 인가한다. 이 구동전압의 크기는 프로버의 모델 및 제조업체에 따라 DC 36[V], 48[V], 60[V] 등과 같이 얼마든지 상이할 수 있다.
잉크 토출 수단의 솔레노이드는 대부분 외부에 노출되어 있다. 전압 인가 검출부(110)는 이 솔레노이드에 직접 연결될 수 있고, 이 솔레노이드에 구동전압이 인가된 것을 검출할 수 있다. 예를 들어, 솔레노이드를 형성하는 도선의 말단과 전압 인가 검출부(110)의 말단에 각각 암커넥터와 수커넥터를 끼우고 이 암커넥터와 수커넥터를 서로 연결함으로써 전압 인가 검출부(110)가 솔레노이드에 직접 연결될 수 있다.
일반적으로, 프로버에는 잉크 토출 수단의 솔레노이드에 연결된 커넥터가 존재한다. 잉크 토출 수단의 솔레노이드가 외부에 노출되어 있지 않은 경우에는 이 커넥터에 전압 인가 검출부(110)의 커넥터를 연결함으로써 전압 인가 검출부(110)가 잉크 토출 수단의 솔레노이드에 간접적으로 연결될 수 있다.
한편, 구동전압이 인가된 마킹 수단은 구동하여 목표칩 상에 마크(mark)를 형성하게 된다.
촬상부(120)는 이미지를 촬상하는 수단이다. 촬상부(120)는 카메라 등으로 구현될 수 있다. 촬상부(120)는 원하는 대상을 촬상할 수 있도록 브라켓(bracket) 등을 이용하여 특정 위치에 고정될 수 있다. 예를 들어, 촬상부(120)는 프로버에 장착된 마킹 수단의 목표 칩을 촬상할 수 있도록 프로버에 고정될 수 있다. 촬상부(120)는 촬상 대상을 빛으로 밝게 비추기 위한 조명 수단을 포함할 수 있다.
제어부(130)는 전압 인가 검출부(110)에 의해 전압 인가가 검출되면 미리 정해진 적어도 한번의 시점에 촬상부(120)를 통해 이미지를 촬상한다. 전술한 바와 같이, 전압 인가 검출부(110)에 의해 검출된 전압은 제어부(130)로의 입력 신호로서 기능하고, 제어부(130)는 전압 인가 검출부(110)로부터 이러한 입력 신호를 수신하면 촬상부(120)를 통해 이미지를 촬상한다.
적어도 한번의 촬상 시점은 초기값으로 미리 설정되어 있을 수 있다. 적어도 한번의 촬상 시점은 사용자에 의해 설정될 수도 있다. 사용자는 사용자 입력부(140)를 통해 적어도 한번의 촬상 시점을 미리 설정할 수 있다.
예를 들어, 적어도 한번의 촬상 시점은 전압 인가 검출부(110)에 의해 전압 인가가 검출된 이후의 제1 시점과 제1 시점 이후의 제2 시점으로 설정될 수 있다. 이 때, 제1 시점과 제2 시점은 각각 목표 칩이 마킹 수단에 의해 아직 마킹되기 전의 시점과 마킹된 후의 시점으로 설정될 수 있다. 구체적으로, 제1 시점은 전압 인가 검출부(110)에 의해 전압 인가가 검출된 후 30[ms]가 경과한 시점으로 설정되고, 제2 시점은 전압 인가 검출부(110)에 의해 전압 인가가 검출된 후 200[ms]가 경과한 시점으로 설정될 수 있다.
제어부(130)는 촬상부(120)를 통한 촬상을 위하여 촬상부(120)로 촬상 신호를 전송한다. 촬상부(120)는 촬상 신호에 따라 이미지를 촬상한다. 촬상부(120)는 촬상된 이미지의 데이터를 제어부(130)로 전송한다.
예를 들어, 전압 인가 검출부(110)에 의해 검출된 전압이 프로버에 장착된 마킹 수단의 구동전압이고, 촬상부(120)가 이 마킹 수단의 목표 칩을 촬상할 수 있도록 고정되어 있으며, 촬상부(120)의 촬상 시점이 목표 칩이 아직 마킹되기 전의 시점과 마킹된 후의 시점이라면, 제어부는 촬상부(120)를 통한 촬상에 의하여 목표 칩이 마킹되기 전의 이미지와 마킹된 후의 이미지를 획득할 수 있다.
제어부(130)는 디스플레이부(150)를 통해 촬상부(120)가 촬상한 이미지를 디스플레이할 수 있다.
제어부(130)는 촬상부(120)로부터 수신한 데이터에 기초하여 목표칩의 마킹이 정상적으로 수행되었는지 여부를 판정한다. 제어부(130)는 디스플레이부(150)를 통해 판정의 결과를 디스플레이할 수 있다.
예를 들어, 제1 시점에 촬상된 이미지가 목표 칩이 아직 마킹되기 전에 촬상된 이미지이고, 제2 시점에 촬상된 이미지가 목표 칩이 마킹된 후에 촬상된 이미지라면, 제어부(130)는 제1 시점에 촬상된 이미지와 제2 시점에 촬상된 이미지를 프로세싱하여 서로 상이한 부분을 검출할 수 있다. 이 과정에서 제어부(130)는 촬상된 이미지들을 흑백으로 2진화한 후에 서로 상이한 부분을 검출할 수 있다. 서로 상이한 부분은 마킹 흔적에 해당한다.
제어부(130)는 마킹 흔적이 미리 설정된 기준을 만족하지 못하면 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정한다. 사용자는 사용자 입력부(140)를 통해 이 기준을 미리 설정할 수 있다. 예를 들어, 사용자는 정상적인 마킹 흔적으로 판정될 수 있는 최소한의 사이즈, 정상적인 마킹 흔적이 존재해야 하는 위치 등을 기준으로 설정할 수 있다. 기준은 초기값으로 미리 설정되어 있을 수도 있다.
이러한 기준에 따라, 제어부(130)는 마킹 흔적이 미리 설정된 사이즈보다 작거나 미리 설정된 위치에 존재하지 않는 경우 등에 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정한다.
제어부(130)는 마킹 흔적의 X, Y값을 측정하고, 이 측정된 X, Y값을 미리 설정된 기준과 비교함으로써 마킹이 정상적으로 수행되었는지 여부를 판정할 수 있다.
제어부(130)는 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하면 디스플레이부(150)를 통해 경고(warning) 신호 등을 디스플레이할 수 있다. 제어부(130)는 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하면 프로버에 작동 정지 신호 등을 전송할 수도 있다. 이 출력신호는 I/O 케이블 등을 통해 프로버로 전달될 수 있다. 그러면, 불량 원인의 파악 및 해결을 위하여 프로버의 작동이 정지될 수 있다. 경고 신호 등의 디스플레이와 작동 정지 신호 등의 전송이 모두 수행될 수도 있다.
제어부(130)는 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하면 이러한 조치들 외의 다른 필요한 조치들을 추가적으로 또는 대체적으로 취할 수 있다.
제어부(130)는 PC 등으로 구현될 수 있다.
도2는 본 발명의 일 실시예에 따른 마킹 검사 방법의 흐름도이다. 도2를 참조하면, 웨이퍼 내의 목표 칩의 마킹이 정상적으로 수행되었는지 검사하는 방법이 도시되어 있다. 이 방법은 도1의 마킹 검사 장치(100)에 의해 구현될 수 있다.
전술한 바와 같이, 반도체 생산 과정 중에 웨이퍼에 형성된 칩들의 전기적 특성이 프로버와 테스트 장비에 의해 검사된다. 프로버는 검사 결과 불량칩들이 웨이퍼 내에서 위치하는 좌표들을 저장한다. 이어서, 프로버는 불량칩이 웨이퍼 내에서 위치하는 좌표를 판독한다. 프로버는 판독된 좌표의 칩이 프로버에 장착된 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨다. 이어서, 프로버는 마킹 수단에 구동전압을 인가한다. 예를 들어, 마킹 수단은 잉크 토출 수단이고, 프로버는 잉크 토출 수단의 솔레노이드에 DC 24[V]의 구동전압을 인가한다. 이 구동전압의 크기는 프로버의 모델 및 제조업체에 따라 DC 36[V], 48[V], 60[V] 등과 같이 얼마든지 상이할 수 있다.
마킹 수단에 구동전압이 인가되면, 마킹 검사 장치는 이 구동전압의 인가를 검출한다(S210).
마킹 수단에 대한 구동전압의 인가가 검출된 것에 응답하여, 마킹 검사 장치는 목표 칩이 마킹된 후의 시점을 포함하는 적어도 한번의 시점에 목표 칩의 이미지를 촬상한다(S220). 마킹 검사 장치는 촬상된 이미지를 디스플레이할 수 있다.
도3은 도2의 촬상 단계(S220)의 흐름도이다. 도3을 참조하면, 도2의 촬상 단계(S220)는 프로버에 장착된 마킹 수단에 대한 구동전압의 인가가 검출된 경우에 수행된다(S310).
본 실시예에서는, 마킹 수단이 인가된 구동전압에 의하여 목표 칩 상에 마크를 형성하기까지 100[ms]가 소요된다고 가정한다. 그러나, 이 시간은 프로버와 마킹 수단의 모델 및 제조업체에 따라 얼마든지 상이할 수 있다.
마킹 검사 장치는 목표 칩이 마킹되기 전의 제1 시점에 목표 칩의 이미지를 촬상한다(S320). 예를 들어, 마킹 검사 장치는 마킹 수단에 대한 구동전압의 인가가 검출된 후 30[ms]가 경과한 시점에 목표 칩의 이미지를 촬상한다.
프로버와 마킹 수단에 의해 수행되는 마킹 공정과 마킹 검사 장치에 의해 수행되는 마킹 검사 공정은 서로 무관하게 수행된다. 예를 들어, 프로버와 마킹 수단은 마킹 검사 장치에 의한 제1 시점에서의 촬상을 위해 마킹 공정을 일시 정지하는 등의 동작을 취하지 않는다. 이후의 단계들에서도 프로버와 마킹 수단은 마킹 검사 장치에 의해 수행되는 마킹 검사 공정과는 무관하게 마킹 공정을 수행한다. 즉, 프로버와 마킹 수단은 마킹 검사 장치에 의해 수행되는 마킹 검사 공정을 인식하지 못한다.
마킹 수단에 대한 구동전압의 인가가 검출된 후 약 100[ms]가 경과하면 마킹 수단에 의해 목표 칩 상에 마크가 형성됨으로써 불량칩이 마킹된다.
프로버는 현재의 불량칩의 마킹에 따른 동작들이 완료된 후에 다음 불량칩의 마킹을 위해 웨이퍼를 이동시키고 다시 마킹 수단에 구동전압을 인가하지만, 현재의 불량칩 상에 마크를 형성한 후에 다시 마킹 수단에 구동전압을 인가할 때까지는 일정한 시간이 소요된다.
마킹 검사 장치는 목표 칩이 마킹된 후의 제2 시점에 목표 칩의 이미지를 촬상한다(S330). 제2 시점은 목표 칩 상에 마크가 형성된 시점부터 프로버가 다음 목표 칩의 마킹을 위해 마킹 수단에 구동 전압을 인가하는 시점 사이에 존재한다. 예를 들어, 마킹 검사 장치는 프로버의 마킹 수단에 대한 구동전압의 인가가 검출된 후 200[ms]가 경과한 시점에 목표 칩의 이미지를 촬상한다.
다시 도2를 참조하면, 마킹 검사 장치는 촬상된 이미지에 기초하여 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정한다(S230). 마킹 검사 장치는 판정의 결과를 디스플레이할 수 있다.
도4는 도2의 판정 단계(S230)의 흐름도이다. 도4를 참조하면, 마킹 검사 장치는 촬상된 이미지들을 프로세싱하여 마킹 흔적을 검출한다(S410). 구체적으로, 마킹 검사 장치는 제1 시점에 촬상된 이미지와 제2 시점에 촬상된 이미지를 프로세싱하여 마킹 흔적을 검출한다. 이 과정에서, 마킹 검사 장치는 제1 시점에 촬상된 이미지와 제2 시점에 촬상된 이미지를 흑백으로 2진화한 후에 서로 상이한 부분을 검출함으로써 마킹 흔적을 검출할 수 있다.
마킹 검사 장치는 검출된 마킹 흔적이 미리 설정된 기준을 만족하는지 여부를 판단한다(S420). 이 기준은 사용자에 의해 미리 설정될 수 있다. 예를 들어, 이 기준은 정상적인 마킹 흔적으로 판정될 수 있는 최소한의 사이즈, 정상적인 마킹 흔적이 존재해야 하는 위치 등이다. 이 기준은 초기값으로 미리 설정되어 있을 수도 있다.
마킹 검사 장치는 검출된 마킹 흔적이 미리 설정된 기준을 만족하지 못하면 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정한다(S430). 예를 들어, 마킹 검사 장치는 마킹 흔적이 미리 설정된 사이즈보다 작거나 미리 설정된 위치에 존재하지 않는 경우 등에 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정한다.
마킹 검사 장치는 마킹 흔적의 X, Y값을 측정하고, 이 측정된 X, Y값을 미리 설정된 기준과 비교함으로써 마킹이 정상적으로 수행되었는지 여부를 판정할 수 있다.
마킹 검사 장치는 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하면 경고(warning) 신호 등을 디스플레이하거나 프로버에 작동 정지 신호 등을 전송할 수 있고, 이 두 종류의 조치들을 모두 취할 수도 있다(S440). 프로버에 작동 정지 신호가 전송되면 불량 원인의 파악 및 해결을 위하여 프로버의 작동이 정지될 수 있다.
마킹 검사 장치는 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하면 이러한 조치들 외의 다른 필요한 조치들을 추가적으로 또는 대체적으로 취할 수 있다.
도2 내지 도4의 단계들은 프로버에 장착된 마킹 수단에 현재의 불량칩을 마킹하기 위한 구동전압이 인가된 것이 검출된 시점부터 프로버가 다음 불량칩의 마킹을 위해 마킹 수단에 구동전압을 인가하는 시점 사이에 수행된다.
프로버는 현재의 불량칩의 마킹에 따른 동작들이 완료되면 다음 불량칩이 마킹 수단의 아래에 위치하도록 웨이퍼를 이동시킨 후 마킹 수단에 구동전압을 인가한다. 그러면, 다음 불량칩에 대해 도2 내지 도4의 단계들이 다시 수행된다. 이러한 재수행은 프로버와 마킹 수단이 이후의 불량칩들을 마킹할 때마다 계속된다.
그리고, 전술한 바와 같이, 프로버와 마킹 수단은 마킹 검사 장치에 의해 수행되는 마킹 검사 공정과는 무관하게 마킹 공정을 수행한다. 즉, 프로버와 마킹 수단은 마킹 검사 장치에 의해 수행되는 마킹 검사 공정을 인식하지 못하고, 마킹 검사 장치에 의해 수행되는 마킹 검사 공정은 프로버와 마킹 수단에 의해 수행되는 마킹 공정에 영향을 미치지 않는다. 따라서, 마킹 검사 공정에 의한 시간 지연이 방지된다.
본 발명은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 마킹 검사 장치 110: 전압 인가 검출부
120: 촬상부 130: 제어부
140: 사용자 입력부 150: 디스플레이부

Claims (11)

  1. 웨이퍼(wafer) 내의 목표 칩(chip)의 마킹(marking)이 정상적으로 수행되었는지 검사하는 장치로서,
    상기 목표 칩을 마킹하는 마킹 수단에 연결되고 상기 마킹 수단에 구동전압이 인가된 것을 검출하는 전압 인가 검출부;
    이미지를 촬상하는 촬상부; 및
    상기 전압 인가 검출부에 의해 구동전압의 인가가 검출되면 미리 정해진 적어도 한번의 시점에 상기 촬상부를 통해 이미지를 촬상하고, 상기 촬상된 이미지에 기초하여 상기 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정하는 제어부를 포함하는,
    마킹 검사 장치.
  2. 제1항에 있어서,
    상기 제어부는 상기 전압 인가 검출부에 의해 구동전압의 인가가 검출되면 제1 시점과 상기 제1 시점 이후의 제2 시점에 각각 상기 촬상부를 통해 이미지를 촬상하는 것인,
    마킹 검사 장치.
  3. 제2항에 있어서,
    상기 제어부는 상기 제1 시점에 촬상된 이미지와 상기 제2 시점에 촬상된 이미지를 프로세싱하여 서로 상이한 부분을 검출하고, 상기 상이한 부분이 미리 설정된 기준을 만족하지 못하면 상기 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하는 것인,
    마킹 검사 장치.
  4. 제3항에 있어서,
    상기 기준은 정상적인 마킹 흔적으로 판정될 수 있는 사이즈와 위치 중에서 적어도 하나에 대한 기준인 것인,
    마킹 검사 장치.
  5. 제1항에 있어서,
    상기 마킹은 상기 목표 칩 상의 미리 정해진 위치에 미리 정해진 사이즈의 도트(dot)가 형성되도록 잉크를 토출(discharge)하는 것인,
    마킹 검사 장치.
  6. 웨이퍼(wafer) 내의 목표 칩(chip)을 마킹(marking)하는 것이 정상적으로 수행되었는지 검사하는 방법으로서,
    상기 목표 칩의 마킹을 위해 마킹 수단에 구동전압이 인가된 것을 검출하는 단계;
    상기 검출에 응답하여 상기 목표 칩이 마킹된 후의 시점을 포함하는 적어도 한번의 시점에 상기 목표 칩의 이미지를 촬상하는 단계; 및
    상기 촬상된 이미지에 기초하여 상기 목표 칩의 마킹이 정상적으로 수행되었는지 여부를 판정하는 단계를 포함하는,
    마킹 검사 방법.
  7. 제6항에 있어서, 상기 촬상 단계는
    상기 목표 칩이 마킹되기 전의 제1 시점에 상기 목표 칩의 이미지를 촬상하는 단계; 및
    상기 목표 칩이 마킹된 후의 제2 시점에 상기 목표 칩의 이미지를 촬상하는 단계를 포함하는,
    마킹 검사 방법.
  8. 제7항에 있어서, 상기 판정 단계는
    상기 제1 시점에 촬상된 이미지와 상기 제2 시점에 촬상된 이미지를 프로세싱하여 마킹 흔적을 검출하는 단계; 및
    상기 마킹 흔적이 미리 설정된 기준을 만족하지 못하면 상기 목표 칩의 마킹이 정상적으로 수행되지 않았다고 판정하는 단계를 포함하는,
    마킹 검사 방법.
  9. 제8항에 있어서,
    상기 기준은 정상적인 마킹 흔적으로 판정될 수 있는 사이즈와 위치 중에서 적어도 하나에 대한 기준인 것인,
    마킹 검사 방법.
  10. 제6항에 있어서,
    상기 마킹은 상기 목표 칩 상의 미리 정해진 위치에 미리 정해진 사이즈의 도트(dot)가 형성되도록 잉크를 토출(discharge)하는 것인,
    마킹 검사 방법.
  11. 제6항 내지 제10항 중의 어느 한 항에 기재된 방법의 각각의 단계를 수행하기 위한 각각의 컴퓨터 프로그램 코드가 기록된 컴퓨터 판독가능 기록매체.
KR1020120092689A 2012-08-24 2012-08-24 마킹 검사 장치 및 방법 KR101228426B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120092689A KR101228426B1 (ko) 2012-08-24 2012-08-24 마킹 검사 장치 및 방법
TW102127988A TW201409048A (zh) 2012-08-24 2013-08-05 標記檢查用的裝置及方法
US13/967,646 US20140055160A1 (en) 2012-08-24 2013-08-15 Apparatus and method for inspection of marking
JP2013169036A JP2014045189A (ja) 2012-08-24 2013-08-16 マーキング検査装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092689A KR101228426B1 (ko) 2012-08-24 2012-08-24 마킹 검사 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101228426B1 true KR101228426B1 (ko) 2013-02-01

Family

ID=47898685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092689A KR101228426B1 (ko) 2012-08-24 2012-08-24 마킹 검사 장치 및 방법

Country Status (4)

Country Link
US (1) US20140055160A1 (ko)
JP (1) JP2014045189A (ko)
KR (1) KR101228426B1 (ko)
TW (1) TW201409048A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518849B1 (ko) * 2013-11-21 2015-05-13 한일이화 주식회사 케이블 커넥터의 체결 상태 검사용 장치와 이를 이용한 검사 방법
KR102109799B1 (ko) * 2019-02-22 2020-05-12 제너셈(주) 마킹 검사 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6424794B2 (ja) * 2015-10-28 2018-11-21 三菱電機株式会社 半導体装置の評価装置及び評価方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
KR20080051361A (ko) * 2006-12-05 2008-06-11 삼성전자주식회사 반도체 소자 제조 장비에서의 잉킹 상태 모니터링 방법 및잉킹 상태 모니터링 장치
KR20110050868A (ko) * 2009-11-09 2011-05-17 에이엘티 세미콘(주) 반도체 웨이퍼 불량칩 마크 검사 장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965515A (en) * 1986-10-15 1990-10-23 Tokyo Electron Limited Apparatus and method of testing a semiconductor wafer
KR100256052B1 (ko) * 1997-07-29 2000-06-01 윤종용 잉커 테스트 장치 및 잉커 테스트 장치의 테스트 방법
JP2984630B2 (ja) * 1997-07-30 1999-11-29 山口日本電気株式会社 半導体検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
KR20080051361A (ko) * 2006-12-05 2008-06-11 삼성전자주식회사 반도체 소자 제조 장비에서의 잉킹 상태 모니터링 방법 및잉킹 상태 모니터링 장치
KR20110050868A (ko) * 2009-11-09 2011-05-17 에이엘티 세미콘(주) 반도체 웨이퍼 불량칩 마크 검사 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518849B1 (ko) * 2013-11-21 2015-05-13 한일이화 주식회사 케이블 커넥터의 체결 상태 검사용 장치와 이를 이용한 검사 방법
KR102109799B1 (ko) * 2019-02-22 2020-05-12 제너셈(주) 마킹 검사 방법

Also Published As

Publication number Publication date
US20140055160A1 (en) 2014-02-27
TW201409048A (zh) 2014-03-01
JP2014045189A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
TWI665443B (zh) 自動光學檢測系統及其操作方法
WO2018201763A1 (zh) 连接器的测试方法、装置及存储介质
JPH10335395A (ja) プローブカードの接触位置検出方法
US20070164763A1 (en) Method for detecting abnormality of probe card
CN101526581A (zh) 边界扫描芯片故障检测装置及方法
CN107238796A (zh) 一种用于线路板的维修测试设备
KR101228426B1 (ko) 마킹 검사 장치 및 방법
CN112993739B (zh) 镭射芯片检测方法及设备
TWI383160B (zh) 電性連接瑕疵偵測系統及方法
KR101551934B1 (ko) 와이어 하네스 검사 필증 제작 장치
KR20150104766A (ko) 검사공정에서의 불량 이력 추적 방법
JP2006049599A (ja) ウェハプローバ及び半導体装置の製造方法、半導体試験装置
TW200842346A (en) Detection method of printed circuit boards and the system thereof
KR101619721B1 (ko) Pcb 검사 장치
CN114896136A (zh) 一种板卡测试的方法、电子设备及存储介质
TW202122810A (zh) 發光元件檢測方法及設備
US8269517B2 (en) Handler and method for testing the same
CN106886800B (zh) 漏电流故障的定位装置及方法
US20130124902A1 (en) Monitoring gpu socket degradation
JPH0786355A (ja) 測定前後のｔａｂを画像認識するｔａｂ試験装置
CN221883828U (zh) 一种fpca板功能测试装置
JP2006208113A (ja) 電線識別装置
EP4318556A1 (en) Inspection method, conductive member, and inspection device
KR101489369B1 (ko) 범프필름 및 프루브유닛 검사장치
CN108830119B (zh) 光标阅读机的检测方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191211

Year of fee payment: 8