JP2014045189A - マーキング検査装置及び方法 - Google Patents

マーキング検査装置及び方法 Download PDF

Info

Publication number
JP2014045189A
JP2014045189A JP2013169036A JP2013169036A JP2014045189A JP 2014045189 A JP2014045189 A JP 2014045189A JP 2013169036 A JP2013169036 A JP 2013169036A JP 2013169036 A JP2013169036 A JP 2013169036A JP 2014045189 A JP2014045189 A JP 2014045189A
Authority
JP
Japan
Prior art keywords
marking
target chip
image
prober
time point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013169036A
Other languages
English (en)
Inventor
Young Mok Kim
モク キム、ヨン
Hyoung Woo Bae
ウ ベ、ヒョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Hugle Electronics Inc
Original Assignee
Korea Hugle Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Hugle Electronics Inc filed Critical Korea Hugle Electronics Inc
Publication of JP2014045189A publication Critical patent/JP2014045189A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0008Industrial image inspection checking presence/absence
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20212Image combination
    • G06T2207/20224Image subtraction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 ウエハ内における目標チップのマーキングが正常に行われたか否かを検査するのに別途の追加時間を要さず、このような検査が、プローバー運用プログラムを用いなくても可能となるマーキング検査装置及び方法を提供する。
【解決手段】 マーキング検査装置100は、外部回路に電圧が印加されたことを検出する電圧印加検出部110と、イメージを撮像する撮像部120と、電圧印加検出部によって電圧の印加が検出されると、予め定められた少なくとも一回の時点に、撮像部を通じてイメージを撮像し、撮像されたイメージに基づいて目標チップのマーキングが正常に行われたか否かを判定する制御部130と、を備える。
【選択図】図1

Description

本発明は、マーキング検査に関し、より詳しくは、ウエハ内における目標チップのマーキングが正常に行われたか否かを検査することに関する。
一般に、半導体を生産する工程中には、ウエハに形成されたチップの電気的特性を検査する工程がある。この電気的特性の検査工程は、プローバーとテスト装置により行われる。
プローバーは、ウエハ内におけるチップのそれぞれについて、電気的特性を検査するために、ウエハを自由に移動させることができる。プローバーには、ウエハ内のチップとテスト装置を連結するプローブカードが装着される。
電気的特性の検査工程において、プローバーは、プローブカードに装着された針状プローブにウエハ内のチップが接触するようにウエハを移動させる。すると、テスト装置は、針状プローブを介して電気を送る。テスト装置は、送った電気に対するチップの反応が、予め設定された基準を満たしていないと、そのチップを不良チップと判定する。このように現在のチップに対する検査が完了すると、プローバーは、針状プローブに次のチップが接触するようにウエハを移動させる。プローバーとテスト装置は、ウエハ内におけるチップのそれぞれに対する検査が完了するまで、これらの過程を繰り返す。プローバーは、不良チップの、ウエハ内において位置する座標を保存する。
電気的特性の検査工程が完了すると、ウエハ内における不良チップをマークする工程が行われる。このマーキング工程は、プローバーとマーキング手段により行われる。
マーキング工程において、プローバーは、不良チップの、ウエハ内において位置する座標を読み出す。プローバーは、読み出された座標のチップが、プローバーに装着されたマーキング手段の下側に位置するようにウエハを移動させる。マーキング手段は、下側に位置した目標チップをマークするための手段である。例えば、マーキング手段は、下側に位置した目標チップ上にドットが形成されるように、半導体用インキを吐出する手段である。次いで、プローバーは、マーキング手段に駆動電圧を印加する。すると、マーキング手段が駆動し、目標チップ上にマークを形成することにより、不良チップをマークする。このように、現在の不良チップのマーキングが完了すると、プローバーは、次の不良チップがマーキング手段の下側に位置するように、ウエハを移動させる。プローバーとマーキング手段は、ウエハ内における不良チップのそれぞれのマーキングが完了するまで、これらの過程を繰り返す。
このようなマーキング工程が完了すると、ウエハ内におけるチップを個別のチップにダイシングする工程が行われる。ダイシング工程が完了すると、ダイシングされたチップを分類する工程が行われる。この分類工程では、撮像装置を用いて、個別のチップのそれぞれに対してマークの有無が判断される。マークが存在すると判断されたチップは、不良品に分類され、マークが存在しないと判断されたチップは、良品に分類される。
ウエハ内における不良チップのマーキングが正常に行われていない場合、分類工程において不良チップが良品に分類される場合が起こり得る。例えば、不良チップ上にマークが初めから存在せず、または不良チップ上のマークが予め定められたサイズよりも小さい場合、不良チップ上のマークが予め定められた位置に存在しない場合は、不良チップが良品に分類されてしまう。これを防止するために、ウエハ内における不良チップのマーキングが正常に行われたかが、マーキング工程中に検査されてもよい。従来は、このマーキング検査がプローバーとカメラによって行われていた。
従来のマーキング検査方式の一例によると、先ず、プローバーがウエハを移動させながら、マーキング手段を用いて不良チップを次々と全てマークする。それ以降、プローバーは、再度ウエハを移動させながら、カメラを用いてマーキングが完了した不良チップを次々と全て検査する。この検査過程において、プローバーは、カメラによってマーキングが完了した不良チップを撮像し、撮像されたイメージに基づいてマーキングを検査する。しかしながら、この方式は、マーキング工程が完了した以降、マーキング検査のために追加で長時間を要するという問題点があった。
従来のマーキング検査方式の他の例によると、先ず、プローバーがマーキング手段を用いて現在の不良チップをマークした後、マーキング工程を一時停止する。プローバーは、マーキング工程が一時停止している間、カメラによって現在の不良チップを撮像し、撮像されたイメージに基づいてマーキングを検査する。プローバーは、この検査過程が完了して初めて、次の不良チップのマーキングを開始するためにウエハを移動させる。プローバーは、ウエハ内における不良チップのそれぞれのマーキング及びマーキング検査が完了するまで、これらの過程を繰り返す。しかしながら、この方式もマーキングそのものに所要する時間以外に、マーキング検査のための追加の待機時間を要するという問題点があった。
従来のマーキング検査方式のまた他の例によると、プローバー運用装置を用いる。プローバー運用装置は、PC等で具現される。プローバー運用装置には、プローバー運用プログラムが設置される。プローバー運用装置は、プローバー運用プログラムにより、プローバー及びカメラとGPIB等の通信方式で自体的なデータを交換する。
この方式では、プローバーが不良チップをマークするたびに、プローバー運用装置が、カメラへ撮像を指示するデータを伝送する。プローバー運用装置は、カメラから撮像されたイメージのデータを受信し、このデータに基づいてマーキングを検査する。
この方式では、データ交換及びマーキング検査のために、プローバー運用プログラムが必ず必要である。しかしながら、当該プローバーを作製した会社ではなく、他の会社や使用者が当該プローバーに設置された駆動プログラムを解釈することは、実質的に不可能であるため、他の会社や使用者が、当該プローバーと自体的なデータを交換するプローバー運用プログラムを作製することも実質的に不可能である。
したがって、この方式によるマーキング検査のためには、当該プローバーの作製会社によって、マーキング検査の実行が可能なプローバー運用プログラムが開発されていなければならず、そうでない場合は、この方式によるマーキング検査が不可能であるという問題点があった。つまり、プローバー運用プログラムは、汎用性がないという問題点があった。
本発明は、上記問題点に鑑みなされたものであり、その目的は、ウエハ内における目標チップのマーキングが正常に行われたか否かを検査するのに別途の追加時間を要さず、このような検査が、プローバー運用プログラムを用いなくても可能となるマーキング検査装置及び方法を提供することにある。
上述した目的を達成するために、本発明の好適な実施例によるマーキング検査装置は、ウエハ内における目標チップのマーキングが正常に行われたか否かを検査する装置であって、外部回路に電圧が印加されたことを検出する電圧印加検出部と、イメージを撮像する撮像部と、前記電圧印加検出部によって電圧の印加が検出されると、予め定められた少なくとも一回の時点に、前記撮像部を通じてイメージを撮像し、前記撮像されたイメージに基づいて前記目標チップのマーキングが正常に行われたか否かを判定する制御部と、を備える。
本発明の一実施例によるマーキング検査方法は、ウエハ内における目標チップをマークすることが正常に行われたか否かを検査する方法であって、前記目標チップのマーキングのために、マーキング手段に駆動電圧が印加されたことを検出するステップと、前記検出に応答し、前記目標チップがマークされた後の時点を含めた少なくとも一回の時点に、前記目標チップのイメージを撮像するステップと、前記撮像されたイメージに基づいて前記目標チップのマーキングが正常に行われたか否かを判定するステップと、を含む。
本発明の一実施例によるコンピュータで読取り可能な記録媒体は、上述した方法のそれぞれのステップを行うためのそれぞれのコンピュータプログラムコードを含む。
本発明によると、ウエハ内における目標チップのマーキングが正常に行われたか否かを検査するのに別途の追加時間を要さない。したがって、半導体生産に要する時間が短縮する。
また、このような検査が、プローバー運用プログラムによらず、可能となる。したがって、当該プローバーの作製会社によって、マーキング検査の実行が可能なプローバー運用プログラムが開発されていない場合も、別途の追加時間を要さず、マーキング検査をすることが可能である。
本発明の一実施例によるマーキング検査装置のブロック図である。 本発明の一実施例によるマーキング検査方法のフロー図である。 図2における撮像ステップのフロー図である。 図2における判定ステップのフロー図である。
以下、添付した図面に基づき、本発明の好適な実施例について詳述する。本明細書に用いられた用語や単語は、通常的かつ辞典的な意味に限定して解釈されてはならず、発明者は、その自身の発明を最善の方法で説明するために、用語の概念を適宜定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念として解釈されなければならない。
図1は、本発明の一実施例によるマーキング検査装置のブロック図である。図1を参照すると、マーキング検査装置100は、電圧印加検出部110、撮像部120、制御部130、使用者入力部140、及びディスプレイ部150を備える。
一般に、半導体生産過程中、ウエハに形成されたチップの電気的特性が、プローバーとテスト装置により検査される。プローバーは、検査の結果、不良チップの、ウエハ内において位置する座標を保存する。
次いで、プローバーは、ウエハ内の不良チップを表示するためにマーキング手段を用いて、ウエハ内の不良チップをマークする。具体的に、プローバーは、不良チップの、ウエハ内において位置する座標を読み出す。プローバーは、読み出された座標のチップがプローバーに装着されたマーキング手段の下側に位置するようにウエハを移動させる。マーキング手段は、下側に位置した目標チップをマークするための手段である。例えば、マーキング手段は、下側に位置した目標チップ上にドットが形成されるように、半導体用インキを吐出する手段である。次いで、プローバーは、マーキング手段に駆動電圧を印加する。すると、マーキング手段が駆動し、目標チップ上にマークを形成することにより、不良チップをマークする。このように、現在の不良チップのマーキングが完了すると、プローバーは、次の不良チップがマーキング手段の下側に位置するようにウエハを移動させる。プローバーは、ウエハ内における不良チップのそれぞれのマーキングが完了するまで、これらの過程を繰り返す。
マーキング検査装置100は、このようなマーキングが正常に行われたか否かを検査するために用いられる。
電圧印加検出部110は、外部回路に電圧が印加されたことを検出する手段である。電圧印加検出部110は、外部装置の回路に連結されてもよく、連結された回路に電圧が印加されたことを検出することができる。検出された電圧は、I/Оケーブル等を介して制御部130に伝達される。すなわち、検出された電圧は、制御部130への入力信号として機能する。後述するが、制御部130は、電圧印加検出部110からこのような入力信号を受信すると、撮像部120によりイメージを撮像する。
一般に、プローバーは、目標チップのマーキングの際に、マーキング手段を駆動するためにマーキング手段に駆動電圧を印加する。例えば、マーキング手段は、インキ吐出手段であり、プローバーは、インキ吐出手段のソレノイドにDC24[V]の駆動電圧を印加する。この駆動電圧の大きさは、プローバーのモデル及び製造会社により、DC36[V]、48[V]、60[V]等のようにいくら異なってもよい。
インキ吐出手段のソレノイドは、大部分が外部に露出している。電圧印加検出部110は、このソレノイドに直接連結されてもよく、このソレノイドに駆動電圧が印加されたことを検出することができる。例えば、ソレノイドを形成する導線の末端と電圧印加検出部110の末端に、それぞれ雌コネクタと雄コネクタを挟み込み、この雌コネクタと雄コネクタを互いに連結することにより、電圧印加検出部110がソレノイドに直接連結されてもよい。
一般に、プローバーには、インキ吐出手段のソレノイドに連結されたコネクタが存在する。インキ吐出手段のソレノイドが外部に露出していない場合は、このコネクタに電圧印加検出部110のコネクタを連結することにより、電圧印加検出部110がインキ吐出手段のソレノイドに間接的に連結されてもよい。
一方、駆動電圧が印加されるとマーキング手段が駆動し、目標チップ上にマークを形成するようになる。
撮像部120は、イメージを撮像する手段である。撮像部120は、カメラ等で具現され得る。撮像部120は、所望の対象を撮像可能なように、ブラケット等を用いて特定の位置に固定される。例えば、撮像部120は、プローバーに装着されたマーキング手段の目標チップを撮像可能にプローバーに固定されてもよい。撮像部120は、撮像対象を光で明るく照らすための照明手段を有してもよい。
制御部130は、電圧印加検出部110により電圧印加が検出されると、予め定められた少なくとも一回の時点に撮像部120によりイメージを撮像する。上述のように、電圧印加検出部110により検出された電圧は、制御部130への入力信号として機能し、制御部130は、電圧印加検出部110からこのような入力信号を受信すると、撮像部120によりイメージを撮像する。
少なくとも一回の撮像時点は、初期値として予め設定されていてもよい。少なくとも一回の撮像時点は、使用者によって設定されてもよい。使用者は、使用者入力部140により、少なくとも一回の撮像時点を予め設定することができる。
例えば、少なくとも一回の撮像時点は、電圧印加検出部110により電圧印加が検出された以降の第1時点と第1時点以降の第2時点に設定されてもよい。この際、第1時点と第2時点は、それぞれ目標チップがマーキング手段により、未だマークされる前の時点と、マークされた後の時点に設定されてもよい。具体的には、第1時点は、電圧印加検出部110により電圧印加が検出された後、30[ms]が経過した時点に設定され、第2時点は、電圧印加検出部110により電圧印加が検出された後、200[ms]が経過した時点に設定されてもよい。
制御部130は、撮像部120による撮像のために、撮像部120に撮像信号を伝送する。撮像部120は、撮像信号に応じてイメージを撮像する。撮像部120は、撮像されたイメージのデータを制御部130に伝送する。
例えば、電圧印加検出部110により検出された電圧が、プローバーに装着されたマーキング手段の駆動電圧であり、撮像部120がこのマーキング手段の目標チップを撮像可能に固定されており、撮像部120の撮像時点が、目標チップが未だマークされる前の時点とマークされた後の時点であれば、制御部は、撮像部120による撮像により、目標チップがマークされる前のイメージとマークされた後のイメージを得ることができる。
制御部130は、ディスプレイ部150に撮像部120が撮像したイメージをディスプレイすることができる。
制御部130は、撮像部120から受信されたデータに基づいて目標チップのマーキングが正常に行われたか否かを判定する。制御部130は、ディスプレイ部150に判定の結果をディスプレイすることができる。
例えば、第1時点に撮像されたイメージが、目標チップが未だマークされる前に撮像されたイメージであり、第2時点に撮像されたイメージが、目標チップがマークされた後に撮像されたイメージであれば、制御部130は、第1時点に撮像されたイメージと、第2時点に撮像されたイメージをプロセシングし、相違した部分を検出することができる。この過程で、制御部130は、撮像されたイメージを、黒白に二値化した後、相違した部分を検出することができる。相違した部分は、マーキング跡に該当する。
制御部130は、マーキング跡が予め設定された基準を満たしていないと、目標チップのマーキングが正常に行われていないと判定する。使用者は、使用者入力部140によりこの基準を予め設定することができる。例えば、使用者は、正常のマーキング跡と判定可能な最小限のサイズ、正常のマーキング跡が存在すべき位置を基準として設定することができる。基準は、初期値として予め設定されていてもよい。
このような基準により、制御部130は、マーキング跡が予め設定されたサイズよりも小さく、または予め設定された位置に存在しない場合に、目標チップのマーキングが正常に行われていないと判定する。
制御部130は、マーキング跡のX、Y値を測定し、この測定されたX、Y値を予め設定された基準と比較することにより、マーキングが正常に行われたか否かを判定することができる。
制御部130は、目標チップのマーキングが正常に行われていないと判定すると、ディスプレイ部150に警告信号をディスプレイすることができる。制御部130は、目標チップのマーキングが正常に行われていないと判定すると、プローバーに作動停止信号を伝送することもできる。この出力信号は、I/Оケーブルを介してプローバーに伝達される。すると、不良原因の把握及び解決のために、プローバーの作動が停止する。警告信号のディスプレイと作動停止信号の伝送が全て行われてもよい。
制御部130は、目標チップのマーキングが正常に行われていないと判定すると、このような措置以外の必要な措置を追加的または代替的に取ることができる。
制御部130は、PC等で具現され得る。
図2は、本発明の一実施例によるマーキング検査方法のフロー図である。図2を参照すると、ウエハ内における目標チップのマーキングが正常に行われたか否かを検査する方法が示されている。この方法は、図1のマーキング検査装置100により具現される。
上述のように、半導体生産過程中、ウエハに形成されたチップの電気的特性がプローバーとテスト装置により検査される。プローバーは、検査の結果、不良チップの、ウエハ内において位置する座標を保存する。次いで、プローバーは、不良チップの、ウエハ内において位置する座標を読み出す。プローバーは、読み出された座標のチップが、プローバーに装着されたマーキング手段の下側に位置するようにウエハを移動させる。次いで、プローバーは、マーキング手段に駆動電圧を印加する。例えば、マーキング手段は、インキ吐出手段であり、プローバーは、インキ吐出手段のソレノイドにDC24[V]の駆動電圧を印加する。この駆動電圧の大きさは、プローバーのモデル及び製造会社により、DC36[V]、48[V]、60[V]等のようにいくら異なってもよい。
マーキング手段に駆動電圧が印加されると、マーキング検査装置は、この駆動電圧の印加を検出する(S210)。
マーキング手段への駆動電圧の印加が検出されたことに応答し、マーキング検査装置は、目標チップがマークされた後の時点を含めた少なくとも一回の時点に、目標チップのイメージを撮像する(S220)。マーキング検査装置は、撮像されたイメージをディスプレスすることができる。
図3は、図2の撮像ステップ(S220)のフロー図である。図3を参照すると、図2の撮像ステップ(S220)は、プローバーに装着されたマーキング手段への駆動電圧の印加が検出されたときに行われる(S310)。
本実施例では、マーキング手段が、印加された駆動電圧により、目標チップ上にマークを形成するまで、100[ms]を要すると仮定する。しかしながら、この時間は、プローバーとマーキング手段のモデル及び製造会社により異なる。
マーキング検査装置は、目標チップがマークされる前の第1時点に目標チップのイメージを撮像する(S320)。例えば、マーキング検査装置は、マーキング手段への駆動電圧の印加が検出された後、30[ms]が経過した時点に目標チップのイメージを撮像する。
プローバーとマーキング手段により行われるマーキング工程と、マーキング検査装置により行われるマーキング検査工程は、互いに無関係に行われる。例えば、プローバーとマーキング手段は、マーキング検査装置による第1時点での撮像のためにマーキング工程を一時停止するような動作を取らない。以降の段階でも、プローバーとマーキング手段は、マーキング検査装置により行われるマーキング検査工程とは無関係にマーキング工程を行う。すなわち、プローバーとマーキング手段は、マーキング検査装置により行われるマーキング検査工程を認識しない。
マーキング手段への駆動電圧の印加が検出された後、約100[ms]が経過すると、マーキング手段により、目標チップ上にマークが形成されることにより、不良チップがマークされる。
プローバーは、現在の不良チップのマーキングによる動作が完了した後、次の不良チップのマーキングのためにウエハを移動させ、再度マーキング手段に駆動電圧を印加するが、現在の不良チップ上にマークを形成した後、再度マーキング手段に駆動電圧を印加するまでは、一定の時間を要する。
マーキング検査装置は、目標チップがマークされた後の第2時点に、目標チップのイメージを撮像する(S330)。第2時点は、目標チップ上にマークが形成された時点と、プローバーが次の目標チップのマーキングのためにマーキング手段に駆動電圧を印加する時点との間に存在する。例えば、マーキング検査装置は、プローバーのマーキング手段への駆動電圧の印加が検出された後、200[ms]が経過した時点に、目標チップのイメージを撮像する。
さらに図2を参照すると、マーキング検査装置は、撮像されたイメージに基づいて目標チップのマーキングが正常に行われたか否かを判定する(S230)。マーキング検査装置は、判定の結果をディスプレイすることができる。
図4は、図2の判定ステップ(S230)のフロー図である。図4を参照すると、マーキング検査装置は、撮像されたイメージをプロセシングし、マーキング跡を検出する(S410)。具体的に、マーキング検査装置は、第1時点に撮像されたイメージと、第2時点に撮像されたイメージをプロセシングし、マーキング跡を検出する。この過程で、マーキング検査装置は、第1時点に撮像されたイメージと、第2時点に撮像されたイメージを黒白に二値化した後、相違した部分を検出することにより、マーキング跡を検出することができる。
マーキング検査装置は、検出されたマーキング跡が予め設定された基準を満たしているか否かを判断する(S420)。この基準は、使用者により予め設定されてもよい。例えば、この基準は、正常のマーキング跡と判定可能な最小限のサイズ、正常のマーキング跡が存在すべき位置である。この基準は、初期値として予め設定されていてもよい。
マーキング検査装置は、検出されたマーキング跡が予め設定された基準を満たしていないと、目標チップのマーキングが正常に行われていないと判定する(S430)。例えば、マーキング検査装置は、マーキング跡が予め設定されたサイズよりも小さく、または予め設定された位置に存在しない場合に、目標チップのマーキングが正常に行われていないと判定する。
マーキング検査装置は、マーキング跡のX、Y値を測定し、この測定された X、Y値を予め設定された基準と比較することにより、マーキングが正常に行われたか否かを判定することができる。
マーキング検査装置は、目標チップのマーキングが正常に行われていないと判定すると、警告信号をディスプレイし、またはプローバーに作動停止信号を伝送することができ、この2種類の措置を全て取ることもできる(S440)。プローバーに作動停止信号が伝送されると、不良原因の把握及び解決のために、プローバーの作動が停止される。
マーキング検査装置は、目標チップのマーキングが正常に行われていないと判定すると、これらの措置以外の必要な措置を追加的または代替的に取ることができる。
図2〜図4のステップは、プローバーに装着されたマーキング手段に現在の不良チップをマークするための駆動電圧が印加されたことが検出された時点と、プローバーが次の不良チップのマーキングのためにマーキング手段に駆動電圧を印加する時点との間に行われる。
プローバーは、現在の不良チップのマーキングによる動作が完了すると、次の不良チップがマーキング手段の下側に位置するように、ウエハを移動させた後、マーキング手段に駆動電圧を印加する。すると、次の不良チップに対して、図2〜図4のステップが再度行われる。このような再実行は、プローバーとマーキング手段が以降の不良チップをマークするたびに行われる。
また、上述のとおり、プローバーとマーキング手段は、マーキング検査装置により行われるマーキング検査工程とは無関係にマーキング工程を行う。すなわち、プローバーとマーキング手段は、マーキング検査装置により行われるマーキング検査工程を認識せず、マーキング検査装置により行われるマーキング検査工程は、プローバーとマーキング手段により行われるマーキング工程に影響しない。したがって、マーキング検査工程による時間遅延が防止される。
本発明は、コンピュータで読取り可能な記録媒体にコンピュータで読取り可能なコードで具現することが可能である。コンピュータで読取り可能な記録媒体は、コンピュータシステムで読み出されるデータが保存される全ての種類の記録装置を含む。コンピュータで読取り可能な記録媒体の例としては、ROM、RAM、CD−ROM、磁気テープ、フロッピー(登録商標)ディスク、光データ保存装置等があり、またキャリアウェーブ(例えば、インターネットを介した伝送)の形態で具現されることも含まれる。また、コンピュータで読取り可能な記録媒体は、ネットワークで連結されたコンピュータシステムに分散され、分散方式でコンピュータで読取り可能なコードが保存されて実行されてもよい。
以上、本発明についてその好適な実施例を挙げて説明した。本発明の属する技術の分野における通常の知識を有する者は、本発明の本質的な特性の範囲内で、変形された形態で具現され得ることが理解されるだろう。そのため、開示された実施例は、限定的な観点ではなく、説明的な観点において考慮されなければならない。本発明の範囲は、上述した説明ではなく、特許請求の範囲に記載されており、それと同等な範囲内にある全ての差異点は、本発明に含まれたものと解釈されなければならない。
100 マーキング検査装置
110 電圧印加検出部
120 撮像部
130 制御部
140 使用者入力部
150 ディスプレイ部

Claims (11)

  1. ウエハ内における目標チップのマーキングが正常に行われたか否かを検査するマーキング検査装置であって、
    前記目標チップをマークするマーキング手段に連結され、前記マーキング手段に駆動電圧が印加されたことを検出する電圧印加検出部と、
    イメージを撮像する撮像部と、
    前記電圧印加検出部によって駆動電圧の印加が検出されると、予め定められた少なくとも一回の時点に、前記撮像部を通じてイメージを撮像し、前記撮像されたイメージに基づいて前記目標チップのマーキングが正常に行われたか否かを判定する制御部と、を備えるマーキング検査装置。
  2. 前記制御部が、前記電圧印加検出部によって駆動電圧の印加が検出されると、第1時点と第1時点以降の第2時点に、それぞれ前記撮像部を通じてイメージを撮像するものである請求項1に記載のマーキング検査装置。
  3. 前記制御部が、前記第1時点に撮像されたイメージと前記第2時点に撮像されたイメージとをプロセシングして相違した部分を検出し、前記相違した部分が予め設定された基準を満たしていないと、前記目標チップのマーキングが正常に行われていないと判定するものである請求項2に記載のマーキング検査装置。
  4. 前記基準が、正常のマーキング跡と判定可能なサイズと位置のうち少なくとも一つについての基準である請求項3に記載のマーキング検査装置。
  5. 前記マーキングが、前記目標チップ上の予め定められた位置に、予め定められたサイズのドットが形成されるように、インキを吐出するものである請求項1に記載のマーキング検査装置。
  6. ウエハ内における目標チップをマークすることが正常に行われたか否かを検査する方法であって、
    前記目標チップのマーキングのために、マーキング手段に駆動電圧が印加されたことを検出するステップと、
    前記検出に応答し、前記目標チップがマークされた後の時点を含めた少なくとも一回の時点に、前記目標チップのイメージを撮像するステップと、
    前記撮像されたイメージに基づいて前記目標チップのマーキングが正常に行われたか否かを判定するステップと、を含むマーキング検査方法。
  7. 前記撮像するステップが、
    前記目標チップがマークされる前の第1時点に、前記目標チップのイメージを撮像するステップと、
    前記目標チップがマークされた後の第2時点に、前記目標チップのイメージを撮像するステップと、を含む請求項6に記載のマーキング検査方法。
  8. 前記判定するステップが、
    前記第1時点に撮像されたイメージと前記第2時点に撮像されたイメージをプロセシングし、マーキング跡を検出するステップと、
    前記マーキング跡が予め設定された基準を満たしていないと、前記目標チップのマーキングが正常に行われていないと判定するステップと、を含む請求項7に記載のマーキング検査方法。
  9. 前記基準が、正常のマーキング跡と判定可能なサイズと位置のうち少なくとも一つについての基準である請求項8に記載のマーキング検査方法。
  10. 前記マーキングが、前記目標チップ上の予め定められた位置に、予め定められたサイズのドットが形成されるように、インキを吐出するものである請求項6に記載のマーキング検査方法。
  11. 請求項6乃至10のいずれか一項による方法のそれぞれのステップを行うためのそれぞれのコンピュータプログラムコードが記録されたコンピュータで読取り可能な記録媒体。
JP2013169036A 2012-08-24 2013-08-16 マーキング検査装置及び方法 Pending JP2014045189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120092689A KR101228426B1 (ko) 2012-08-24 2012-08-24 마킹 검사 장치 및 방법
KR10-2012-0092689 2012-08-24

Publications (1)

Publication Number Publication Date
JP2014045189A true JP2014045189A (ja) 2014-03-13

Family

ID=47898685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169036A Pending JP2014045189A (ja) 2012-08-24 2013-08-16 マーキング検査装置及び方法

Country Status (4)

Country Link
US (1) US20140055160A1 (ja)
JP (1) JP2014045189A (ja)
KR (1) KR101228426B1 (ja)
TW (1) TW201409048A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084958A (ja) * 2015-10-28 2017-05-18 三菱電機株式会社 半導体装置の評価装置及び評価方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518849B1 (ko) * 2013-11-21 2015-05-13 한일이화 주식회사 케이블 커넥터의 체결 상태 검사용 장치와 이를 이용한 검사 방법
KR102109799B1 (ko) * 2019-02-22 2020-05-12 제너셈(주) 마킹 검사 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
JPH1154571A (ja) * 1997-07-30 1999-02-26 Nec Yamaguchi Ltd 半導体検査装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965515A (en) * 1986-10-15 1990-10-23 Tokyo Electron Limited Apparatus and method of testing a semiconductor wafer
KR100256052B1 (ko) * 1997-07-29 2000-06-01 윤종용 잉커 테스트 장치 및 잉커 테스트 장치의 테스트 방법
KR20080051361A (ko) * 2006-12-05 2008-06-11 삼성전자주식회사 반도체 소자 제조 장비에서의 잉킹 상태 모니터링 방법 및잉킹 상태 모니터링 장치
KR20110050868A (ko) * 2009-11-09 2011-05-17 에이엘티 세미콘(주) 반도체 웨이퍼 불량칩 마크 검사 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
JPH1154571A (ja) * 1997-07-30 1999-02-26 Nec Yamaguchi Ltd 半導体検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084958A (ja) * 2015-10-28 2017-05-18 三菱電機株式会社 半導体装置の評価装置及び評価方法

Also Published As

Publication number Publication date
TW201409048A (zh) 2014-03-01
KR101228426B1 (ko) 2013-02-01
US20140055160A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
TWI665443B (zh) 自動光學檢測系統及其操作方法
TWI457578B (zh) 電路板自動測試裝置及方法
CN103969267A (zh) 一种探针卡探针的颗粒物清洁控制方法
US20150035541A1 (en) Signal integrity test apparatus and method for testing signal integrity of electronic product
CN203164132U (zh) 生产线的食品检查信息存储系统
JP2014045189A (ja) マーキング検査装置及び方法
TW200903009A (en) Method and apparatus for identifying broken pins in a test socket
JP2008300456A (ja) 被検査体の検査システム
KR101551934B1 (ko) 와이어 하네스 검사 필증 제작 장치
TWI273519B (en) Detection system and detection method for electronic equipment
US8577123B2 (en) Method and system for evaluating contact elements
KR20150104766A (ko) 검사공정에서의 불량 이력 추적 방법
JP5172211B2 (ja) 被検査体の検査システム
CN112595949A (zh) 一种晶圆自动测试装置及测试方法
JP2012204455A (ja) 実装不良解析システム及び工程異常モニタリングシステム
TW202122810A (zh) 發光元件檢測方法及設備
TW200842346A (en) Detection method of printed circuit boards and the system thereof
TW201944085A (zh) 用於電子器件測試台認證的裝置和方法
WO2018170806A1 (zh) 测试头的清洁方法以及测试系统
CN214201667U (zh) 一种晶圆自动测试装置
JP2004342676A (ja) 半導体ウエハ検査方法および半導体ウエハ検査装置
KR20190046225A (ko) 빅 데이터와 인공지능을 이용한 pcb 패널 자동검사방법 및 그 장치
US20050200374A1 (en) Semiconductor test system having a tester and a prober and test method thereof
CN108830119B (zh) 光标阅读机的检测方法及装置
TWM469482U (zh) 根據雷射光之位移變化檢測待測區域之檢測系統

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303