CN102455373A - 探针卡结构 - Google Patents
探针卡结构 Download PDFInfo
- Publication number
- CN102455373A CN102455373A CN2010105114763A CN201010511476A CN102455373A CN 102455373 A CN102455373 A CN 102455373A CN 2010105114763 A CN2010105114763 A CN 2010105114763A CN 201010511476 A CN201010511476 A CN 201010511476A CN 102455373 A CN102455373 A CN 102455373A
- Authority
- CN
- China
- Prior art keywords
- layer
- probe card
- card configuration
- probe
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种利用晶圆级技术制成的探针卡结构,所述探针卡结构包括:金属薄膜层;填充材料层,形成于金属薄膜层之上,具有多个开口;第一导电层,形成于多个开口之中;第一介电层,形成于填充材料层之上;第二导电层,耦合于第一导电层;第二介电层,形成于第一导电层及金属薄膜层之下;重布层,形成于第二介电层之下,耦合于第一导电层;保护层,形成于重布层之下;以及金属垫层,形成于保护层之上,耦合于重布层。本发明提供的探针卡结构,可有效增加探针卡的效率、可靠度及寿命,并可大幅降低成本;可以定位与整合到印刷电路板上,以大幅减少传统探针卡的成本;还可降低检测时的接触作用力对探针造成的磨损程度,有助于延长探针卡的使用寿命。
Description
技术领域
本发明涉及一种探针卡结构,特别涉及一种利用晶圆级技术制成的探针卡结构。
背景技术
探针卡主要是将探针卡上的探针与芯片上的焊垫(pad)或凸点(bump)直接接触,引出芯片讯号,再配合周边测试仪器与软件控制,以达到自动化量测的目的。换言之,探针卡为电子测试系统与待测半导体晶圆之间的接口,以利于执行晶圆测试。其目的在于提供测试系统与待测晶圆之间的电讯号路径,以利于晶粒在切割与封装前进行晶圆级电路的测试与验证。一般而言,探针卡包括印刷电路板与接触组件(探针),用以接触晶圆上的晶粒(电路)焊垫。传统的探针卡还可应用于晶圆上的影像传感器测试。
在进行晶圆级测试时,为了将测试设备所输出的测试信号传送至半导体晶圆,而采用收纳有多个具有导电性探针的探针卡。一般在晶圆级测试中,利用探针卡检测半导体晶圆上的晶粒,使探针个别接触每个晶粒的焊垫。通过将具有导电性的探针接触后,进而输入测试讯号以利于执行检查,并检测出不良产品。然而,由于在半导体晶圆上形成有数百个至数万个晶粒,因此,对一片半导体晶圆进行测试需花费极长的时间,且随着晶粒数目的增加而导致测试成本的上升。
为了解决上述问题,业界逐渐采用一次将探针接触于半导体晶圆上的所有晶粒或至少一区块晶粒的晶圆级测试方法。在此方法中,必须将探针的前端接触于半导体晶圆的极为精细的电极垫,因此探针前端必需精准对位,以利于探针卡与半导体晶圆上的晶粒接触。
然而,晶圆针测技术随着半导体制程技术的演变,探针卡在裸晶切割之后未完成封装前,可测试其质量,节省了不良产品的封装成本。由于现行集成电路发展的微型化,集成电路体积越来越小、功能越来越强、脚数越来越多,且处理速度与频率增加。而传统的探针卡测试已不复使用,因此,探针卡也需要高密度的探针排列。
早期的探针卡为探针与环氧树酯(needle/epoxy)的组装方式,其将数十根到数百根探针依据测试芯片垫层的位置通过手工方式置于探针卡上。此种方式相当费时且不方便。
发明内容
有鉴于此,本发明的目的在于提供一种利用晶圆级技术制成的探针卡结构,其讯号传输路径短、传输速度快,可克服上述现有技术存在的缺点。
为了达成上述目的,本发明提供的探针卡结构,所述探针卡结构包括:
金属薄膜层,具有多个第一开口;
填充材料层,形成于金属薄膜层之上,具有多个第二开口;
第一导电层,形成于多个第二开口之中;
第一介电层,形成于填充材料层之上,具有多个第三开口;
第二导电层,形成于多个第三开口之中,耦合于第一导电层;
第二介电层,形成于第一导电层及金属薄膜层之下,具有多个第四开口。
作为优选方案,其中所述探针卡结构还包含金属凸块,形成于第二导电层之上。
作为优选方案,其中所述探针卡结构还包含增强层,形成于金属凸块之上。
作为优选方案,其中所述探针卡结构还包含重布层,形成于多个第四开口之中及第二介电层之下,耦合于第一导电层;保护层,形成于重布层之下,具有多个第五开口。
作为优选方案,其中所述探针卡结构还包含金属垫层,形成于多个第五开口之中及保护层之下,耦合于重布层。
作为优选方案,其中所述探针卡结构还包含导线,电性连接于焊接凸块。
作为优选方案,其中所述探针卡结构还包含弹性材料,形成于保护层之下。
作为优选方案,其中所述探针卡结构还包含刚性基底,弹性材料形成于其上。
作为优选方案,其中所述第二开口形成于第一开口之中。
本发明的探针卡结构相比于现有技术具有以下优点:
1、本发明提供的探针卡结构,可有效增加探针卡的效率、可靠度及寿命,并可大幅降低成本。
2、本发明提供的探针卡结构,可以定位与整合到印刷电路板上,以大幅减少传统探针卡的成本。
3、本发明提供的探针卡结构,其中弹性材料可在探针卡检测待测物的过程中作为探针卡与待测物进行测试接触时的缓冲,还可有效地吸收与待测物的导电接点接触时所产生的应力,降低外力直接作用于探针结构所造成的冲击与破坏。
4、本发明提供的探针卡结构,可降低检测时的接触作用力对探针造成的磨损程度,有助于延长探针卡的使用寿命。
附图说明
图1是根据本发明形成光阻图案于金属薄膜层的截面图。
图2是根据本发明形成金属薄膜层的截面图。
图3是根据本发明金属薄膜层附着于基板之上的截面图。
图4是根据本发明填充材料层形成于金属薄膜层之上的截面图。
图5是根据本发明形成第一介电层于金属薄膜层之上的截面图。
图6是根据本发明形成柱状金属层于金属薄膜层之上的截面图。
图7是根据本发明形成第二介电层于柱状金属层之上的截面图。
图8是根据本发明形成梢端金属层于第二介电层之上的截面图。
图9是根据本发明移除基板之后的结构的截面图。
图10是根据本发明形成金属薄膜层的截面图。
图11是根据本发明附着于基板的截面图。
图12是根据本发明形成第三介电层于柱状金属层之上的截面图。
图13是根据本发明形成重布层于柱状金属层之上的截面图。
图14是根据本发明形成保护层于重布层之上的截面图。
图15是根据本发明形成金属垫层于重布层之上的截面图。
图16是根据本发明附着于另一基板的截面图。
图17是根据本发明形成金属凸块于梢端金属层之上的截面图。
图18是根据本发明形成光阻图案于第二介电层之上的截面图。
图19是根据本发明形成增强层于金属凸块层之上的截面图。
图20是根据本发明的探针卡结构截面图之一。
图21是根据本发明的探针卡结构截面图之二。
【主要组件符号说明】
刚性基底 100
弹性材料 101
保护层 102
第一介电层 105
第二介电层 103
重布层 106
金属垫层 107
金属薄膜层 108、120
导电插塞 109
金属凸块 110
增强层 111
焊接凸块 112
导线 113
光阻图案 121、141
开口 102a、103a、104a、105a、121a、141a
金属薄膜层 122
基板 123、130、140
填充材料层 104、124
柱状金属层 125
梢端金属层 125a
具体实施方式
本发明将通过以下较佳实施例与附图加以叙述。此类叙述应理解为例示之用,并非用以限制。因此除说明书中的较佳实施例外,本发明亦可广泛地应用在其它实施例中。
首先,形成光阻图案121于金属薄膜层120之上,如图1所示。其中金属薄膜层120具有多个开口121a形成于其上。金属薄膜层120为科森(Corson)铜合金(C7025,C7026),科森铜合金为一种高可靠度且高性能的铜合金,经过温度处理时,该材料的硬度、强度、导电率及延伸率增加。
之后,移除部分金属薄膜层120以形成金属薄膜层122,例如通过蚀刻制程完成,如图2所示。其中金属薄膜层122仍具有多个开口121a形成于其上。
然后,金属薄膜层122附着于基板123之上,如图3所示,基板123为玻璃基板。填充材料(filling material)层124形成于金属薄膜层122之上并填入多个开口121a之中,如图4所示。填充材料(filling material)层124为介电材料,此介电材料包含但不限定于:弹性介电材料、感光材料、硅介电材料、硅氧烷聚合物(SINR)、聚亚酰胺(PI)或硅树脂。
之后,通过微影制程(曝光/显影)或蚀刻制程,填充材料层124之中形成图案化的填充材料层104于金属薄膜层122的上面及侧壁,如图5所示。其中填充材料层104具有多个开口104a形成于其中,多个开口104a位于金属薄膜层122之上。形成于金属薄膜层122侧壁上的填充材料层104的侧壁(side wall)为非垂直侧壁。开口104a形成于开口121a之中,开口104a的大小略小于开口121a的大小。
之后,在金属薄膜层122之上的多个开口104a中填入金属材料,以形成柱状金属层125,例如通过电镀制程以形成柱状铜层(Cu pillar needle),如图6所示。举一实施例而言,适当长度的柱状金属层125可以吸收部分的形变或应力,柱状金属层125的上表面与填充材料层104的上表面略平齐(相当)。然后,形成第一介电层105于柱状金属层125之上,如图7所示。其中多个开口105a通过微影制程或蚀刻制程形成于第一介电层105之中,多个开口105a位于柱状金属层125之上,暴露柱状金属层125。之后,在多个开口105a中填入金属材料,以形成梢端金属层(tip structure)125a于第一介电层105之上,例如通过电镀制程形成梢端镍/金合金层125a,如图8所示。柱状金属层125及梢端金属层125a构成导电插塞(plug)109,导电插塞109为铜/镍/金合金结构,其上表面与第一介电层105的上表面约略平齐(相当)。梢端金属层125a的形成,有利于在进行CP(charge-pumping)测量时避免柱状金属层125发生扭转。
之后,移除基板123,留下基板123之上的结构,如图9所示。移除底部的金属薄膜层122而形成金属薄膜层108,例如通过蚀刻制程的完成,以暴露柱状金属层125的底部,如图10所示。导电插塞109的上表面及底部表面暴露,并且位于金属薄膜层108的开口中而贯穿填充材料层104及第一介电层105。其中柱状金属层125形成于填充材料层104侧壁间的间隙(开口104a)中;而梢端金属层125a形成于第一介电层105侧壁间的间隙(开口105a)中。利用金属薄膜层108的金属特性及其四周多层弹性介电层(102、103、104及105)的弹性,适当厚度的金属薄膜层108可以自适应结构的曲伸及偏斜,并且金属薄膜层108可以通过其形变以适应均匀变化的垫(pad)。
然后,上述结构附着于基板130之上,其中金属薄膜层108朝上而暴露,如图11所示,基板130为玻璃基板。形成第二介电层103于柱状金属层125及填充材料层104之上,如图12所示。其中多个开口103a通过微影制程或蚀刻制程形成于第二介电层103之中,多个开口103a位于柱状金属层125之上。之后,形成重布层(redistribution layer,RDL)106(也可称为导电层106)于柱状金属层125及第二介电层103之上、多个开口103a之中,如图13所示。
之后,形成保护层102于重布层106及第二介电层103之上,如图14所示。保护层102通过微影制程或蚀刻制程以形成,保护层102为介电材料,此介电材料包含但不限定于:弹性介电材料、感光材料、硅介电材料、硅氧烷聚合物(SINR)、聚亚酰胺(PI)或硅树脂。多个开口102a形成于保护层102之中,位于重布层106之上,以暴露重布层106。然后,在多个开口102a区域中,形成金属垫层(under ball metal,UBM)107于重布层106之上,并延伸至保护层102的侧壁及上表面之上,如图15所示。
之后,移除基板130,留下基板130之上的结构。在此步骤中,需避免上层保护层102的裂开或剥落问题、柱状铜层125上的金属层剥落问题以及在金层上的任何残胶(glue residue)。
之后,上述结构附着于基板140之上,其中导电插塞109(梢端金属层125a)及第一介电层105朝上而暴露,如图16所示,基板140为玻璃基板。然后,形成金属凸块(stud bump)110于梢端金属层125a之上,如图17所示。金属凸块110为通过电镀制程完成的金凸块(Au stud bump)110。之后,形成光阻图案141于第一介电层105之上,并暴露金属凸块层110,其中多个开口141a区域涵盖整个金属凸块层110,如图18所示。
之后,形成增强层(reinforcement layer)111于金属凸块110及第一介电层105之上,并覆盖金属凸块110,如图19所示。增强层111通过涂布或电镀制程完成的金属层111。然后,移除光阻图案141。
上述金属凸块110类似于探针(needle tip)或探测端的设计,其得以确保成功地接触焊垫而不会发生任何错误的测量。
最后,移除基板140,留下基板140之上的结构,如图20所示,此即完成晶圆级探针卡结构。完成晶圆级探针卡制程之后,利用切割制程(sawing process)得以形成符合单一芯片尺寸的探针卡单元。在上述步骤中,需避免第一介电层105的裂开或剥落问题、柱状铜层125上的金属层剥落问题以及金属垫层(UBM)107上的任何残胶。
如图21所示,上述晶圆级探针卡结构可以形成于弹性材料101之上,其中保护层102形成于弹性材料101之上,以利于吸收柱状金属层125在形变及位移时的应力。弹性材料101为橡胶材料。而弹性材料101形成于刚性基底(rigidbase)100之上。此外,金属垫层107之下可以形成焊接凸块112,焊接凸块112电性连接于导线113,以利于电性连接及测试待测组件。举一实施例而言,导线113高度不超过金属凸块层110的高度。
传统的探针卡存在诸多缺点,本发明的晶圆级探针卡结构优于传统式探针卡,并且具有传统式探针卡无法预期的效果。
以上所述为本发明的较佳实施例。本领域的普通技术人员应得以领会其用以说明本发明而非用以限定本发明。其专利保护范围应当以本发明权利要求书的内容为准。举凡本领域的普通技术人员在在不脱离本发明的精神与范围内所作的修改与类似的配置,均应同理包含于本发明的权利要求之内。
Claims (10)
1.一种探针卡结构,其特征在于,所述探针卡结构包含:
金属薄膜层,具有多个第一开口;
填充材料层,形成于金属薄膜层之上,具有多个第二开口;
第一导电层,形成于多个第二开口之中;
第一介电层,形成于填充材料层之上,具有多个第三开口;
第二导电层,形成于多个第三开口中,耦合于第一导电层;以及
第二介电层,形成于第一导电层及金属薄膜层之下,具有多个第四开口。
2.如权利要求1所述的探针卡结构,其特征在于,所述探针卡结构还包含金属凸块,形成于第二金属层之上。
3.如权利要求2所述的探针卡结构,其特征在于,所述探针卡结构还包含增强层,形成于金属凸块之上。
4.如权利要求1所述的探针卡结构,其特征在于,所述探针卡结构还包含重布层,形成于多个第四开口之中及第二介电层之下,耦合于第一导电层;保护层,形成于重布层之下,具有多个第五开口。
5.如权利要求4所述的探针卡结构,其特征在于,所述探针卡结构还包含金属垫层,形成于多个第五开口之中及保护层之下,耦合于重布层。
6.如权利要求4所述的探针卡结构,其特征在于,所述探针卡结构还包含焊接凸块,形成于金属垫层之下。
7.如权利要求6所述的探针卡结构,其特征在于,所述探针卡结构还包含导线,电性连接于焊接凸块。
8.如权利要求4所述的探针卡结构,其特征在于,所述探针卡结构还包含弹性材料,形成于保护层之下。
9.如权利要求8所述的探针卡结构,其特征在于,所述探针卡结构还包含刚性基底,所述弹性材料形成于刚性基底之上。
10.如权利要求1所述的探针卡结构,其特征在于,所述第二开口形成于第一开口之中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010511476.3A CN102455373B (zh) | 2010-10-19 | 2010-10-19 | 探针卡结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010511476.3A CN102455373B (zh) | 2010-10-19 | 2010-10-19 | 探针卡结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102455373A true CN102455373A (zh) | 2012-05-16 |
CN102455373B CN102455373B (zh) | 2014-04-23 |
Family
ID=46038790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010511476.3A Expired - Fee Related CN102455373B (zh) | 2010-10-19 | 2010-10-19 | 探针卡结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102455373B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112002685A (zh) * | 2020-08-17 | 2020-11-27 | 北京蓝智芯科技中心(有限合伙) | 基于硅基工艺及重布线路层的空间转换基体及制备方法 |
JP2021067666A (ja) * | 2019-10-25 | 2021-04-30 | 巨擘科技股▲ふん▼有限公司Princo Corp. | 金属プローブ構造及びその製造方法 |
CN114200280A (zh) * | 2021-11-29 | 2022-03-18 | 强一半导体(苏州)有限公司 | 一种薄膜探针卡及其探针头 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1431693A (zh) * | 2002-01-10 | 2003-07-23 | 裕沛科技股份有限公司 | 晶圆级探针卡及其制造方法 |
TW584727B (en) * | 2001-03-02 | 2004-04-21 | Advanced Chip Eng Tech Inc | Wafer level probe card |
CN1779469A (zh) * | 2004-11-23 | 2006-05-31 | 台湾积体电路制造股份有限公司 | 探针卡、测试垫及保护结构 |
JP2007317681A (ja) * | 2006-05-23 | 2007-12-06 | Matsushita Electric Ind Co Ltd | プローブカードおよびそれを用いた半導体素子検査方法 |
US7449365B2 (en) * | 2005-11-09 | 2008-11-11 | Broadcom Corporation | Wafer-level flipchip package with IC circuit isolation |
WO2008156162A1 (ja) * | 2007-06-20 | 2008-12-24 | Jsr Corporation | ウエハ検査用プローブ部材およびプローブカード |
CN101436559A (zh) * | 2007-11-16 | 2009-05-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
TW201025450A (en) * | 2008-12-29 | 2010-07-01 | Ind Tech Res Inst | Conducting film structure, fabrication method thereof, and conducting film type probe device for IC |
-
2010
- 2010-10-19 CN CN201010511476.3A patent/CN102455373B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW584727B (en) * | 2001-03-02 | 2004-04-21 | Advanced Chip Eng Tech Inc | Wafer level probe card |
CN1431693A (zh) * | 2002-01-10 | 2003-07-23 | 裕沛科技股份有限公司 | 晶圆级探针卡及其制造方法 |
CN1779469A (zh) * | 2004-11-23 | 2006-05-31 | 台湾积体电路制造股份有限公司 | 探针卡、测试垫及保护结构 |
US7449365B2 (en) * | 2005-11-09 | 2008-11-11 | Broadcom Corporation | Wafer-level flipchip package with IC circuit isolation |
JP2007317681A (ja) * | 2006-05-23 | 2007-12-06 | Matsushita Electric Ind Co Ltd | プローブカードおよびそれを用いた半導体素子検査方法 |
WO2008156162A1 (ja) * | 2007-06-20 | 2008-12-24 | Jsr Corporation | ウエハ検査用プローブ部材およびプローブカード |
CN101436559A (zh) * | 2007-11-16 | 2009-05-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
TW201025450A (en) * | 2008-12-29 | 2010-07-01 | Ind Tech Res Inst | Conducting film structure, fabrication method thereof, and conducting film type probe device for IC |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021067666A (ja) * | 2019-10-25 | 2021-04-30 | 巨擘科技股▲ふん▼有限公司Princo Corp. | 金属プローブ構造及びその製造方法 |
JP6999730B2 (ja) | 2019-10-25 | 2022-01-19 | 巨擘科技股▲ふん▼有限公司 | 金属プローブ構造及びその製造方法 |
US11474128B2 (en) | 2019-10-25 | 2022-10-18 | Princo Corp. | Metal probe structure and method for fabricating the same |
CN112002685A (zh) * | 2020-08-17 | 2020-11-27 | 北京蓝智芯科技中心(有限合伙) | 基于硅基工艺及重布线路层的空间转换基体及制备方法 |
CN114200280A (zh) * | 2021-11-29 | 2022-03-18 | 强一半导体(苏州)有限公司 | 一种薄膜探针卡及其探针头 |
Also Published As
Publication number | Publication date |
---|---|
CN102455373B (zh) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7064445B2 (en) | Wafer level testing and bumping process | |
US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
CN102012470A (zh) | 封装基板的电性测试转接板及其方法 | |
US20100213963A1 (en) | Semiconductor integrated circuit test method | |
US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
US7825410B2 (en) | Semiconductor device | |
CN1329970C (zh) | 半导体器件的制造方法 | |
CN102455373B (zh) | 探针卡结构 | |
KR100748393B1 (ko) | 기판 구조물 및 이를 갖는 프로브 카드 | |
US20090066349A1 (en) | Probe system | |
CN209132315U (zh) | 基于pattern技术中用于并测技术的探针卡 | |
US7474113B2 (en) | Flexible head probe for sort interface units | |
TWI410636B (zh) | 探針卡 | |
JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
CN1435872A (zh) | 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构 | |
TW201340283A (zh) | 晶圓結構、晶片結構以及堆疊型晶片結構 | |
KR101399542B1 (ko) | 프로브 카드 | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
US20040032009A1 (en) | Semicondutor wafer device | |
JP2011038930A (ja) | プローブカード及び被検査装置のテスト方法 | |
US20030094966A1 (en) | Method for testing electrical characteristics of bumps | |
KR200328984Y1 (ko) | 고주파수용 테스트소켓 | |
US20030234660A1 (en) | Direct landing technology for wafer probe | |
JP2005311043A (ja) | 半導体装置とこの検査方法および検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140423 Termination date: 20151019 |
|
EXPY | Termination of patent right or utility model |