JP3213703B2 - リワーク可能なマイクロエレクトロニックマルチチップモジュール - Google Patents

リワーク可能なマイクロエレクトロニックマルチチップモジュール

Info

Publication number
JP3213703B2
JP3213703B2 JP26777398A JP26777398A JP3213703B2 JP 3213703 B2 JP3213703 B2 JP 3213703B2 JP 26777398 A JP26777398 A JP 26777398A JP 26777398 A JP26777398 A JP 26777398A JP 3213703 B2 JP3213703 B2 JP 3213703B2
Authority
JP
Japan
Prior art keywords
chip
cold
metal
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26777398A
Other languages
English (en)
Other versions
JPH11186337A (ja
Inventor
イー ヨコヤマ カレン
エイカーリング ガーション
Original Assignee
ティアールダブリュー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアールダブリュー インコーポレイテッド filed Critical ティアールダブリュー インコーポレイテッド
Publication of JPH11186337A publication Critical patent/JPH11186337A/ja
Application granted granted Critical
Publication of JP3213703B2 publication Critical patent/JP3213703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュールのリワーク( rework )に関し、詳しく述べれば、
冷間溶接( cold welding )された個々のマイクロエレク
トロニックチップをモジュールから取り外し、そこへ置
換用のマイクロエレクトロニックチップを置き換えて冷
間溶接することを可能にした結合構造に関する。
【０００２】
【従来の技術】マイクロエレクトロニックチップは、増
幅、発振等のような電子機能を得るために、有機材料、
超電導材料、及び半導体材料を含む多くの異なる材料で
形成することができる微小サイズの電子回路である。こ
れらのデバイスの材料及び組立は異なることがあり得る
が、結果はチップと称される小さい、即ち微小サイズの
デバイスである。例えば、半導体チップ、正確には半導
体ダイと呼ばれるこれらのマイクロエレクトロニックチ
ップは大きい材料のウェーハ内に形成され、その後の処
理において多数の個々の矩形の半導体ダイに切断され
る。これらの各ダイは特定の電子成分、即ちデバイスに
望まれる特定の電気特性を含む。ダイは、例えばマイク
ロプロセッサ、ランダムアクセスメモリ、ディジタルプ
ロセッサ、高周波増幅器等のような半導体デバイス設計
者によって指定された一般的な電子デバイスの何れかで
あることができ、特定のデバイスには本発明は関連して
いない。超電導材料で製造された小型デバイスが他の例
である。
【０００３】以下に、上述したような半導体チップに関
して説明するが、本発明の範囲が半導体材料で形成され
たチップに限定されるものではないことを理解された
い。以下の説明から、本発明は、特定のチップの機能的
電子特性の基礎となる物理的原理には無関係に、これら
の全ての電子チップへの応用を有していることが明白に
なるであろう。製造された各マイクロエレクトロニック
チップは、通常は比較的平らな上面に沿って１行または
２行に配列された、または離間した接続サイト、または
結合用パッドと呼ばれる多数の金属スポット（適当なの
は、金、またはアルミニウム）を更に含んでいる。これ
らの結合用パッドによってマイクロエレクトロニックチ
ップは、電気回路内において電気信号を受信及び／また
は送信するために他の電子デバイスと電気的に接続さ
れ、またデバイスを動作させる電力を供給する直流電源
に電気的に接続される。
【０００４】しかしながら、マイクロエレクトロニック
チップが工業的に使用可能になる前に、それは保護容
器、即ちパッケージ内にパッケージされる。通常このパ
ッケージは、印刷回路基板上に形成されている外部電気
回路に接続するために、それから伸びる電気接触、端
子、またはプロング等とさまざまに呼ばれるものを更に
含んでいる。チップ上の接続サイトまたは結合用パッド
は、パッケージの内側においてこれらの電気端子または
プロングの中の対応付けられた１つに電気的に接続さ
れ、チップを、いわば外部世界と通信可能ならしめてい
る。これらの内部電気接続は、冷間溶接、ワイヤボンデ
ィング、または半田付けのような公知の多くの異なる手
法で形成することができる。殆どの場合、個々のマイク
ロエレクトロニックチップは、公知のプラスチックパッ
ケージ、またはサーメットパッケージのようなそれ自体
の容器、即ちパッケージ内に組立てられる。混乱を避け
るために、重要な分類をしておく。個々にパッケージさ
れたマイクロエレクトロニックデバイスも、一般にマイ
クロエレクトロニックチップと呼ばれている。用語を二
重に使用することから招来する混乱を回避するために、
以下の本発明の説明においては、特記しない限り、マイ
クロエレクトロニックチップと呼ぶ場合にはパッケージ
していないチップを指すものとする。
【０００５】この背景を更に説明する。典型的には、単
一のパッケージされたチップは、他の個々のパッケージ
されたチップ及び他の電気成分と共に、印刷回路基板内
に挿入され、定位置に半田付けされる。もし何等かの理
由のために、その回路基板上のあるチップが故障すれ
ば、その回路基板は容易に修理されるか、またはリワー
クされる。そのチップは半田を除いて取り外され、別の
同一チップが回路基板上のその位置に半田付けされる。
個々にパッケージされたチップは安価であり、修理する
ように設計されていないから、故障したチップは都合上
破棄される。代替として、ここでは関係がない、従って
説明はしない理由のために、２つまたはそれ以上のマイ
クロエレクトロニックチップ及び付属回路が一緒に単一
のパッケージ内に組込まれていることがあり、これをマ
ルチチップモジュール（ＭＣＭ）と呼んでいる。典型的
には、ＭＣＭパッケージは２つ、３つ、またはそれ以上
のマイクロエレクトロニックチップ及び付属回路を含ん
でおり、これらは１つのベース上に共通に支持されてい
る。典型的にはセラミックまたは積層基体（サブストレ
ート）で形成されている回路基板であるベースは、マイ
クロエレクトロニックチップ及び補助成分のための電気
回路経路を支持して含み、またベースの他の外縁まで伸
びる信号及び電力リードをも含んでおり、更にモジュー
ルパッケージの底壁としても役立っている。シールリン
グと呼ぶ途切れのない側壁が、ベースの上面をシール
し、マイクロエレクトロニックチップ及び補助成分が占
めている領域を取り囲んでいる。信号及び電力導体は、
ベースの多重層の中間層及びシールリングの下を通って
側壁の外部へ、及びシールリングの４つの全ての側上へ
導かれる。シールリングの外側に位置する電気端子は、
これらの信号及び電力導体に接続されて外側に伸び、モ
ジュールを外部回路に接続できるようにしている。モジ
ュールは、典型的にはシールリングにハーメチックシー
ルされる金属のカバーまたは蓋によって閉じられる。こ
のマルチチップモジュールが複雑な電子デバイスであ
り、その性能を達成するためにはかなりの製造コストが
かかることが理解されよう。
【０００６】現在では、鋭敏な回路素子を高温に曝すこ
とが許されない場合に、冷間溶接、詳しく述べればイン
ジウム冷間溶接が、マイクロエレクトロニックチップを
マルチチップモジュール内に結合するための、選択され
た結合技術になりつつある。これは、結合を達成する簡
単で、低価格のアプローチである。この技術において
は、同じサイズで、同じ組成（好ましくは、インジウ
ム）の金属パッドを、マイクロエレクトロニックチップ
及びマルチチップモジュールの印刷回路基板上の接続サ
イトに堆積させる。この堆積は、例えば 12 乃至 300ミ
クロンのような適当な厚みである。純粋なインジウムは
極めて柔らかく、容易に変形するので、堆積させる金属
としては純粋なインジウムが好ましい。チップは、チッ
プ上の接続サイトが基体上の対応する接続サイト、また
は結合用パッドに対面するようにターンオーバーされ
る、即ち「フリップチップ」技術の基本として「フリッ
プオーバー」される。チップ上の接続サイトは他方の素
子上の対応付けられた接続サイトと整列し、２つの素子
はほぼ室温で互いに押付けられる。
【０００７】フリップチップの接続サイト及び基体上の
サイトのインジウムが互いに拡散し合って、冷間溶接結
合と称される機械的及び電気的結合がもたらされる。以
上によって、冷間溶接されたマイクロエレクトロニック
チップが得られる。以下の説明において、冷間溶接マイ
クロエレクトロニックチップなる用語が使用される場合
には、以上の構造を参照されたい。冷間溶接プロセス
は、簡単であり、且つ低価格である。しかしながら、冷
間溶接プロセスは、この応用においては１つの基本的な
欠陥を有している。それはマイクロエレクトロニックチ
ップが故障した場合に、マルチチップモジュールをリワ
ークできないことである。マルチチップモジュールが多
くのチップ及び他の電気成分を含んでいることは当然で
ある。マルチチップモジュールの製造価格は、単一のパ
ッケージされたマイクロエレクトロニックチップよりも
遙かに高価である。もし何等かの理由からマルチチップ
モジュール内のチップの１つが故障すれば、モジュール
全体を取り外して別のモジュールと交換しなければなら
ず、本発明までは、冷間溶接マルチチップモジュールは
以下に説明するようにマルチチップモジュールをリワー
クすることができなかったから（マルチチップモジュー
ルがリワークできる場合は別として）極めて高価な計画
であった。冷間溶接されたマルチチップモジュールがリ
ワークできないことから、単一マルチチップモジュール
を購入する時に付加的な予備の置換用モジュールの構
造、即ちスペアを必要とし、高額な費用が追加されてい
た。
【０００８】リワークできないのは、冷間溶接結合を形
成している金属拡散の所為である。モジュールを修理ま
たはリワークするために、マイクロエレクトロニックダ
イまたはチップを印刷回路基板から取り外すべく冷間溶
接結合を破る時に、冷間溶接材料内の溶接が裂断する場
所の制御はできない、即ちその場所は本質的にランダム
である。例えば、インジウム結合がチップパッドとの界
面において破られてチップパッドはマイクロエレクトロ
ニックチップ接続サイト上にインジウムを残さないか、
または基体パッドとの界面において破られて基体上にイ
ンジウムを残さないか、またはこれら２つの極端な例の
何処か中間の位置において破られる。チップ接続サイト
及び基体パッドサイト上に残るインジウムの量は予測不
能であって制御することはできないので、リワークは不
可能である。
【０００９】例えば、２行の接続サイトを含み、各行が
基体（印刷回路基板）上に対応するインジウム冷間溶接
された 20 の接続サイトを含んでいるようなマイクロエ
レクトロニックダイを考えよう。被疑チップが基体から
引き離されると、若干の基体上の接続サイトは残留イン
ジウムを含んでいようが、それぞれ異なる高さレベルま
で垂直に伸びており、１つまたはそれ以上のサイトは結
局インジウムを全く有していないことがあり得る。新し
い交換用のチップは所定の高さ、または深さに均一に堆
積されたインジウムを有する接続サイトを含んでいる。
従って、新たな交換用チップを基体に冷間溶接しようと
しても、そのチップ上のこれらのサイトの若干は基体上
の高さの低い若干の接続サイトと充分に接触せず、また
インジウムが基体上の接続サイトから完全に無くなって
いるような状況では、機械的接触も、電気的接触も全く
得られない。チップ上の１つのサイトだけが、基体上の
対応するサイトへの物理的及び電気的接続に失敗して
も、その電気回路は完成されず、そのマルチチップモジ
ュールは完全に失われてしまう。
【００１０】更に、被疑チップ上の裂断した接続サイト
は、異なる高さの残留インジウムをも含み、そして多分
少なくとも１つのサイトにはインジウムが完全に存在せ
ず、裂断がランダムに発生するために正確な形態を予測
することはできない。同じチップを戻してそれを元の位
置に冷間溶接することを望んでも、インジウムが完全に
無くなったサイトにおいては冷間溶接結合をリワークす
ることはできない。この場合も、モジュールは失われ、
破棄しなければならない。以上のように、フリップチッ
プの電気試験を遂行するために冷間溶接したフリップチ
ップを回路基板基体から取り外し、次いでそのフリップ
チップを回路基板上に配置し直すことは不可能である。
冷間溶接プロセスは、チップをフリップして基体に結合
する簡単且つ低価格のアプローチであるが、リワークで
きないことから、多くの場合にマルチチップモジュール
の価格を極めて高騰させる。
【００１１】リワーク可能な冷間溶接マルチチップモジ
ュールを得るために、表面的には打破することができな
い異なる性質の問題点を見出すことだけを目的として、
先ず他のマイクロエレクトロニック結合技術を説明しよ
う。ワイヤボンディングは、マイクロエレクトロニック
ダイを基体に電気的に相互接続するために最初に使用さ
れた。ワイヤは、マイクロエレクトロニックチップの上
面の接続サイトと、チップを支持している基体上の金属
パッドとの間に伸びている。リワークする場合には接続
用ワイヤを切断して故障したチップを取り外し、交換の
ためにその位置に再配置したチップに再配線するだけで
よい。しかしながら、この結合技術は高速ディジタル応
用、または高周波数応用には満足を与えない。ワイヤが
極めて長いので、それらが呈する電気的インダクタンス
が大き過ぎ、電気信号が走行する速度をこの高インダク
タンスが制限するからである。
【００１２】半田付け結合は別の技術である。この結合
技術では、チップは裏返され（これが「フリップチッ
プ」の構造への命名の基になっている）、チップの電気
接続サイトは回路基板上に整列して堆積された金属の結
合用パッドに直接半田付けされる。この技術は、ワイヤ
ボンディングの場合のような長いワイヤを回避する。半
田付けを達成するために、小さい半田球を金属の結合用
パッド上に堆積させ、マイクロエレクトロニックチップ
を含む組立体全体を加熱してフリップチップの接点を結
合用パッドに半田付けし、機械的及び電気的接続を発生
させる。この結合技術は満足できることが実証されてお
り、マルチチップモジュールにおいてさえも、フリップ
チップを定位置に留めるのに使用されている。この構造
のマルチチップモジュール内のフリップチップが作動不
能、即ちサービスに失敗したことを見出した場合には、
マルチチップモジュールはリワークすることができる。
即ち、半田をリフローさせるのに充分にマルチチップモ
ジュール組立体を再加熱し、被疑チップを引抜いて取り
外すことができる。交換用チップをその場所に配置し、
半田を再びリフローさせて新しいフリップチップをベー
スに機械的及び電気的に結合することができる。
【００１３】しかしながら、この応用に使用される典型
的な半田は約 200°Ｃにおいてリフローし、これは半導
体を含む殆どのマイクロエレクトロニックデバイスは容
易に許容できる温度である。不幸なことには、高性能マ
ルチチップモジュールに使用される全ての半導体及び他
のマイクロエレクトロニックスが、これらの半田リフロ
ー温度に耐えるものではない。半田結合アプローチは、
温度に敏感なマルチチップモジュールにとっては実行可
能な代替にはならない。従って、半田結合技術は、高温
に耐えることができる回路に制限される。以上のよう
に、本発明以前には、もしフリップチップがインジウム
冷間溶接結合によって接続されている、即ちモジュール
のベースにインジウム冷間溶接されていれば、欠陥チッ
プを交換するために、または試験のためにチップを取り
外して後刻それをモジュールへ戻すように、冷間溶接さ
れたマルチチップモジュールをリワークする技術は存在
していなかった。
【００１４】実行可能な代替結合技術が存在せず、また
冷間溶接されたマイクロエレクトロニックスのリワーク
を遂行できないことから、多くの場合高性能マルチチッ
プモジュールマイクロエレクトロニックスの費用は極め
て高騰し、出願者はジレンマに当面し、本発明をなすに
至ったのである。本発明は、高性能冷間溶接マルチチッ
プモジュールのリワークの問題を解消する。本発明は、
単にモジュール内のチップが故障しただけではその冷間
溶接マルチチップモジュールを破棄する必要をなくした
ので、この分野において重要な経済的長所を提供する。
本発明は、冷間溶接されたフリップチップ組立体に対し
てリワークを遂行するための新しいアプローチを提唱す
る。本発明によれば、マルチチップモジュール内の個々
の機能しなくなったフリップチップを取り外し、それを
動作可能なフリップチップに取り換えることが可能にな
る。リワークを可能にすることによって、故障を生じた
チップを含むマルチチップモジュールを救うことができ
る。
【００１５】従って、本発明の主目的は、冷間溶接され
たマルチチップモジュールのリワークを可能にし、それ
によってこれらのモジュールを救済することである。本
発明の別の目的は、従来よりも低価格で、且つ高効率で
高性能の冷間溶接されたマルチチップモジュールの製造
を可能にすることである。本発明の更に別の目的は、冷
間溶接されたマルチチップモジュールのリワークのため
の新しい技術を限定することである。本発明の補助的な
目的は、冷間溶接結合を手動で破る場合には、予測可能
なように裂断する、即ち破れる結合を提供することであ
る。
【００１６】
【発明の概要】上述した目的及び長所によれば、リワー
ク可能なマルチチップモジュールは冷間溶接されたマイ
クロエレクトロニックチップを含み、このマイクロエレ
クトロニックチップの冷間溶接金属結合用パッドはある
硬さを有する金属で形成され、一方マルチチップモジュ
ールの基体の対応する冷間溶接金属結合用パッドは異な
る硬さである。硬さが異なっても、２つの金属は互いに
冷間溶接し合う。一方の要素上に形成された柔らかめの
金属製の結合用パッドの接触領域は、他方の要素上の対
応結合用パッドの接触領域よりも大きい。適当な金属は
両要素について同一、好ましくはインジウムであり、蒸
着インジウム及びめっきインジウムのような異なる硬さ
を有する異なる形状で使用可能である。
【００１７】もし何等かの理由から、冷間溶接されたマ
イクロエレクトロニックチップをモジュールから取り外
さなければならないのであれば、冷間溶接は予測可能な
位置において破られることを見出した。チップの結合用
パッド上の柔らかめの金属に痕跡が残り、一方硬めの金
属は全体的にその形状を保持するので、後者は再び冷間
溶接することができる。それにより、交換品として新し
いマイクロエレクトロニックチップを基体に冷間溶接で
きるようになる。このように、マルチチップモジュール
はリワーク可能である。当業者ならば、以上の説明か
ら、冷間溶接されたマイクロエレクトロニックチップの
ための新しいリワークプロセスが明白になったであろ
う。付加的な実施例では、チップに設けられる金属パッ
ドは、基体の対応付けられた結合用パッドを、２つまた
はそれ以上の互いに重なり合わない（即ち、相互に排他
的な）領域の何れかに位置決めすることを可能にするよ
うな充分に大きい表面領域を有している。マイクロエレ
クトロニックチップが試験用基体のような基体に冷間結
合されている場合には、基体の結合用パッドがこれらの
互いに重なり合わない領域の選択された一方にフィット
し、他方の領域には触れないままとなるように選択的に
整列される。マイクロエレクトロニックチップをその基
体から取り外した場合には、マルチチップモジュール基
体のパッドがチップの結合用パッドの他の新鮮領域内に
位置するようにチップの結合用パッドを注意深く整列さ
せることによって、それをマルチチップモジュール基体
に冷間溶接することができる。
【００１８】以上に簡単に説明した本発明の以上の、及
び付加的な目的及び長所、並びに構造の特徴及びその付
加的な特色は、以下の添付図面に基づく本発明の好まし
い実施例の説明からより一層明白になるであろう。
【００１９】
【実施例】図１に、マイクロエレクトロニックダイ１の
例を斜視図で示す。この例のダイは電子デバイスであ
り、その詳細は本発明には無関係であるので図示または
説明の要はなかろう。このダイは、電気接続のための離
間した２行の金属冷間溶接結合用パッド３を含んでい
る。冷間溶接結合用パッドは金の接続サイト上に形成さ
れるか、または結合用パッドは最初にマイクロエレクト
ロニックウェーハの処理中にチップ上に所要の厚みに冷
間溶接金属（好ましくは、インジウム）を堆積させて形
成させる。インジウムは、薄い金のスポットをカバー
し、冷間溶接のための接触領域、即ち表面を与える。基
体上の冷間溶接結合用パッドも、薄い金の層上に冷間溶
接金属を堆積させることによって形成し、基体接続サイ
トが作られている。
【００２０】チップ接触サイト上に堆積されるインジウ
ムの形状は、マルチチップモジュール基体の結合用パッ
ド上に堆積されるインジウムの形状よりも柔らかい。一
つの実際の例では、マイクロエレクトロニックチップ上
のインジウムの硬さは、ＭＯＨＳ硬さスケールを使用し
て、1.2 ＭＯＨＳより小さく、またマルチチップモジュ
ール基体上のインジウムの硬さは、1.2 ＭＯＨＳより大
きい。マイクロエレクトロニックをマルチチップモジュ
ール基体上に冷間溶接する場合にはチップ１を裏返し
（反転させ）、その冷間溶接結合用パッドをマルチチッ
プモジュール基体上の対応付けられた接続サイト（図示
してない）に対面させ、これらのサイトに整列させる。
室温状態（約 70 °Ｃまで）の下でマイクロエレクトロ
ニックをマルチチップモジュール基体に押付け、その圧
力の下で数秒間保持する。当業者ならば、このような冷
間溶接プロセスは、マイクロエレクトロニックスを基体
上にインジウム冷間溶接するのに使用されるものと同一
であることが理解されよう。２つの結合用パッド間に冷
間溶接が発生し、冷間溶接結合が形成される。詳しく述
べれば、基体の冷間溶接結合用パッドの硬めの金属が、
マイクロエレクトロニックの冷間溶接結合用パッドの柔
らかめの金属内に埋没し、拡散するようになる。
【００２１】図２は、マルチチップモジュール基体７上
の接続サイトに冷間溶接された、チップ１の対応するサ
イト上の領域の１つの拡大部分断面図であり、冷間溶接
結合を横から示している。図３は、図２の側面図に示し
た冷間溶接結合サイトの部分上面図である。チップの結
合用パッド３は基体の結合用パッド５に冷間溶接されて
おり、２つのパッドの間の界面に冷間溶接結合が形成さ
れている。図２に示すように、結合用パッド３の幅は結
合用パッド５の幅よりも大きい。この関係は２つのパッ
ドの相対的な長さについても同じであり、パッド３の表
面領域の方が大きい。図３から明らかなように、チップ
の冷間溶接結合用パッド３の矩形の表面領域は、基体の
冷間溶接結合用パッド５の矩形の表面領域よりも大き
い。パッド３は、その境界内にパッド５の接触領域全体
を受け入れるのに充分なサイズである。別の実施例に関
して後述するように、好ましくは結合用パッド３の表面
領域は、結合用パッド５の表面領域が、パッド３の表面
領域の４つの分離した重なり合わない部分の何れか１つ
を占めることができるように充分に大きくすべきであ
り、換言すれば、結合用パッド３の表面は、その接触領
域の互いに重なり合わない部分内に４つのパッドを受け
入れることができるサイズ及びジオメトリにすべきであ
る。
【００２２】上述した構造と従来技術の構造との差を明
らかにするために、図２に対応する従来技術の冷間溶接
結合の部分側断面図を図４に示し、簡単に説明する。理
解し易いように、同一の要素に対しては同一の番号にプ
ライム（’）を付して示してある。冷間溶接を裂断さ
せ、冷間溶接結合を破ることによってマイクロエレクト
ロニックチップをマルチチップモジュールから、即ちモ
ジュールのベースまたは基体から取り外す場合、硬めの
金属の完全性は損なわれず、チップの結合用パッドの柔
らかめの金属に痕跡が残されることを発見した。これに
よって、リワーク中に冷間溶接結合が破られる点を容易
に制御することが可能になり、従来技術の冷間溶接構造
に生じ易いランダムさを回避することができる。実際
に、基体のパッド材料の完全性は維持され、一方チップ
の結合用パッドの材料が犠牲になる。従って、もしチッ
プが故障したことによってマルチチップモジュールのリ
ワークが必要になれば、新しい交換用チップを配置して
モジュールに冷間溶接することができる。
【００２３】この応用に関連して、硬い金属とはＭＯＨ
Ｓ硬さスケールで 3.0またはそれ以上の硬さを有する金
属のことをいう。柔らかい金属とは、 3.0ＭＯＨＳまた
はそれ以下の硬さの金属のことをいう。典型的には、柔
らかい金属は、従順で、柔らかく、そして延性である。
これら全ての柔らかい金属は冷間溶接することができ
る。本発明は異なる硬さ特性の、簡単に言えば異なる硬
さの導電性の柔らかい金属を使用する。一般的に言え
ば、ＭＯＨＳ硬さスケールで約１乃至３の範囲の硬さを
有する金属が、本発明に記載の冷間溶接リワークに適し
ているものと考えている。従って、２つの金属の硬めの
方は１乃至３のＭＯＨＳ硬さの範囲から選択される（こ
の指定された範囲の両端を含む）。次いで冷間溶接結合
のための２つの金属の柔らかめの金属が、より低い硬さ
の金属から選択される。例えば、もし２つの柔らかい金
属の硬めの方が１ＭＯＨＳ硬さであれば、他方の柔らか
めの金属は、硬さが１ＭＯＨＳよりも低く選択される。
適当な硬さ測定装置の制限のために、現在では、この差
をどれ程小さくすべきなのか、またはどれ程大きくすべ
きなのかの精密な例を提示することはできない。
【００２４】硬さの差は異なる金属を使用しても、また
は他の方法によっても得ることができる。マルチチップ
モジュールのパッド及びチップのパッド上の各金属は同
一の金属であることはできるが、異なる硬さを有する異
なる形状である。ある与えられた金属のこれらの異なる
形状は、金属めっき分野においては公知である。例え
ば、金は、公知の固体の形状の金よりも柔らかいスポン
ジ形状で得ることができる。溶解した金に不純物を添加
することもでき、凝固した時に金は堅くなる。例えば、
結婚指輪では金にニッケルを添加して指輪の耐久性を増
しており、金合金は純粋の金よりも硬い。好ましい実施
例では、両方の金属結合用パッドのためにインジウムを
使用している。インジウムは、その純粋な形状では 1.2
ＭＯＨＳの硬さを有している。インジウムは異なる硬さ
で得ることができる。インジウムは、蒸着によって蒸着
インジウムと呼ばれる形状で得ることができる。これは
柔らかく、1.2 ＭＯＨＳより小さい硬さである。他のイ
ンジウムをめっきによって得ることもでき、これはめっ
きしたインジウムと呼ばれる。この形状は硬く、1.2 Ｍ
ＯＨＳより大きい硬さである。本発明の好ましい実施例
は、チップの冷間溶接金属結合用パッドとして１つの金
属を、そして基体の冷間溶接金属結合用パッドとして異
なる硬さの同一の金属を使用している。例えば、図２の
冷間溶接パッド３は蒸着インジウムの堆積で形成されて
おり、一方冷間溶接パッド５はめっきしたインジウムの
堆積で形成されている。各結合用パッドのための金属
は、それらの相対硬さに基づいて選択される。しかしな
がら、異なる導電性金属間に発生し得る大きい接触電位
（これはマルチチップモジュール内に不都合な効果を有
している筈であるが、現在では良く分からない）の発生
を回避することも望まれる。
【００２５】更に、モジュールが温度の変化を受ける場
合には、溶接または基体に過度の応力が加わって結合が
破れるのを避けるために、金属は同一の、または本質的
に同一の熱膨張特性を有しているべきである。この点で
金属は融和性であるべきである。この理由から、マルチ
チップモジュールのパッド及びチップのパッドのため
に、同一の金属の異なる形状を使用するように選択する
ことが好ましい。これらの異なる形状が、異なる硬さを
有していることは公知である。現在では、インジウムが
好ましい金属である。このように同一の金属を選択した
が、これは、異なる金属が機能しないとか、またはモジ
ュール上の回路内のチップの動作に不都合な効果をもた
らすとかを意味しているものと解釈すべきではない。そ
の反対に、出願者はこれらの金属が満足できるように動
作するものと考えているが、その事実を確認していな
い。記載した好ましい形状については全て良く分かって
いるので、異なる金属については単なる注意事項とし
て、及びさらなる研究の対象として説明したに過ぎな
い。
【００２６】図２に示すように、パッド５は、その中に
受入れるパッド３の表面領域の大部分をカバーするよう
に充分に大きい断面を有している。しかしながら、この
実施例においては、マイクロエレクトロニックチップを
試験するために取り外し、それらの試験に合格したもの
としても、このままではパッド３を再使用することによ
ってそのマイクロエレクトロニックチップをマルチチッ
プモジュール基体上へ戻して再配置することはできな
い。チップを取り外すと、基体の硬めの結合用パッド５
と接触した柔らかめの金属表面の部分に傷跡、即ち痕跡
が残される。もし何等かの冷間溶接が発生していたので
あれば、チップを同一位置に戻して配置した場合、痕跡
が残された材料が冷間溶接結合を不満足なものにする。
この基本的な問題は、パッド３の表面上の相互に排他的
な、即ち互いに重なり合わない異なる領域と、基体のパ
ッド５とを接触させるべく選択的に配置できるように、
両方のパッドの相対的なサイズ及び／またはプロファイ
ルジオメトリを選択することによって容易に解消するこ
とができる。
【００２７】これらのさまざまな構造を図５、６、７、
８、及び９に示す。図５では、パッド３ａの円形の接触
表面領域は、３つの互いに重なり合わない位置の何れか
に方形のパッド５ａを受入れるのに充分大いサイズであ
る。図６においては、方形のパッド３ｂの領域は、２つ
の位置の何れかに円形のパッド５ａを受入れるように充
分に大きい。図７の場合には、円形のパッド３ｃの領域
は、４つの位置の何れかに円形のパッド５ｃを受入れる
のに充分な大きさである。図８では、方形のパッド３ｄ
の領域は、２つの位置の何れかに矩形のパッド５ｄを受
入れるように充分に大きい。図９においては、方形のパ
ッド３ｅは、パッドの表面上の４つの互いに重なり合わ
ない位置の何れかに方形のパッド５ｅを受入れるのに充
分な大きさである。
【００２８】上述したどのパッド形状を用いても、マイ
クロエレクトロニックチップは冷間溶接されていた基体
から取り外すことができ、もしそのようにすることを望
むならばそれを基体上の元の場所に戻して冷間溶接する
ことができる。図９に示す好ましい構造を考えよう。た
とえ、チップを取り外すことによって冷間溶接結合が破
られ、パッド５ｅの上に重ねられた、または対面してい
るパッド３ｅの表面の部分に痕跡が残っても、パッド３
ｅの他の部分は新鮮なままであり、影響を受けておら
ず、パッド５ｅを受入れるのに充分な大きさである。従
ってチップを基板上の位置に再挿入する時に、基体の結
合用パッドがパッド５ｅの新鮮な領域に対面するように
基体の結合用パッドに対してそれを整列させる。これで
冷間溶接を満足できるように遂行することができる。
【００２９】本発明は、好ましい実施例に関して説明し
た特定の細部に限定されるものではないことを理解され
たい。例えば、上述した実施例はチップの結合用パッド
上に柔らかい冷間溶接金属を使用し、基体の結合用パッ
ド上に硬い冷間溶接金属を使用している。当業者なら
ば、そして本発明によれば、上述した関係を反対にす
る、即ち硬い金属をチップの結合用パッド上に使用し、
柔らかい金属を基体の結合用パッド上に使用することが
できることは理解できよう。本発明は、フリップチップ
冷間溶接結合の別の臨界的な面、即ち既知の良好なマイ
クロエレクトロニックダイの配置の必要性をも解消す
る。マルチチップモジュール組立体の機能性を最大にす
るためには、先ずそのモジュール内の個々のチップの性
能を検査しなければならない。チップがその予備「バー
ンイン」試験に合格すると、マルチチップモジュール上
でのチップの機能性が保証される。業界が当面している
課題は、マルチチップモジュールへの取付けに必要なパ
ッドの完全性を犠牲にすることなく、チップをどのよう
にして予備試験するかである。本発明は、この課題に対
する解決法を提供している。
【００３０】良好であることが分かったダイは、フリッ
プチップのパッド（接続サイト）が対応付けられたマル
チチップモジュールのパッドよりも大きいことから再配
置が可能である。マルチチップモジュール上に含まれて
いるものと同一の冷間溶接インジウム接続サイト、即ち
パッドを含む試験基体が使用される。この予備試験は、
チップのパッドの１つの隅を試験基体上のマルチチップ
モジュールのより小さい結合用パッドに整列させ、両者
を冷間溶接してインジウム冷間溶接結合を形成させるこ
とによって、マイクロエレクトロニックチップを試験基
体に冷間溶接して遂行される。次いでチップを電気的に
試験して検査する。次に、試験に合格したことを確認す
ると、チップを試験基体から取り外し、冷間溶接結合を
破る。この取り外しにより、チップの結合用パッドの領
域の一部分またはセクタ内に痕跡が残される。
【００３１】次いで、マルチチップモジュール上でチッ
プの配置が行われる。今度はチップはマルチチップモジ
ュールのパッドに整列される。この場合、チップのパッ
ドの反対の隅がマルチチップモジュールのパッドに整列
される。このように整列させた場合には、小さいサイズ
のマルチチップモジュールのパッドの係合表面と対面す
るチップのパッド上の二次元領域は新鮮な表面であり、
チップを成功裏に再取付けすることを可能にする。次い
で、２つの要素を互いに冷間溶接する。本発明が、重要
な問題を解決する簡単且つ効果的な手段を提供し、また
マルチチップモジュールの製造に莫大な直接的な経済的
利益を達成するための手段を産業界に提供し、そしてマ
ルチチップモジュールを合理的な価格で使用可能にする
ことが理解されよう。これによって価格がより合理的に
なるために、本発明はその用途を新しい応用に拡張する
（従来はそのようにすることが不経済であった）ことに
よる間接的な便益をも提供する。これで、マルチチップ
モジュールの設計者は、マイクロエレクトロニックチッ
プ内に含まれる多くのものの何れかが故障してもモジュ
ールを救済することができるという完全な確信をもっ
て、モジュールにおけるより大きく、且つより複雑な回
路の設計を進めることができる。
【００３２】本発明は、全ての形状のマイクロエレクト
ロニックチップに応用を有していることが理解されよ
う。これらの形状には、小型のチップが基体またはベー
スに結合される電気接点を有するような、半導体材料で
形成されるチップ、有機材料で形成されるチップ等が含
まれ、特許請求の範囲に使用されているマイクロエレク
トロニックはこのような一般的な意味を有することを意
図している。本発明の好ましい実施例の以上の説明は、
本発明を製造し、使用するのに充分に詳細であるものと
考えられる。しかしながら、前記目的のために示された
要素の詳細が本発明の範囲を限定するものではなく、本
発明の範囲から逸脱せずにこれらの要素の等価物及び他
の変更が可能であることは明白である。従って、本発明
は特許請求の範囲によってのみ限定されるものであるこ
とを理解されたい。
【図面の簡単な説明】
【図１】本発明を組み入れた冷間溶接金属結合用パッド
をその表面に含むマイクロエレクトロニックチップの斜
視図である。
【図２】マルチチップモジュールの基体上に組立てられ
た図１のチップの部分拡大側断面図である。
【図３】図２に示す冷間溶接金属結合用パッドの部分底
面図である。
【図４】本発明を説明するのに有用な従来技術のマイク
ロエレクトロニックの部分断面図である。
【図５】本発明の一実施例に使用される結合用パッドの
形状及びサイズを示す図である。
【図６】本発明の別の実施例に使用される結合用パッド
の形状及びサイズを示す図である。
【図７】本発明の更に別の実施例に使用される結合用パ
ッドの形状及びサイズを示す図である。
【図８】本発明のさらなる実施例に使用される結合用パ
ッドの形状及びサイズを示す図である。
【図９】本発明の好ましい実施例に使用される好ましい
形状の２つの結合用パッドの相対的な位置及びサイズを
示す拡大図である。
【符号の説明】
１ マイクロエレクトロニックダイ ３ チップの結合用パッド ５ 基体の結合用パッド ７ マルチチップモジュール基体
フロントページの続き (72)発明者 ガーション エイカーリング アメリカ合衆国 カリフォルニア州 90230 カルヴァー シティー ディー ラー ストリート 5430 (56)参考文献 特開 平２−305442（ＪＰ，Ａ) 特表 平２−501693（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 21/60

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 マイクロエレクトロニックチップと、 上記マイクロエレクトロニックチップを支持する基体
    と、 の組合わせにおいて、 上記マイクロエレクトロニックチップは、複数のチップ
    冷間溶接金属結合用パッドを含み、 上記基体は、上記複数のチップ冷間溶接金属結合用パッ
    ドの中の対応付けられたパッドに結合される対応する複
    数の基体冷間溶接金属結合用パッドを含み、 上記各チップ冷間溶接金属結合用パッドは、第１の硬さ
    特性を有する金属からなり、 上記各基体冷間溶接金属結合用パッドは、上記チップ冷
    間溶接金属結合用パッドの中の対応付けられたパッドと
    共に冷間溶接結合を形成する第２の硬さ特性を有する金
    属からなり、 上記第１の硬さ特性は上記第２の硬さ特性よりも小さ
    く、上記各チップ冷間溶接金属結合用パッドは、第１の所定
    の接触表面領域を有し、 上記各基体冷間溶接金属結合用パッドは、上記チップ冷
    間溶接金属結合用パッドの中の対応付けられたパッドと
    共に冷間溶接結合を形成する第２の所定の接触表面領域
    を有し、 上記チップ冷間溶接金属結合用パッドの上記表面領域
    は、その境界内に上記基体冷間溶接金属結合用パッドの
    中の対応付けられたパッドを完全に受入れるように、上
    記基体冷間溶接金属結合用パッドの表面領域よりも大き
    い、 ことを特徴とする組合わせ。
  2. 【請求項２】 上記チップ冷間溶接金属結合用パッドの
    上記表面領域は、上記基体冷間溶接金属結合用パッドの
    表面領域の２倍程度の大きさである請求項１に記載の組
    合わせ。
  3. 【請求項３】 上記チップ冷間溶接金属結合用パッドの
    上記表面領域は、その境界内の上記チップ冷間溶接金属
    結合用パッドの上記表面領域の４つの互いに重なり合わ
    ない部分の何れか内に１つの上記基体冷間溶接金属結合
    用パッドを完全に受入れるように、上記基体冷間溶接金
    属結合用パッドの表面領域の４倍程度の大きさである請
    求項１に記載の組合わせ。
  4. 【請求項４】 マイクロエレクトロニックチップと、 上記マイクロエレクトロニックチップを支持する基体
    と、 の組合わせにおいて、 上記マイクロエレクトロニックチップは、複数のチップ
    冷間溶接金属結合用パッドを含み、 上記基体は、上記複数のチップ冷間溶接金属結合用パッ
    ドの中の対応付けられたパッドに結合される対応する複
    数の基体冷間溶接金属結合用パッドを含み、 上記各チップ冷間溶接金属結合用パッドは、金属インジ
    ウムからなり、上記インジウムは、第１の硬さ特性を有
    し、 上記各基体冷間溶接金属結合用パッドは、上記チップ冷
    間溶接金属結合用パッドの中の対応付けられたパッドと
    共に冷間溶接結合を形成する第２の硬さ特性を有する金
    属からなり、 上記第１の硬さ特性は上記第２の硬さ特性よりも小さ
    く、 上記基体冷間溶接金属結合用パッドの上記金属も、イン
    ジウムからなる、ことを特徴とする組合わせ。
  5. 【請求項５】 上記チップ冷間溶接金属結合用パッドの
    上記金属は金属インジウムからなり、上記基体冷間溶接
    金属結合用パッドの上記金属も金属インジウムからなる
    請求項３に記載の組合わせ。
  6. 【請求項６】 上記基体冷間溶接金属結合用パッドの上
    記金属は１ＭＯＨ乃至３ＭＯＨＳの範囲から選択された
    硬さを有し、上記チップ冷間溶接金属結合用パッドの上
    記金属は上記基体冷間溶接金属結合用パッドの上記硬さ
    よりも小さい硬さを有している請求項１に記載の組合わ
    せ。
  7. 【請求項７】 上記基体冷間溶接金属結合用パッドの上
    記金属は 1.2ＭＯＨＳより大きい硬さを有し、上記チッ
    プ冷間溶接金属結合用パッドの上記金属は 1.2ＭＯＨＳ
    より小さい硬さを有している請求項５に記載の組合わ
    せ。
  8. 【請求項８】 基体に冷間溶接結合されるマイクロエレ
    クトロニックチップにおいて、上記基体はマイクロエレ
    クトロニックチップの複数の冷間溶接金属結合用パッド
    の中の対応付けられたパッドに冷間溶接するための複数
    の基体冷間溶接金属結合用パッドを含み、上記基体冷間
    溶接金属結合用パッドは所定の硬さ特性及び所定の接触
    表面領域及び表面ジオメトリを有し、 複数のチップ冷間溶接金属結合用パッドを含むマイクロ
    エレクトロニック材料のボディを備え、 上記各チップ冷間溶接金属結合用パッドは、上記所定の
    硬さ特性よりも柔らかい硬さ特性を有し、また上記所定
    の接触表面領域及び表面ジオメトリよりもサイズが大き
    い接触表面領域及び表面ジオメトリを有する金属からな
    り、 上記基体冷間溶接金属結合用パッドは、上記チップ冷間
    溶接金属結合用パッドの上記接触表面領域内に完全にフ
    ィットするようになっている、 ことを特徴とするマイクロエレクトロニックチップ。
  9. 【請求項９】 上記チップ冷間溶接金属結合用パッドの
    上記接触表面領域は、上記基体冷間溶接金属結合用パッ
    ドの上記接触表面領域の２倍程度の大きさである請求項
    ８に記載のマイクロエレクトロニックチップ。
  10. 【請求項１０】 上記チップ冷間溶接金属結合用パッド
    の上記接触表面領域は、上記基体冷間溶接金属結合用パ
    ッドの上記接触表面領域の４倍程度の大きさである請求
    項８に記載のマイクロエレクトロニックチップ。
  11. 【請求項１１】 上記チップ冷間溶接金属結合用パッド
    の上記金属は、金属インジウムからなる請求項８に記載
    のマイクロエレクトロニックチップ。
  12. 【請求項１２】 上記基体冷間溶接金属結合用パッドの
    上記金属も、金属インジウムからなる請求項１１に記載
    のマイクロエレクトロニックチップ。
  13. 【請求項１３】 上記基体冷間溶接金属結合用パッドの
    上記金属は１ＭＯＨＳ乃至３ＭＯＨＳの範囲から選択さ
    れた硬さを有し、上記チップ冷間溶接金属結合用パッド
    の上記金属は上記基体冷間溶接金属結合用パッドの上記
    選択された硬さよりも小さい硬さを有している請求項８
    に記載のマイクロエレクトロニックチップ。
  14. 【請求項１４】 上記チップ冷間溶接金属結合用パッド
    の上記金属は金属インジウムからなり、上記基体冷間溶
    接金属結合用パッドの上記金属も金属インジウムからな
    り、上記チップ冷間溶接金属結合用パッドの上記表面領
    域及び上記基体冷間溶接金属結合用パッドの上記表面領
    域の形状は各々方形である請求項１０に記載のマイクロ
    エレクトロニックチップ。
  15. 【請求項１５】 上記基体冷間溶接金属結合用パッドの
    上記金属は１ＭＯＨＳ乃至３ＭＯＨＳの範囲から選択さ
    れた硬さを有し、上記チップ冷間溶接金属結合用パッド
    の上記金属は上記基体冷間溶接金属結合用パッドの上記
    選択された硬さよりも小さい硬さを有している請求項１
    ４に記載のマイクロエレクトロニックチップ。
  16. 【請求項１６】 複数のチップ金属接続サイトを含むマ
    イクロエレクトロニックチップと、 上記マイクロエレクトロニックチップを支持する基体
    と、 を備え、 上記基体は、上記複数のチップ金属接続サイトの中の対
    応付けられたサイトと冷間溶接結合するための対応する
    複数の基体金属接続サイトを含み、 上記各チップ金属接続サイトは、第１の硬さ特性と、第
    １の所定の接触表面領域及び表面ジオメトリとを有する
    金属からなり、 上記各基体金属接続サイトは、第２の硬さ特性と、第２
    の所定の接触表面領域及び表面ジオメトリとを有する金
    属からなり、 上記第１の硬さ特性及び上記第２の硬さ特性の一方は、
    上記第１の硬さ特性及び上記第２の硬さ特性の他方より
    も小さく、上記各チップ金属接続サイトは第１の所定の接触表面領
    域及び表面ジオメトリを有し、上記各基体金属接続サイ
    トは第２の所定の接触表面領域及び表面ジオメトリを有
    し、上記第１の所定の接触表面領域及び上記第２の所定
    の接触表面領域の一方は上記第１の所定の接触表面領域
    及び上記第２の所定の接触表面領域の他方よりも大き
    く、一方が他方内にフィットするようになっている、 こ
    とを特徴とする組合わせ。
  17. 【請求項１７】 冷間溶接されたマイクロエレクトロニ
    ックチップを取り外して交換するようにマルチチップモ
    ジュールをリワークする方法において、上記マルチチッ
    プモジュールは複数のマイクロエレクトロニックチップ
    を備え、上記マイクロエレクトロニックチップは上記マ
    イクロエレクトロニックチップ上の接続パッドと基体上
    の対応付けられた接続パッドとの間に形成される金属冷
    間溶接結合によって上記基体またはベースに物理的に取
    付けられ、上記マイクロエレクトロニックチップの上記
    接続パッドの硬さは上記基体上の上記接続パッドの硬さ
    とは異なっており、上記方法は、 上記マイクロエレクトロニックチップを上記基体から裂
    断させて上記冷間溶接結合を破り、上記基体上の上記接
    続パッドを露出させて残すステップと、 上記基体上の上記露出された接続パッドに交換用マイク
    ロエレクトロニックチップを冷間溶接するステップと、 を備えていることを特徴とする方法。
  18. 【請求項１８】 上記基体上の上記露出された接続パッ
    ドに交換用マイクロエレクトロニックチップを冷間溶接
    するステップは、 上記交換用マイクロエレクトロニックチップの接続パッ
    ドを、上記基体上の上記露出された接続パッドの対応付
    けられたパッドに整列させるステップと、 上記交換用マイクロエレクトロニックチップを上記基体
    に押付けて、整列させた接続パッド間に冷間溶接結合を
    形成させるステップと、 を備えている請求項１７に記載の方法。
  19. 【請求項１９】 マルチチップモジュール内に冷間溶接
    によってマイクロエレクトロニックチップを設置する方
    法において、 上記マイクロエレクトロニックチップを試験基体に冷間
    溶接し、冷間溶接されたマイクロエレクトロニックチッ
    プ試験組立体を得るステップと、 上記マイクロエレクトロニックチップを試験してその機
    能特性を検査するステップと、 上記冷間溶接されたマイクロエレクトロニックチップを
    上記試験基体から取り外すステップと、 上記マイクロエレクトロニックチップを上記マルチチッ
    プモジュールに冷間溶接するステップと、 を備えていることを特徴とする方法。
  20. 【請求項２０】 上記チップはチップ冷間溶接結合用パ
    ッドを含み、上記試験基体は上記チップ冷間溶接結合用
    パッドの対応付けられたパッドに冷間溶接するための冷
    間溶接結合用パッドを含み、 上記各チップ冷間溶接結合用パッドは、上記マルチチッ
    プモジュール及び上記試験基体結合用パッドのサイズ及
    びジオメトリに対してサイズが充分に大きい表面領域を
    有していて、上記マルチチップモジュール結合用パッド
    及び上記試験基体結合用パッドを上記チップ冷間溶接結
    合用パッドの２つの分離した互いに重なり合わない部分
    内にフィットさせることができるようになっており、 上記マイクロエレクトロニックチップを上記試験基体に
    冷間溶接するステップは、 上記試験基体結合用パッドが上記チップ冷間溶接結合用
    パッドの上記２つの分離した部分の一方に対面するよう
    に、上記チップ冷間溶接結合用パッドを上記対応する試
    験基体結合用パッドに整列させるステップと、 上記マイクロエレクトロニックチップを上記試験基体に
    押付けて、上記チップ冷間溶接結合用パッドの上記２つ
    の分離した部分の上記一方をカバーする冷間溶接結合を
    発生させるステップと、 を含んでいる請求項１９に記載の方法。
  21. 【請求項２１】 上記マイクロエレクトロニックチップ
    を上記マルチチップモジュールに冷間溶接するステップ
    は、 上記マルチチップモジュール基体結合用パッドが上記チ
    ップ冷間溶接結合用パッドの上記２つの分離した表面部
    分の異なる部分に対面するように、上記チップ冷間溶接
    結合用パッドを上記対応付けられたマルチチップモジュ
    ール基体結合用パッドに整列させるステップと、 上記マイクロエレクトロニックチップを上記マルチチッ
    プモジュール結合用パッドに押付けて、上記チップ冷間
    溶接結合用パッドの上記２つの分離した領域の上記異な
    る領域をカバーする冷間溶接結合を発生させるステップ
    と、 を含んでいる請求項２０に記載の方法。
  22. 【請求項２２】 複数のチップ金属パッドを含むマイク
    ロエレクトロニックダイと、 上記マイクロエレクトロニックダイを支持するようにな
    っており、上記複数のチップ金属パッドの対応付けられ
    たパッドと接触する複数の基体金属パッドを含む基体
    と、 を備え、 上記各基体パッドは矩形のジオメトリを有していて金属
    インジウムで形成されたチップエンドを含み、上記金属
    インジウムは上記チップエンドから所定の深さまで伸び
    ていて第１の硬さを有し、 上記各チップパッドは矩形のジオメトリを有していて金
    属インジウムで形成されたチップエンドを含み、上記金
    属インジウムは上記チップエンドから所定の深さまで伸
    びていて第２の硬さを有し、上記第２の硬さは上記第１
    の硬さとは異なっており、 上記チップパッドの上記矩形領域は、少なくとも、上記
    基体パッドのイメージの１つの隅と上記チップパッドの
    １つの隅とを丁度重ね合わせるようにして上記基体パッ
    ドの１つのイメージを受入れ、また上記基体パッドの第
    ２のイメージの１つの隅と上記チップパッドの反対側の
    隅とを丁度重ね合わせるようにして上記第２のイメージ
    を受入れのに充分なサイズであり、上記イメージは互い
    に重なり合わない上記基体上のそれぞれの領域をカバー
    し、 上記チップパッドは上記基体パッドの上記領域の一方の
    上に重なり、上記領域と共にインジウム冷間溶接結合を
    形成する、 ことを特徴とする組合わせ。
JP26777398A 1997-09-22 1998-09-22 リワーク可能なマイクロエレクトロニックマルチチップモジュール Expired - Fee Related JP3213703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/935267 1997-09-22
US08/935,267 US5920464A (en) 1997-09-22 1997-09-22 Reworkable microelectronic multi-chip module

Publications (2)

Publication Number Publication Date
JPH11186337A JPH11186337A (ja) 1999-07-09
JP3213703B2 true JP3213703B2 (ja) 2001-10-02

Family

ID=25466819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26777398A Expired - Fee Related JP3213703B2 (ja) 1997-09-22 1998-09-22 リワーク可能なマイクロエレクトロニックマルチチップモジュール

Country Status (2)

Country Link
US (3) US5920464A (ja)
JP (1) JP3213703B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110760A (en) 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
JP3209977B2 (ja) * 1999-04-02 2001-09-17 沖電気工業株式会社 半導体モジュ−ル
SG99363A1 (en) * 2001-05-10 2003-10-27 Ever Technologies Pte Ltd Apparatus and method for inspecting and re-conditioning leads of ic chips
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
JP2003330812A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体メモリモジュール
US20070164424A1 (en) * 2003-04-02 2007-07-19 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
WO2004109795A2 (en) * 2003-06-06 2004-12-16 Honeywell International Inc. Thermal interconnect system and method of production thereof
KR100631673B1 (ko) * 2003-12-30 2006-10-09 엘지전자 주식회사 이동통신용 고주파 모듈 구조
CA2584851C (en) * 2004-11-04 2015-04-07 Microchips, Inc. Compression and cold weld sealing methods and devices
GB2427472B (en) * 2005-06-20 2010-04-21 Immobilienges Helmut Fischer Calibration standard
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102006006561B4 (de) * 2006-02-13 2009-03-05 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
TWI549577B (zh) * 2012-11-22 2016-09-11 鴻海精密工業股份有限公司 光纖連接器電路基板及光纖連接器
CN105990164A (zh) * 2015-01-30 2016-10-05 中国科学院微电子研究所 一种封装方法
CN113990793A (zh) * 2021-10-21 2022-01-28 东莞市中麒光电技术有限公司 一种led芯片转移方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766308A (en) * 1972-05-25 1973-10-16 Microsystems Int Ltd Joining conductive elements on microelectronic devices
US4315175A (en) * 1975-06-30 1982-02-09 General Electric Company Aluminum-to-copper transition member for aluminum wound motors and aluminum wound motor equipped with the same
US4817850A (en) * 1988-03-28 1989-04-04 Hughes Aircraft Company Repairable flip-chip bumping
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JP2546407B2 (ja) * 1990-03-27 1996-10-23 日本電気株式会社 ハイブリッド素子及びその製造方法
JP2782914B2 (ja) * 1990-04-26 1998-08-06 日本電気株式会社 バンプ電極結合の形成方法
US5065933A (en) * 1990-09-19 1991-11-19 At&T Bell Laboratories Electronic device manipulating apparatus and method
US5186379A (en) * 1991-06-17 1993-02-16 Hughes Aircraft Company Indium alloy cold weld bumps
JPH0864721A (ja) * 1994-08-26 1996-03-08 Sumitomo Metal Mining Co Ltd マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法

Also Published As

Publication number Publication date
US5920464A (en) 1999-07-06
US6032852A (en) 2000-03-07
JPH11186337A (ja) 1999-07-09
US6050476A (en) 2000-04-18

Similar Documents

Publication Publication Date Title
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
JP3213703B2 (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
US7554206B2 (en) Microelectronic packages and methods therefor
KR910004506B1 (ko) 반전 칩 캐리어
US6780675B2 (en) Flip-chip technique for chip assembly
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US20080185705A1 (en) Microelectronic packages and methods therefor
JP2000269408A (ja) 半導体装置及びその製造方法
EP1579477A2 (en) Components, methods and assemblies for multi-chip packages
JPS5839048A (ja) フレキシブル領域接着テ−プ
JPH07170098A (ja) 電子部品の実装構造および実装方法
TW200532751A (en) Semiconductor device and multilayer substrate therefor
US20060027899A1 (en) Structure with spherical contact pins
US20020093089A1 (en) Compliant mounting interface for electronic devices
JP3394479B2 (ja) 半導体装置
KR20010090611A (ko) 접촉노드
JPH08274211A (ja) 半導体装置
CN114823550B (zh) 一种适于批量生产的芯片封装结构及封装方法
JPH0219978B2 (ja)
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP3398556B2 (ja) 半導体装置の製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP2885285B1 (ja) 集積回路パッケージ
JPH09275271A (ja) プリント配線板、その製造方法、およびプリント回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees